CN113451261A - 弛豫铁电电容器及其制造方法 - Google Patents

弛豫铁电电容器及其制造方法 Download PDF

Info

Publication number
CN113451261A
CN113451261A CN202011477095.8A CN202011477095A CN113451261A CN 113451261 A CN113451261 A CN 113451261A CN 202011477095 A CN202011477095 A CN 202011477095A CN 113451261 A CN113451261 A CN 113451261A
Authority
CN
China
Prior art keywords
ferroelectric layer
electrode
layer
ferroelectric
relaxed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011477095.8A
Other languages
English (en)
Inventor
S-C·常
C-C·林
N·哈拉蒂普
T·戈萨维
I-C·邓
S·H·宋
I·扬
J·卡瓦列罗斯
U·阿维奇
A·V·佩努马季哈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN113451261A publication Critical patent/CN113451261A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/245Pb compounds, e.g. PbO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Memories (AREA)

Abstract

电容器器件包括:具有第一金属合金或金属氧化物的第一电极;与第一电极相邻的弛豫铁电层,其中铁电层包括铅、钡、锰、锆、钛、铁、铋、锶、钕、钾或铌中的两种或更多种、以及氧;以及与弛豫铁电层耦合的第二电极,其中第二电极包括第二金属合金或第二金属氧化物。

Description

弛豫铁电电容器及其制造方法
背景技术
通常,铁电材料在现代电子工业中具有各种应用。铁电材料的一些应用的示例包括在电容器和晶体管中的使用。集成电路中的电容器可以用于创建存储器件或用于电路去耦。在这些应用中,铁电材料可以用于增加电容或用于减小泄漏电流密度。因此,存在对通过利用实现更高的介电强度同时使泄漏电流最小化的材料来改善电容的持续需要。
附图说明
在附图中,通过示例性方式而非限制性方式示出本文所述的材料。为了说明的简单和清楚,附图中所示的元件不一定按比例绘制。例如,为了清楚,一些元件的尺寸可能相对于其他元件被放大。而且,为了讨论的清楚,可以以他们的简化“理想”形式和几何形状来表示各种物理特征,但是尽管如此,应当理解,实际的实施方式可以仅近似于所示的理想形式。例如,可以不考虑通过纳米制造技术形成的结构的有限的粗糙度、拐角圆化、和不完美的有角度的相交特性而绘制光滑的表面和直角相交。此外,在认为适当的情况下,在附图中已经重复了附图标记以指示对应或类似的元件。
图1A示出了根据本公开的实施例的包括弛豫铁电层的电容器的截面图。
图1B示出了根据本公开的实施例的包括弛豫铁电层以及包括三层不同的材料的电极的电容器的截面图。
图1C示出了根据本公开的实施例的包括第一弛豫铁电层和第二铁电层的电容器的截面图。
图1D示出了根据本公开的实施例的包括具有双层堆叠体的多层堆叠体的电容器的截面图,其中该双层堆叠体包括第一弛豫铁电层和被第二弛豫铁电层覆盖的铁电层。
图1E示出了根据本公开的实施例的包括具有多个双层堆叠体的多层堆叠体的电容器的截面图,其中双层堆叠体中的每个包括第一弛豫铁电层和铁电层,并且其中多个双层堆叠体被第二弛豫铁电层覆盖。
图2A示出了弛豫铁电材料和非弛豫铁电材料的电极化与电压特性相比的曲线图。
图2B示出了连接到一对电压端子的MIM电容器测试结构。
图3示出了根据本公开的实施例的包括弛豫铁电层和铁电层的沟槽电容器的截面图。
图4A示出了根据本公开的实施例的一对沟槽电容器的截面图,其中每个电容器包括弛豫铁电层和与弛豫铁电层相邻的铁电层。
图4B示出了沿图4A中的线A-A’的沟槽电容器402和404的平面图。
图4C示出了根据本公开的实施例的一对沟槽电容器的截面图,其中每个电容器包括弛豫铁电层和与弛豫铁电层相邻的铁电层。
图5示出了用于制造电容器的方法的流程图。
图6A示出了形成在衬底上方的第一导电互连层。
图6B示出了根据本公开的实施例的在第一导电互连层上形成虚设结构之后的图6A的结构。
图6C示出了在第一导电互连层上并且与虚设结构相邻地形成第二导电互连层之后的图6B的结构。
图6D示出了在去除虚设结构以在第二导电互连层中形成第一开口和第二开口之后的图6C的结构。
图6E示出了根据本公开的实施例的在第一开口中形成第一沟槽电容器并且在第二开口中形成第二沟槽电容器之后的图6D的结构。
图6F示出了在第二导电互连层上并且在第一和第二沟槽电容器上形成电介质层之后的图6E的结构,随后在电介质材料中形成多个开口。
图6G示出了在电介质材料中的多个开口中的每个中形成过孔电极之后的图6F的结构。
图7A示出了示出一对电容器之间的耦合的电气图。
图7B示出了示出三个电容器之间的耦合的电气图。
图7C示出了示出四个电容器之间的耦合的电气图。
图8示出了耦合到晶体管的沟槽电容器的截面图。
图9示出了根据本公开的实施例的计算设备。
图10示出了包括本公开的一个或多个实施例的集成电路(IC)结构。
具体实施方式
描述了具有一种或多种弛豫铁电材料和覆盖方案的各种电容器器件。在以下描述中,阐述了许多具体细节(例如,结构方案和详细的制造方法),以便提供对本公开的实施例的透彻理解。对于本领域技术人员将显而易见的是,可以在没有这些具体细节的情况下实践本公开的实施例。在其他实例中,为了避免不非必要地使本公开的实施例难以理解,较不详细地描述公知的特征,例如,与电容器相关联的晶体管操作和切换操作。此外,应当理解,附图中所示的各种实施例是说明性表示,并且不一定按比例绘制。
在一些实例中,在以下描述中,以块图的形式而不是详细地示出了公知的方法和器件,以避免使本公开难以理解。贯穿本说明书,对“实施例”或“一个实施例”或“一些实施例”的引用是指结合该实施例描述的特定的特征、结构、功能、或特性包括在本公开的至少一个实施例中。因此,贯穿本说明书在各处出现的短语“在实施例中”或“在一个实施例中”或“一些实施例”不一定指本公开的相同实施例。此外,在一个或多个实施例中可以以任何适当的方式组合特定的特征、结构、功能、或特性。例如,在与两个实施例相关联的特定的特征、结构、功能、或特性不互相排斥的任何情况下,第一实施例可以与第二实施例组合。
如说明书和所附权利要求中所使用的,除非上下文中另外明确地指出,否则单数形式“一”和“所述”也旨在包括复数形式。还应当理解,本文所使用的术语“和/或”是指并涵盖一个或多个相关联的所列出的项目的任何和所有可能的组合。
本文可以使用术语“耦合”和“连接”以及它们的派生词来描述部件之间的功能或结构关系。应当理解,这些术语并不旨在作为彼此的同义词。相反,在特定的实施例中,“连接”可以用于指示两个或更多个元件彼此直接物理接触、光接触、或电接触。“耦合”可以用于指示两个或更多个元件彼此直接或间接(它们之间具有其他居间元件)物理接触、电接触或磁接触,和/或两个或更多个元件彼此协作或相互作用(例如,因果关系)。
本文使用的术语“在...之上”、“在...之下”、“在...之间”、和“在...上”是指其中这样的物理关系值得注意的一种部件或材料相对于其他部件或材料的相对位置。例如,在材料的上下文中,设置在另一种材料之上或之下的材料或一种材料可以直接接触或可以具有一种或多种居间材料。而且,设置在两种材料之间的一种材料可以与两层直接接触或者可以具有一个或多个居间层。相反,在第二材料“上”的第一材料与该第二材料/材料直接接触。在部件装配的上下文中也进行类似的区分。如贯穿本说明书中以及在权利要求中所使用的,由术语“至少一个”或“一个或多个”连接的项目列表可以表示所列出的术语的任何组合。
这里的术语“相邻”通常指事物的位置挨着(例如,在它们之间具有一个或多个事物的情况下紧挨着或靠近)另一个事物或与另一个事物毗邻(例如,与其邻接)。
术语“信号”可以指至少一个电流信号、电压信号、磁信号、或数据/时钟信号。“一”和“所述”的含义包括复数形式。“在...中”的含义包括“在...中”和“在...上”。
术语“器件”通常可以指根据该术语的使用的上下文的装置。例如,设备可以指层或结构的堆叠体、单个结构或层、具有有源和/或无源元件的各种结构的连接等。通常,器件是具有沿xyz笛卡尔坐标系的xy方向的平面和沿z方向的高度的三维结构。器件的平面也可以是包括该器件的装置的平面。
如贯穿本说明书中以及在权利要求中所使用的,由术语“至少一个”或“一个或多个”连接的项目列表可以指所所列出的术语的任何组合。
除非在其使用的明确上下文中另外指明,否则术语“基本相等”、“大约相等”和“近似相等”表示在所描述的两个事物之间仅存在偶然的变化。在本领域中,这样的变化通常至多为预定目标值的+/-10%。
在说明书和权利要求中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“在…之上”、“在…之下”等(如果有的话)用于描述目的,并且不一定用于描述永久的相对位置。例如,本文所使用的术语“在...之上”、“在...之下”、“正面”、“背面”、“顶部”、“底部”、以及“在...上”是指一个部件、结构、或材料相对于器件内的其他引用的部件、结构或材料的相对位置,其中这样的物理关系值得注意。这些术语在本文中仅用于描述性目的,并且主要在器件z轴的上下文内采用,并且因此可以是相对于器件的取向。因此,如果器件相对于所提供的附图的上下文定向颠倒,则在本文提供的附图的上下文中的在第二材料“之上”的第一材料也可以在第二材料“之下”。在材料的上下文中,设置在另一种材料之上或之下的一种材料可以直接接触或可以具有一种或多种居间材料。而且,设置在两种材料之间的一种材料可以与两层直接接触或可以具有一个或多个居间层。相反,在第二材料“上”的第一材料与该第二材料直接接触。在部件装配的上下文中进行类似的区分。
术语“在...之间”可以用于器件的z轴、x轴或y轴的上下文中。在两种其他材料之间的材料可以与那些材料中的一种或两种接触,或可以通过一种或多种居间材料与其他两种材料中的两者分开。因此,在两种其他材料“之间”的材料可以与其他两种材料中的任一种接触,或者其可以通过居间材料耦合到其他两种材料。在两个其他器件之间的器件可以直接连接到那些器件中的一个或两个,或者其可以通过一个或多个居间器件与其他两个器件中的两者分开。
金属-绝缘体-金属(MIM)电容器可以用于多种应用,例如用于对高功率微处理器单元中的、射频电路中的和其他模拟集成电路器件中的电容去耦。例如,去耦电容器为电路中的瞬态电流提供分流路径。瞬态电流通常可能损坏有源电子器件,例如晶体管。去耦电容器也可以为集成电路供电,并保持电源电压稳定。去耦电容器通过吸收流动通过电路的多余的电能(电荷)来实现这一目的。希望去耦电容器具有足够大的电容(例如在8微法拉/cm2之上的电容)以控制多余的电能并提供稳定的电源电压。当MIM电容器中的绝缘体具有高介电常数时,可以获得大电容。在20之上的介电常数可以被认为是高的。已知的电介质材料(例如,铪、铝或锆的氧化物)的典型介电常数在25-35的范围内。利用这些电介质材料的MIM电容器的泄漏电流在10-6至10-3A/cm2的范围内。通过减小一种或多种电介质材料的厚度,可以增加利用一种或多种传统电介质材料的MIM电容器的电容。然而,降低一种或多种电介质材料的总厚度可能导致泄漏电流的指数增加。
通过实施具有实质上大于50的介电强度的材料,可以在不减小电介质材料的厚度的情况下增加MIM电容器中的电容。例如,增加电容可以使MIM电容器在瞬态放电期间吸收更多的能量。具有高介电常数的一类材料被称为弛豫铁电体。弛豫铁电材料具有的电介质电容率(与介电常数有关)取决于材料的温度。峰值电介质电容率接近材料的居里温度。
弛豫铁电材料具有以特定方向定向的电偶极子的自组装磁畴。该磁畴具有在2nm至10nm的范围内的短程有序。在短程有序在2nm到10nm的范围内的磁畴中,通过弱的外部施加的电场电偶极子可以容易地朝向期望的方向来重新定向(或翻转)。可以通过对MIM电容器的与弛豫铁电材料直接相邻的两个电极进行偏置来施加电场。与重新定向铁电材料中的电偶极子所需的电场的幅值相比,外部施加的电场的幅值小得多。由于铁电材料中的磁畴在尺寸上是宏观的(例如,几微米的级),因此可能需要更大的场。
弛豫铁电材料的另一个重要特性是峰值介电常数表现出对所施加的外部电场的频率的依赖性。通常,峰值介电常数随频率的增加而偏移并降低。峰值介电常数对所施加的电场频率和温度的依赖性使得弛豫铁电材料能够用在广泛的集成电路应用中。
根据本公开的实施例,电容器器件包括:具有第一金属合金或金属氧化物的第一电极;与第一电极相邻的铁电层,其中,铁电层包括铅、钡、锰、锆、钛、铁、铋、锶、钕、或铌中的两个或更多个以及氧;以及与铁电层耦合的第二电极,其中第二电极包括第二金属合金或第二金属氧化物。在示例性实施例中,铁电层是弛豫铁电层。在实施例中,电容器是平面MIM电容器。在其他实施例中,电容器是沟槽电容器,其中第一电极与过孔的侧壁相邻并且在过孔的基底上,并且其中铁电层与第一电极共形,并且进一步其中第二电极与铁电层共形。在一些实施例中,MIM电容器可以包括具有两个或更多个铁电层的堆叠体,其中至少一个铁电层是弛豫铁电层。在一些这样的实施例中,堆叠体中的所有层是弛豫铁电层。
图1A是根据本公开的实施例的电容器器件100A的截面图的图示。电容器100A包括具有第一金属合金或金属氧化物的第一电极102和与电极102相邻的铁电层104。如图所示,铁电层104包括弛豫铁电材料,并且可以被称为弛豫铁电层104。弛豫铁电层104包括铅、钡、锰、锆、钛、铁、铋、锶、钕或铌中的两种或更多种、以及氧。第二电极106与弛豫铁电层104耦合,其中电极106包括第二金属合金或第二金属氧化物。如图所示,电容器器件100A是平面金属-绝缘体-金属器件的示例。
在实施例中,弛豫铁电层104包括镁或锆中的一个与铅、铌和氧的组合。在一个实施例中,弛豫铁电层104包括具有化学式ABO3的钙钛矿化合物,其中“A”是第一元素,并且“B”是第二元素或化合物。在一个实施例中,在元素“A”是铅的情况下,钙钛矿化合物被B位取代。在一些这样的示例中,B位取代包括镁或锆中的至少一个和铌的组合。在实施例中,弛豫铁电层104包括其中x在1/3至2/3之间的PbMgxNb1-xO3或其中x在1/3至2/3之间的PbZrxNb1-xO3
在其他实施例中,钙钛矿化合物掺杂有其他化合物。例如,弛豫铁电层104可以包括Pb、Mg、Nb和O的第一组合以及Pb、Ti和O的第二组合。在示例性实施例中,弛豫铁电层104中的Mg和Nb的原子百分比大于弛豫铁电层104中的Ti的原子百分比。在实施例中,原子相对于彼此的相对比对应于将存在于[Y]PbMgxNb1-xO3-[Z]PbTiO3的固溶体(例如,弛豫铁电层104中的固溶体)中的相对比,其中x在1/3和2/3之间,并且其中“Y”表示固溶体中的PbMgxNb1-xO3的浓度,并且其中“Z”表示固溶体中的PbTiO3的浓度。取决于实施例,PbMgxNb1- xO3的浓度最高比PbTiO3的浓度大100%。在实施例中,“Y”为0.68,并且“Z”为0.32。
在另一个实施例中,掺杂剂包括钡和钛的组合。在实施例中,弛豫铁电层104包括Pb、Mg、Nb和O的第一组合以及Ba、Ti和O的第二组合。在示例性实施例中,弛豫铁电层104中的Pb、Mg、Nb的原子百分比大于弛豫铁电层104中的Ba和Ti的原子百分比。原子相对于彼此的相对比对应于将存在于[Y]PbMgxNb1-xO3[Z]BaTiO3的固溶体(例如,弛豫铁电层104中的固溶体)中的相对比,其中x在1/3和2/3之间,并且其中“Y”表示固溶体中的PbMgxNb1-xO3的浓度,并且其中“Z”表示固溶体中的BaTiO3的浓度。取决于实施例,PbMgxNb1-xO3的浓度最高比BaTiO3的浓度大100%。在实施例中,“Y”为0.68,并且“Z”为0.32。
在另一个实施例中,掺杂剂包括铋和铁的组合。在实施例中,弛豫铁电层104包括Pb、Mg、Nb和O的第一组合以及Bi、Fe和O的第二组合。在示例性实施例中,弛豫铁电层104中的Pb、Mg、Nb的原子百分比大于弛豫铁电层104中的Bi和Fe的原子百分比。原子相对于彼此的相对比对应于将存在于[Y]PbMgxNb1-xO3[Z]BiFeO3固溶体(例如,弛豫铁电层104中的固溶体)中的相对比,其中x在1/3和2/3之间,并且其中“Y”表示固溶体中的PbMgxNb1-xO3的浓度,并且其中“Z”表示固溶体中的BiFeO3的浓度。取决于实施例,PbMgxNb1-xO3的浓度最高比BiFeO3的浓度大100%。
在另一个实施例中,掺杂剂包括铋和铁的组合。在实施例中,弛豫铁电层104包括Pb、Mg、Nb和O的第一组合以及Pb、Zr和O的第二组合。在示例性实施例中,弛豫铁电层104中的Pb、Mg、Nb的原子百分比大于弛豫铁电层104中的Zr的原子百分比。原子相对于彼此的相对比对应于将存在于[Y]PbMgxNb1-xO3[Z]PbZrO3的固溶体(例如,弛豫铁电层104中的固溶体)中的相对比,其中x在1/3和2/3之间,并且其中“Y”表示固溶体中的PbMgxNb1-xO3的浓度,并且其中“Z”表示固溶体中的PbZrO3的浓度。取决于实施例,PbMgxNb1-xO3的浓度最高比PbZrO3的浓度大100%。
在一些实施例中,弛豫铁电层104包括PbMgxNb1-xO、BaTiO3、PbTiO3、和BiFeO3的组合。弛豫铁电层104中的每种化合物的分数体积可以基本相同或不同。
在其他实施例中,弛豫铁电层104包括铋、钠、钛和基于氧的钙钛矿化合物。在一些这样的实施例中,弛豫铁电层104还包括钡、钾、钽、锑、锆、锡或铌中的两个或更多个。
在第一示例中,弛豫铁电层104包括Bi、Na、Ti和O的组合,例如Bi0.5Na0.5TiO3
在其他实施例中,弛豫铁电层104包括Bi、Na、Ti和O的第一组合和掺杂剂的第二组合(并且在一些实施例中,为第三组合)。在第二示例中,弛豫铁电层104包括Bi、Na、Ti和O的第一组合、Ba、Ti和O的第二组合、以及K、Nb、Na和O的第三组合。在一个这样的实施例中,原子相对于彼此的相对比对应于将存在于(1-x)Bi0.5Na0.5TiO3-(x)BaTiO3的固溶体(例如,弛豫铁电层104中的固溶体)中的相对比——例如,其中x在0和0.1之间。
在第三示例中,弛豫铁电层104包括Bi、Na、Ti和O的第一组合、Ba、Ti和O的第二组合、以及K、Nb、Na和O的第三组合。在一个这样的实施例中,原子相对于彼此的相对比对应于将存在于(1-x-y)Bi0.5Na0.5TiO3-(x)BaTiO3-(y)K0.5Na0.5NbO3的固溶体(例如,弛豫铁电层104中的固溶体)中的相对比——例如,其中x在0和0.1之间,y在0和0.1之间。
在第四示例中,弛豫铁电层104包括Bi、Na、Ti和O的第一组合、Ba、Ti和O的第二组合、以及金属“M”(例如,Nb、Ta或Sb)的第三组合。原子相对于彼此的相对比对应于将存在于(1-x)(Bi0.5Na0.5)-(x)BaTiO3-(y)M2O5的固溶体(例如,弛豫铁电层104中的固溶体)中的相对比,其中x在0和0.1之间,并且y在0和0.1之间。
在第五示例中,弛豫铁电层104包括Bi、Na和K的第一组合、以及Ti、Sn和O的第二组合。在一个这样的实施例中,原子相对于彼此的相对比对应于将存在于Bi0.5(Na0.75K0.25)0.5(Ti1-xSnx)O3的固溶体(例如,弛豫铁电层104中的固溶体)中的相对比——例如,其中x为0、0.02、0.05或0.08。
在第六示例中,弛豫铁电层104包括Bi、Na、Ti和O的第一组合、Bi、K、Ti和O的第二组合、以及K、Na、Nb和O的第三组合。在一个这样的实施例中,原子相对于彼此的相对比对应于将存在于(1-x-y)Bi0.5Na0.5TiO3-xBi0.5K0.5TiO3-yK0.5Na0.5NbO3的固溶体(例如,弛豫铁电层104中的固溶体)中的相对比——例如,其中x在0和0.2之间,并且y在0和0.1之间。
在第七示例中,弛豫铁电层104包括Bi、Na、Ti和O的第一组合、Ba、Ti和O的第二组合、以及Sr、Ti和O的第三组合。在一个这样的实施例中,原子相对于彼此的相对比对应于将存在于(1-x-y)Bi0.5Na0.5TiO3-(x)BaTiO3-(y)SrTiO3的固溶体(例如,弛豫铁电层104中的固溶体)中的相对比——例如,其中x在0和0.1之间,并且y在0和1之间。
在第八示例中,弛豫铁电层104包括Bi、Na和K、Ti和O的第一组合以及Ba、Zr和O的第二组合。在一个这样的实施例中,原子相对于彼此的相对比对应于将存在于(1-x)(Bi0.5(Na0.82K0.18)0.5TiO3)-(x)BaZrO3的固溶体(例如,弛豫铁电层104中的固溶体)中的相对比——例如,其中x在0和0.05之间。
在第九示例中,弛豫铁电层104包括Bi、Na、Ti和O的第一组合以及K、Na、Nb和O的第二组合。在一个这样的实施例中,原子相对于彼此的相对比对应于将存在于(1-x)Bi0.5Na0.5TiO3-(x)K0.5Na0.5NbO3的固溶体(例如,弛豫铁电层104中的固溶体)中的相对比——例如,其中x在0和0.01之间。
在实施例中,弛豫铁电层104包括K、Nb和O的第一组合以及Nb、Na和O的第二组合。在一个这样的实施例中,原子相对于彼此的相对比对应于将存在于(1-x)KNbO3-(x)NaNbO3的固溶体(例如,弛豫铁电层104中的固溶体)中的相对比——例如,其中x为0.5。
在实施例中,弛豫铁电层104包括K、Na、Nb和O的组合。在一个这样的实施例中,原子相对于彼此的相对比对应于将存在于KxNa1-xNbO3的固溶体(例如,弛豫铁电层104中的固溶体)中的相对比——例如,其中x为0.5。
在另一个实施例中,弛豫铁电层104包括钡的氧化物、钛的氧化物和钕的氧化物的组合,例如BaO-TiO2-Nd2O3
在实施例中,弛豫铁电层104具有在5nm和50nm之间的厚度。在5nm和50nm之间的厚度使操作期间的泄漏电流足够低,例如泄漏电流小于10-6A/cm2
电极102和106均包括金属、金属合金或导电金属氧化物。电极102可以具有与电极106的材料相同或不同的材料成分。电极102和106可以均具有基本类似的功函数值。在实施例中,电极102包括诸如Ru、Al、Cu、W、Pt、Ir、Co、Au、Ti或Ta的金属、或诸如SrRuO3、Ba0.5Sr0.5RuO3、RuOx、IrOx、TiOx或TaOx的金属氧化物。在实施例中,电极106包括诸如Ru、Al、Cu、W、Pt、Ir、Co、Au、Ti或Ta的金属,或诸如SrRuO3、Ba0.5Sr0.5RuO3、RuOx、IrOx、TiOx,或TaOx的金属氧化物。
取决于应用,电极102可以具有在20nm和50nm之间的厚度,并且电极106可以具有在20nm和50nm之间的厚度。电极102的厚度可以与电极106的厚度基本相同或不同。
在其他示例中,电极102可以包括形成堆叠的电极102的多个层,例如两个或三个层。
图1B示出了根据本公开的实施例的电容器器件100B的截面图,电容器器件100B包括弛豫铁电层104和包括三个层的电极102。在说明性实施例中,电极102包括第一电极层102A、在第一电极层102A上的第二电极层102B、以及在电极层102B上的第三电极层102C。在一个实施例中,电极层102A包括钽,电极层102B包括钌,并且电极层102C包括铱。在另一个实施例中,电极层102A包括钽,电极层102B包括铱,并且电极层102C包括钌。
在实施例中,电极层102A具有在1nm-10nm之间的厚度,电极层102B具有在5nm-20nm之间的厚度,并且电极层102C具有在5nm-20nm之间的厚度。在实施例中,电极层102A、102B和102C的组合厚度在20nm和50nm之间。
在其他实施例中,MIM电容器可以包括多于一个的铁电层。
图1C示出了包括在电极102和106之间的铁电堆叠体108的电容器100C的截面图。如图所示,铁电堆叠体108为双层,其包括铁电层104和铁电层104上的铁电层110。铁电层104与电极102直接相邻并与电极102耦合,并且铁电层110与铁电层104和电极106直接相邻并位于铁电层104和电极106之间。在实施例中,铁电层104包括弛豫材料并且被称为弛豫铁电层104。
取决于应用,铁电层110可以包括弛豫或非弛豫材料。在实施例中,铁电层110包括弛豫材料。弛豫材料的示例包括铅、钡、锰、锆、钛、铁、铋、钕、锶、钾或铌中的两种或更多种、以及氧。当铁电层110包括弛豫材料时,弛豫铁电层110的材料不同于弛豫铁电层104的材料。当铁电层110包括弛豫材料时,铁电堆叠体108是弛豫铁电堆叠体108。
弛豫铁电层104和弛豫铁电层110的个体的厚度可以在2.5nm和47.5nm之间的范围内。在实施例中,弛豫铁电层104和弛豫铁电层110均可以在2.5nm和47.5nm的之间的范围内,并且弛豫铁电堆叠体108的厚度在5nm和50nm之间。
在其他实施例中,铁电层110包括非弛豫材料,例如是并且掺杂有Zr、Al、Si、N、Y或La中的一种或多种的铪氧的化合物。在铁电层110不包括弛豫材料的实施例中,铁电层110具有在1nm和5nm之间的厚度,并且弛豫铁电层104具有在2nm和10nm之间的厚度。在一些这样的实施例中,铁电层110和弛豫铁电层104的组合的厚度和在5nm和50nm之间。
取决于材料的选择,弛豫铁电层104与铁电层110之间的介电常数比在2和110之间。在铁电层110包括掺杂有Zr、Al、Si、N、Y或La中的一种或多种的铪氧的化合物的示例中,铁电层110具有在20和50之间的介电常数,并且弛豫铁电层104具有在100-2200之间的介电常数。
在实施例中,当弛豫铁电堆叠体108包括诸如如上所述的双层堆叠体时,该双层堆叠体可以被第三铁电材料覆盖以在MIM电容器中引入对称性。
图1D示出了根据本公开的实施例的包括多层铁电堆叠体112的电容器器件100D的截面图,其中多层铁电堆叠体112还包括由铁电层114覆盖的铁电堆叠体108。
在实施例中,铁电堆叠体108包括包含铅、钡、锰、锆、钛、铁、铋、钕、钾或铌中的两种或更多种、以及氧的第一弛豫铁电层104或第一非弛豫铁电层104中的一个。在一些这样的实施例中,铁电堆叠体108还包括第一弛豫铁电层104或第一非弛豫铁电层104中的一个上的第二弛豫铁电层110或第二非弛豫铁电层110中的一个。在示例性实施例中,多层铁电堆叠体112包括至少一个具有弛豫铁电材料的层,但是在材料成分上关于铁电层110对称。在一些这样的实施例中,铁电层114可以包括弛豫或非弛豫材料。在一种构造中,多层铁电堆叠体112包括弛豫铁电层104、弛豫铁电层110和弛豫铁电层114。在第二实施例中,多层铁电堆叠体112包括弛豫铁电层104、非弛豫铁电层110和弛豫铁电层114。在第三实施例中,多层铁电堆叠体112包括非弛豫铁电层104、弛豫铁电层110和非弛豫铁电层114。
在一些实施例中,当铁电层114包括弛豫材料时,弛豫铁电层114的材料与弛豫铁电层104的材料相同,以在电容器器件100D中引入对称性。弛豫材料的示例包括铅、钡、锰、锆、钛、铁、铋、钕、锶或铌中的两种或更多种、以及氧。在其他实施例中,当铁电层114包括弛豫材料时,弛豫铁电层114的材料不同于弛豫铁电层104的材料。从操作的角度来看,包括弛豫铁电材料和非弛豫铁电材料的铁电堆叠体108的特性由弛豫铁电材料的性质控制。
在一些实施例中,多层铁电堆叠体112的厚度在5nm和50nm之间。在示例性实施例中,具有弛豫材料的层104、110和114比具有非弛豫材料的层104、110和114厚。
在又一个实施例中,多层堆叠体112是包括多个铁电堆叠体108的超晶格结构。
图1E是根据本公开的实施例的电容器器件100E的截面图的图示,其中多层堆叠体116是超晶格结构。如图所示,多层堆叠体116包括由铁电层114覆盖的多个铁电堆叠体108。铁电层114可以包括结合图1D描述的弛豫材料。再次参考图1E,在一些实施例中,每个铁电堆叠体108的材料成分可以基本相同,其中每个弛豫铁电层104与多层堆叠体116中的每个其他弛豫铁电层104相同,并且其中每个铁电层110与多层堆叠体116中的每个其他铁电层110相同。在其他这样的实施例中,每个铁电层110是具有与弛豫铁电层104的材料成分明显不同的材料成分的弛豫铁电层110。
在其他实施例中,一个铁电堆叠体108中的弛豫铁电层104不同于其余的铁电堆叠体108中的每个中的弛豫铁电层104。在一些这样的实施例中,一个铁电堆叠体108中的铁电层110不同于其余的铁电堆叠体108中的每个中的铁电层110。
在一些示例中,铁电层114包括的材料与和电极102直接相邻的弛豫铁电层104的材料相同或基本相同。在其他实施例中,铁电层114包括的材料与铁电堆叠体108中的一个或多个中的弛豫铁电层104的材料相同或基本相同。
在其他示例中,超晶格多层堆叠体116中的每个铁电堆叠体108包括非弛豫铁电层104和非弛豫铁电层104上的弛豫铁电层110。在一些这样的实施例中,铁电层114是非弛豫铁电层114以在电容器器件100E中提供对称性。
在实施例中,多层堆叠体116包括来自1-10个铁电堆叠体108的任一个。在实施例中,材料层堆叠体116具有在5nm和50nm之间的厚度,其中铁电层114具有至少1nm的厚度。在一个实施例中,在铁电堆叠体108的数量大于一个的情况下,每个铁电堆叠体108的厚度基本相同,但是铁电堆叠体108中的每个和铁电层114的总组合厚度在5nm和50nm之间。在一些这样的实施例中,多层堆叠体116中的铁电堆叠体108的组合厚度在4nm和49nm之间。
在铁电堆叠体108的数量大于一个的一些示例中,每个铁电堆叠体108可以具有取决于每个构成层104和110的材料成分的不同的厚度。在一些这样的实施例中,铁电堆叠体108中的每个和铁电层114的总组合厚度在5nm和50nm之间。
图2A示出了弛豫铁电材料和铁电材料的电极化与电压特性(磁滞效应)的曲线图。为了确定铁电层104的电极化特性,在诸如图2B中所示的堆叠体中,在与铁电层200的相对侧直接相邻的一对电极102和106之间施加电压。如图所示,具有变化的电压极性的随时间变化的电压在电极102和106之间生成振荡电场。在一个实施例中,铁电层200包括弛豫铁电材料,并且在第二实施例中,铁电层200包括非弛豫材料。铁电层200中的弛豫和非弛豫材料与上面结合图1B所述的铁电层110中的弛豫和非弛豫材料基本相同。再次参考图2A,磁滞回线201指示非弛豫材料的P-V特性。非弛豫材料中的极化程度决定了切换非弛豫材料中的极化方向所需的电场。在实施例中,极化在对应于具有非弛豫材料的铁电层200中的电压VF的电场处改变方向(正值变为负值,或反之亦然)。对应于电压VF的电场是非弛豫材料的“矫顽场”。
磁滞回线202指示非弛豫材料的P-E特性。极化在对应于弛豫材料中的电压VRF的电场处改变方向(正值变为负值,或反之亦然)。对应于电压VRF的电场是弛豫材料的“矫顽场”。相反,对于非弛豫材料的P-V特性,具有弛豫材料的铁电层200的P-V特性具有与非弛豫材料的矫顽场相比实质上较小的矫顽场。VRF实质上小于VF,因为与非弛豫材料中的较大磁畴相比,弛豫材料中的较小磁畴对较弱的电场快速响应。而且,具有弛豫材料的铁电层200基本抑制了磁滞效应,并且因此更适合于去耦应用。
尽管到目前为止已经描述了平面MIM电容器,但是在其他实施例中,MIM电容器器件具有非平面几何形状。非平面几何形状的一个示例是沟槽电容器,其中沟槽可以存在于集成电路内的各种级处,并且可以与导电和非导电材料两者横向相邻。
图3示出了沟槽电容器300的截面图。在说明性实施例中,沟槽电容器300包括弛豫铁电层104和铁电层110。沟槽电容器300与电介质302相邻并且耦合到过孔电极304和过孔电极306。
在说明性实施例中,电极102具有与电介质302直接相邻的部分。如图所示,电极102具有与电介质302直接相邻的侧壁102D和102E。侧壁102D和102E可以是基本垂直或锥形的。在说明性实施例中,侧壁102D和102E是锥形的。在其他实施例中,侧壁102D和102E是基本垂直的。如图所示,电极表面102F的一部分直接在过孔电极304上,并且一部分在与过孔电极304相邻的电介质308上。在实施例中,电极102的最下部部分具有比过孔电极304的最大横向宽度WV2宽的宽度WE1。在其他实施例中,WE1小于WV2。在一些实施例中,过孔电极304是沿图中的X轴延伸的线。在一些这样的实施例中,电极102不与电介质308相邻。由于电容器300的几何形状,电极102的可以具有彼此基本相同或不同的厚度。在实施例中,电极102具有在5nm和50nm之间的横向厚度TE和在5nm和50nm之间的垂直厚度TVE
如图所示,弛豫铁电层104与电极102直接相邻,其中弛豫铁电层104与电极102的形状基本共形。如图所示,弛豫铁电层104具有在5nm和15nm之间的横向厚度TF1和在5nm和15nm之间的垂直厚度TVF1。在一些实施例中,TF1与TVF1基本相同。在其他实施例中,TF1与TVF1最多相差15%。
如图所示,铁电层110直接在电极106和弛豫铁电层104之间。在一些实施例中,取决于应用,铁电层110包括弛豫铁电材料,并且在其他实施例中,铁电层110包括非弛豫铁电材料。如图所示,铁电层110具有在5nm和50nm之间的横向厚度TF2和在5nm和50nm之间的垂直厚度TVF2。在一些实施例中,TF2与TVF2基本相同。在其他实施例中,TF2与TVF2最多相差15%。电极102、弛豫铁电层104和铁电层110的横向和垂直厚度的变化可以归因于用于制造电容器300的处理。
在说明性实施例中,电极106具有由电极102、弛豫铁电层104和铁电层110中的每个的形状影响的形状。如图所示,电极106具有梯形形状。电极106的上部部分具有横向宽度WE2。如图所示,WE2大于过孔电极306的与电极表面106A直接接触的最下部部分的最大横向宽度WV2。WE2大于WV2以防止过孔电极306和电极102之间的电短路。
在实施例中,每个电介质302、电介质308和(与过孔电极306相邻的)电介质310包括相同的材料。在实施例中,每个电介质302、电介质308和电介质310包括诸如但不限于二氧化硅、氮化硅、碳化硅、或碳掺杂的氧化硅的材料。在一个实施例中,电介质302、电介质308和电介质310中的每个包括彼此不同的材料。在另一个实施例中,任何两个电介质302、电介质308或电介质310包括相同或基本相同的材料。
在其他示例中,电容器100A、100C、100D和100E具有的沟槽电容器的几何形状均可以与沟槽电容器300的几何形状相同或基本相同。
在其他示例中,电介质302可以由用于形成互连的导电材料代替。在这样的示例中,彼此相邻但彼此远离的两个或更多个电容器可以通过导电材料电耦合。
图4A示出了与诸如沟槽电容器402和沟槽电容器404的一对沟槽电容器相邻的导电层400的截面图。取决于应用,导电层可以包括钽或钛以及钌的氮化物、钨。
在一些实施例中,例如在所示的实施例中,导电层400横向地包围沟槽电容器402和沟槽电容器404。如图所示,沟槽电容器402和沟槽电容器404嵌入在导电层400中,其中导电层400与最下部沟槽电容器表面402A和404A直接接触。导电层400可以从表面400A上方或从表面400A下方电耦合。在说明性实施例中,导电层400通过在导电层400上方的导电过孔406电耦合。
在说明性实施例中,当导电层400被通电时,沟槽电容器402的电极102通过导电层400与沟槽电容器404的电极102电耦合。
在实施例中,如图所示,沟槽电容器402耦合到导电过孔408,并且沟槽电容器404耦合到过孔410。导电过孔408仅与沟槽电容器402的电极106的上部部分接触,并且导电过孔410仅与沟槽电容器404的电极106的上部部分接触。在这样的构造中,每个沟槽电容器402和404在操作期间可以被单独地充电或放电。
在其他实施例中,可以存在在沟槽电容器402和404中的每个中的电极106之间提供电耦合的导电桥。虚线框411指示直接在导电过孔408和410中的每个上并与导电过孔408和410中的每个耦合的导电桥的轮廓。
在其他示例中,导电层400可以仅直接存在于沟槽电容器402和沟槽电容器404之间并且直接在沟槽电容器表面402A和404A下方。在一些这样的实施例中,导电层400不横向延伸超过沟槽电容器表面402A和404A。在其他一些这样的实施例中,电介质与沟槽电容器侧壁402B和404B相邻地存在,并且导电过孔406横向位于导电过孔408和导电过孔410之间。在这样的实施例中,连接导电过孔408和导电过孔410的导电桥可以存在于在图4A的截面图示的平面后面的平面上。
在所示的构造中,每个沟槽电容器402和404的尺寸和成分基本等同。在实施例中,沟槽电容器402和沟槽电容器404包括结合图3描述的沟槽电容器300的一种或多种材料。再次参考图4A,在其他实施例中,沟槽电容器402中的电极102、弛豫铁电层104、铁电层110和电极106中的每个的材料以及相关联的横向和垂直厚度可以相应地不同于沟槽电容器404中的电极102、弛豫铁电层104、铁电层110和电极106的材料以及相关联的横向和垂直厚度。
在其他实施例中,电容器402和404具有诸如以上结合图1B、1D和1E描述的弛豫和非弛豫材料、以及电极材料的多个层。
图4B示出了沿图4A中的线A-A’的沟槽电容器402和404的平面图。再次参考图4B,沟槽电容器402和404中的每个具有如图所示的圆形平面图形状。在实施例中,电极102、弛豫铁电层104、铁电层110被同心地布置。在另一个实施例中,沟槽电容器402和404中的每个具有如虚线414A和414B所指示的基本矩形的平面图形状。
图4C示出了根据本公开的实施例的由包括铜的导电层400隔开的诸如沟槽电容器402和沟槽电容器404的一对沟槽电容器的截面图。在导电层400包括铜的应用中,两个或更多个沟槽电容器的形状可以基本不同于图4A中所示的沟槽电容器402和404的梯形形状。再次参考图4C,沟槽电容器402和404的形状上的这样的差异可以归因于用于在导电层400中实施铜的处理。在说明性实施例中,沟槽电容器侧壁402B和402C以及沟槽电容器侧壁404B和404C相对于导电层表面400A基本垂直。
取决于实施例,导电层400可以在是导体或绝缘体的层416上方。在实施例中,层416是导体并且包括铜或任何其他导电材料,例如但不限于钨、钛或钽的氮化物、钌、钨、钛、钽。在层416包括除铜之外的导电材料并且层400包括铜的其他实施例中,表面400A可以在最下部沟槽电容器表面402A和404A下方延伸,如将在下面进一步讨论的。在其他实施例中,层416是绝缘体并且包括的材料与结合图3描述的电介质302的材料相同或基本相同。
再次参考图4C,在说明性实施例中,导电层400通过导电层400上的过孔418电耦合。如图所示,导电过孔420仅与沟槽电容器402的电极106的上部部分接触,并且导电过孔422仅与沟槽电容器404的电极106的上部部分接触。在这样的构造中,每个沟槽电容器402和404在操作期间可以被单独地充电或放电。
在其他实施例中,可以存在在每个沟槽电容器402和沟槽电容器404的电极106之间提供电耦合的导电桥。虚线框426指示直接在导电过孔420和422中的每个上并与导电过孔420和422中的每个耦合的导电桥的轮廓。导电桥可以在图4C的截面图示的平面后面的平面上。
在其他实施例中,电容器402和404具有诸如以上结合图1B、1D和1E描述的弛豫和非弛豫材料、以及电极材料的多个层。
图5示出了用于制造电容器500的方法的流程图。方法500开始于操作510,在衬底上方形成第一导电互连层。该方法在操作520处继续,在过渡层上形成虚设结构。在操作530处,方法500涉及形成与虚设结构相邻的第二导电层。在操作540处,方法500涉及去除虚设结构以创建开口。该方法在操作550处继续,在开口中的每个中形成电容器。该方法结束于操作560,在电容器上方形成电介质并且对电介质进行图案化以形成开口并且在开口中的每个中形成导电过孔。
图6A示出了衬底600和形成在衬底600上方的第一过渡层602。在实施例中,过渡层602包括的材料与上述的层416的材料相同或基本相同。在一个实施例中,过渡层602包括通过电镀方法沉积在衬底600上的铜。可以在铜沉积之前在衬底600上沉积诸如钽或钌的粘附材料层。
在另一个实施例中,过渡层602包括NdScO,并且提供合适的表面以用于在进一步的操作中将沉积的电极层的成核。
在实施例中,衬底600包括合适的半导体材料,例如但不限于单晶硅、多晶硅和绝缘体上硅(SOI)。在另一个实施例中,衬底600包括其他半导体材料,例如锗、硅锗或合适的III-N族或III-V族化合物。在另一个实施例中,衬底600包括NdScO3。可以在衬底600上形成诸如MOSFET晶体管和存取晶体管的逻辑器件。在一些实施例中,在过渡层602和衬底600之间形成包括晶体管的集成电路。
图6B示出了根据本公开的实施例的在过渡层602上形成虚设结构604和606之后的图6A的结构。在实施例中,电介质材料均厚沉积在过渡层602上。可以通过由光刻技术在电介质材料上形成掩模并且然后蚀刻电介质材料以形成虚设结构604和606来形成电介质材料。在一些实施例中,电介质材料的选择可以限于不需要任何腐蚀性气体(例如,氯气或溴气)来进行图案化的那些电介质材料。在一些这样的实施例中,电介质材料包括的材料可以与结合图3所讨论的电介质302相同或基本相同。再次参考图6B,在示例中,在过渡层602不包括铜的情况下,虚设结构604和606均可以包括可以被实施用于易于图案化的诸如多晶硅的材料。在一个这样的实施例中,过渡层602的最上表面602A可以在图案化以形成虚设结构期间凹陷到最下部虚设结构表面604A和606A下方。应当理解,虚设结构604和606的侧壁轮廓可以相对于最上表面602A基本垂直。在其他实施例中,在蚀刻工艺期间,虚设结构604和606的侧壁轮廓可以相对于最上表面602A逐渐变细。在一些这样的实施例中,锥形化(tapering)使虚设结构下表面604A和606A的基底分别大于虚设结构上表面604B和606B。
图6C示出了在与虚设结构604和606相邻的过渡层602上形成导电互连层608之后的图6B的结构。在实施例中,导电互连层608包括铜或任何其他导电材料,例如钨、钛或钽的氮化物、钌、钨、钛或钽。导电互连层608可以均厚沉积在过渡层602的表面上、以及虚设结构604和606上。在导电互连层608的沉积之后,进行平坦化工艺以从虚设结构604和606上方去除多余的导电互连层608。平坦化暴露上表面604B和606B。在实施例中,平坦化工艺包括化学机械抛光(CMP)工艺。在导电互连层608包括铜的实施例中,可以在沉积铜导电互连层608之前沉积包括钽、钌或铜的衬层。在一个这样的实施例中,衬层沉积在过渡层602上和虚设结构604和606的侧壁上。衬层也沉积在表面604B和606B上,但是在平坦化工艺期间被去除。
图6D示出了在去除虚设结构604和606以形成第一开口610和第二开口612之后的图6C的结构。在实施例中,湿法化学工艺或等离子体蚀刻工艺可以用于选择性地去除虚设结构604和606的材料而不损坏导电互连层608。
图6E示出了根据本公开的实施例的在开口610中形成沟槽电容器614和在开口612中形成沟槽电容器616之后的图6D的结构。在实施例中,电极102、弛豫铁电层104、铁电层110和电极106的材料顺序地沉积到开口610和612中,并且然后随后进行平坦化。在示例性实施例中,弛豫铁电层104包括弛豫铁电材料。可以通过物理气相沉积(PVD)工艺、分子束外延(MBE)、或原子层沉积(ALD)工艺在低于600摄氏度的处理温度下沉积弛豫铁电层104和铁电层110。在其他实施例中,可以通过层合或同流沉积工艺来实现超晶格结构。在一个实施例中,弛豫铁电层104包括镁或锆中的一个与铅、铌、氧的组合。
沉积工艺包括在过渡层602上以及在导电互连层608的侧壁和最上表面608A上形成用于电极102的材料。在实施例中,当用于电极102的材料包括Ba、Sr、Ru和O时,包括NdScO的外延过渡层602可以提供用于电极102的材料成核的合适的表面。
可以通过化学气相沉积(CVD)、或等离子体增强化学气相沉积(PECVD)、物理气相沉积(PVD)工艺、分子束外延(MBE)、或原子层沉积(ALD)工艺来沉积电极102的材料。该工艺继续在电极102的材料上形成弛豫铁电层104的材料,并在弛豫铁电层104上形成铁电层110的材料。沉积工艺结束于在铁电层110的材料上形成用于电极106的材料。可以通过化学气相沉积(CVD)、或等离子体增强化学气相沉积(PECVD)、物理气相沉积(PVD)工艺、分子束外延(MBE)、或原子层沉积(ALD)工艺来沉积电极106的材料。在实施例中,平坦化工艺包括CMP工艺和去除沉积在最上表面608A上方的材料。
图6F示出了在导电互连层表面608A上以及在沟槽电容器最上表面614A和616A上形成电介质层618之后的图6E的结构。在实施例中,电介质618包括具有足够的介电强度以提供电隔离的任何材料,例如但不限于二氧化硅、氮化硅、碳化硅、或碳掺杂的氧化硅。
可以在电介质上形成掩模626。可以通过光刻工艺形成掩模。掩模限定在对电介质618进行图案化之后将形成的开口的位置。在实施例中,利用等离子体蚀刻工艺在电介质材料618中形成开口620、622和624。在其他实施例中,可以不与开口622相邻地形成开口620。在开口620、622和624的形成之后,去除掩模626。
图6G示出了在形成过孔电极628、630和632之后的图6F的结构。在实施例中,过孔电极628、630和632的材料与结合图3描述的过孔电极306的材料基本相同。再次参考图6G,用于过孔电极628、630和632的材料沉积在开口620、622和624中,沉积在导电互连层608上,并且沉积在沟槽电容器614和616中的每个的电极层106上。在沉积之后,对用于过孔电极628、630和632的材料进行平坦化。平坦化工艺去除沉积在电介质表面618A上方的用于过孔电极628、630和632的任何材料。
尽管与图6A-图6G方法相关联的操作被描述为形成图4C中所示的沟槽电容器,但是可以利用结合上述的一个或多个操作的操作来形成图4A中所示的沟槽电容器。
图7A示出了电路图700,其示出了一对电容器之间的耦合。该图中描绘的去耦电容器可以包括上述的电容器100A、100B、100C、100D、100E、300和402中的任一个。在实施例中,电容器C1和C2的端子A和B分别连接在保持在地电势的公共端子C处。在一个实施例中,电容器C1的第二端子D连接到第一电压V1,并且电容器C2的第二端子E连接到第二电压V2。在操作期间,在一个实施例中,V1大于V2,并且在第二实施例中,V2大于V1
图7B示出了电路图702,其示出了三个电容器C1、C2、和C3之间的耦合。该图中描绘的去耦电容器C1、C2、和C3可以包括上述的电容器100A、100B、100C、100D、300和402中的任一个。
在实施例中,电容器C1、C2、和C3的端子A、B和C分别连接到进一步连接到接地端子的公共线D。在一个实施例中,电容器C1的第二端子E和电容器C2的第二端子F连接到第一电压源V1。如图所示,电容器C3的第二端子G连接到第二电压源V2。在操作期间,在一个实施例中,V1大于V2,并且在第二实施例中,V2大于V1
图7C示出了电路图704,其示出了四个电容器C1、C2、C3和C4之间的耦合。该图中描绘的去耦电容器C1、C2、C3、和C4可以包括上述的电容器100A、100B、100C、100D、300和402中的任一个。
在实施例中,电容器C1、C2、C3和C4的端子A、B、C和D分别连接到进一步连接到接地端子的公共线E。在一个实施例中,电容器C1的第二端子F连接到第一电压源V1。如图所示,电容器C2的第二端子G、电容器C3的第二端子H、和电容器C4的第二端子“I”均连接到公共第二电压源V2。在操作期间,在一个实施例中,V1大于V2,并且在第二实施例中,V2大于V1
图8示出了系统800,系统800包括诸如结合图4B或图4C描述的电容器402,电容器402耦合到存取晶体管801。再次参考图8,在实施例中,晶体管801在衬底802上,并且具有栅极803、源极区804、和漏极区806。在说明性实施例中,隔离部808与衬底802的部分、源极区804、和漏极区806相邻。在本公开的一些实施方式中,例如如图所示,一对侧壁间隔物810在栅极803的相对侧上。
晶体管801还包括在栅极803上方并且电耦合到栅极803的栅极接触部816、和在漏极区806上方并电耦合到漏极区806的漏极接触部814、以及在源极区804上方并且电耦合到源极区804的源极接触部812,如图6中所示。晶体管801还包括与栅极803相邻的电介质818、源极区804、漏极区806、隔离部808、侧壁间隔物810、源极接触部812、漏极接触部814和栅极接触部816。
在说明性实施例中,沟槽电容器402包括弛豫铁电层104和铁电层110。如图所示,沟槽电容器402的电极102与电介质828和电介质818相邻,并且耦合到漏极接触部814。在其他实施例中,沟槽电容器402可以与晶体管801处于同一水平。一个或多个互连可以连接到电极102和106,其中电极102或106中的至少一个与漏极接触部814电耦合。
栅极接触部816和源极接触部812均与互连耦合。在说明性实施例中,栅极接触部816与栅极互连824耦合,并且源极接触部812与源极互连826耦合。电介质828与源极互连826和栅极互连824相邻。在实施例中,系统800还包括耦合到晶体管801的电源830。
在实施例中,下层衬底802代表用于制作集成电路的表面。合适的衬底802包括诸如单晶硅、多晶硅和绝缘体上硅(SOI)的材料、以及由其他半导体材料形成的衬底。在一些实施例中,衬底802与结合图6A描述的衬底600相同或基本相同。再次参考图8,衬底802还可以包括半导体材料、金属、电介质、掺杂剂、以及在半导体衬底中通常发现的其他材料。
在实施例中,与衬底802相关联的晶体管801是在衬底802上制造的金属氧化物半导体场效应晶体管(MOSFET或简称为MOS晶体管)。在一些实施例中,晶体管801是存取晶体管801。在本公开的各种实施方式中,晶体管801可以是平面晶体管、非平面晶体管或两者的组合。非平面晶体管包括诸如双栅极晶体管和三栅极晶体管的FinFET晶体管、以及诸如纳米带和纳米线晶体管的环绕或全环绕栅极晶体管。
在一些实施例中,栅极803包括至少两个层,栅极电介质层803A和栅电极803B。栅极电介质层803A可以包括一个层或层的堆叠体。一个或多个层可以包括氧化硅、二氧化硅(SiO2)和/或高k电介质材料。高k电介质材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌、和锌的元素。可以在栅极电介质层中使用的高k材料的示例包括但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、和铌酸锌铅。在一些实施例中,当使用高k材料时,可以在栅极电介质层803A上进行退火工艺以改善其质量。
衬底802的存取晶体管801的栅电极803B形成在栅极电介质层803A上,并且取决于晶体管是PMOS还是NMOS晶体管,栅电极803B可以由至少一种P型功函数金属或N型功函数金属组成。在一些实施方式中,栅电极803B可以由两个或更多个金属层的堆叠体组成,其中一个或多个金属层是功函数金属层,并且至少一个金属层是导电填充层。
对于PMOS晶体管,可以用于栅电极803B的金属包括但不限于钌、钯、铂、钴、镍、和导电金属氧化物,例如氧化钌。P型金属层将使得能够形成具有在约4.6eV和约5.2eV之间的功函数的PMOS栅电极。对于NMOS晶体管,可以用于栅电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金以及这些金属的碳化物,例如碳化铪、碳化锆、碳化钛、碳化钽、和碳化铝。N型金属层将使得能够形成具有在约3.6eV和约4.2eV之间的功函数的NMOS栅电极。
在一些实施方式中,栅电极可以由包括基本平行于衬底的表面的底部部分和基本垂直于衬底的顶表面的两个侧壁部分的“U”形结构组成。在另一个实施方式中,形成栅电极803B的金属层中的至少一个可以简单地是基本平行于衬底的顶表面的平面层,并且不包括基本垂直于衬底的顶表面的侧壁部分。在本公开的其他实施方式中,栅电极可以由U形结构和平面的非U形结构的组合组成。例如,栅电极803B可以由形成在一个或多个平面的非U形层的顶部上的一个或多个U形金属层组成。
侧壁间隔物810可以由诸如氮化硅、氧化硅、碳化硅、掺杂有碳的氮化硅和氮氧化硅的材料形成。用于形成侧壁间隔物的工艺包括沉积和蚀刻工艺操作。在替代性实施方式中,可以使用多个间隔物对,例如,可以在栅极堆叠体的相对侧上形成两对、三对或四对侧壁间隔物。如图所示,在与每个MOS晶体管的栅极堆叠体相邻的衬底内形成源极区804和漏极区806。通常使用注入/扩散工艺或蚀刻/沉积工艺来形成源极区804和漏极区806。在前一工艺中,可以将诸如硼、铝、锑、磷或砷的掺杂剂离子注入到衬底中以形成源极区804和漏极区806。激活掺杂剂并使它们进一步扩散到衬底中的退火工艺通常在离子注入工艺之后。在后一工艺中,可以首先蚀刻衬底802以在源极区和漏极区的位置处形成凹槽。然后可以进行外延沉积工艺以用被用于制造源极区804和漏极区806的材料来填充凹槽。在一些实施方式中,可以使用诸如硅锗或碳化硅的硅合金来制造源极区804和漏极区806。在一些实施方式中,外延沉积的硅合金可以被原位掺杂有诸如硼、砷或磷的掺杂剂。在其他实施例中,可以使用一种或多种替代性半导体材料(例如,锗或III-V族材料或合金)来形成源极区804和漏极区806。并且在其他实施例中,可以使用一个或多个金属和/或金属合金层来形成源极区804和漏极区806。
在实施例中,源极接触部812、漏极接触部814和栅极接触部816均包括多层堆叠体。在实施例中,多层堆叠体包括Ti、Ru或Al中的一个或多个以及在Ti、Ta、Ru或Al中的一个或多个上的导电帽盖。导电帽盖可以包括诸如W或Cu的材料。
在实施例中,源极互连826、栅极互连824均包括多层堆叠体。在实施例中,多层堆叠体包括Ti、Ru或Al中的一个或多个以及在Ti、Ta、Ru或Al中的一个或多个上的导电帽盖。导电帽盖可以包括诸如W或Cu的材料。
隔离部808和电介质818和828均可以包括具有足够的介电强度以提供电隔离的任何材料。材料可以包括氧、氮或碳中的一种或多种以及硅,例如二氧化硅、氮化硅、氮氧化硅、碳掺杂的氮化物或碳掺杂的氧化物。
图9示出了根据本公开的实施例的计算设备900。如图所示,计算设备900容纳主板902。主板902可以包括若干组件,包括但不限于处理器901和至少一个通信芯片904或905。处理器901物理耦合和电耦合到主板902。在一些实施方式中,通信芯片905也物理耦合和电耦合到主板902。在另外的实施方式中,通信芯片905是处理器901的一部分。
取决于其应用,计算设备900可以包括可以或可以不物理耦合和电耦合到主板902的其他部件。这些其他部件包括但不限于易失性存储器(例如,DRAM)、非易失性存储器(例如,ROM)、闪存存储器、图形处理器、数字信号处理器、加密处理器、芯片组906、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速计、陀螺仪、扬声器、相机和大容量储存设备(例如硬盘驱动器、紧凑盘(CD)、数字通用磁盘(DVD)等)。
通信芯片905实现了用于向和从计算设备900传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过非固体介质通过使用调制的电磁辐射传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示关联的设备不包含任何线,尽管在一些实施例中它们可能不包含任何线。通信芯片905可以实施若干无线标准或协议中的任一个,包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.112系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物、以及被指定为3G、4G、5G、及更高版本的任何其他无线协议。计算设备900可以包括多个通信芯片904和905。例如,第一通信芯片905可以专用于短距离无线通信,例如Wi-Fi和蓝牙,并且第二通信芯片904可以专用于远距离无线通信,例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备900的处理器901包括被封装在处理器901内的集成电路管芯。在一些实施例中,处理器901的集成电路管芯包括一个或多个互连结构、非易失性存储设备、以及与电容器(例如图4B或图4C中描述的沟槽电容器402或404)耦合的晶体管。再次参考图9,术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以储存在寄存器和/或存储器中的其他电子数据的任何设备或设备的部分。
通信芯片905还包括被封装在通信芯片905内的集成电路管芯。在另一个实施例中,通信芯片904、905的集成电路管芯包括一个或多个互连结构、非易失性存储设备、电容器(例如,上述的沟槽电容器402或404)、以及与电容器(上述的沟槽电容器402或404)耦合的晶体管。取决于其应用,计算设备900可以包括可以或可以不物理耦合和电耦合到主板902的其他部件。如图所示,这些其他部件可以包括但不限于易失性存储器(例如,DRAM)909、908、非易失性存储器(例如,ROM)910、图形CPU 912、闪存存储器、全球定位系统(GPS)设备913、罗盘914、芯片组906、天线916、功率放大器909、触摸屏控制器911、触摸屏显示器917、扬声器915、相机903、和电池919,以及其他部件,例如数字信号处理器、加密处理器、音频编码解码器、视频编码解码器、加速计、陀螺仪、和大容量储存设备(例如硬盘驱动器、固态驱动器(SSD)、紧凑盘(CD)、数字多用途磁盘(DVD)等)等。在另外的实施例中,被容纳在计算设备900内并且在上面讨论的任何部件可以包含包括一个或多个NVM设备的阵列的独立的集成电路存储管芯。
在各种实施方式中,计算设备900可以是膝上型计算机、上网本、笔记本计算机、超极本、智能手机、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器、或数字录像机。在另外的实施方式中,计算设备900可以是处理数据的任何其他电子设备。
图10示出了包括本公开的一个或多个实施例的集成电路(IC)结构1000。集成电路(IC)结构1000是用于将第一衬底1002桥接到第二衬底1004的居间衬底。第一衬底1002可以是例如集成电路管芯。第二衬底1004可以是例如存储器模块、计算机主板、或另一个集成电路管芯。通常,集成电路(IC)结构1000的目的是将连接扩展到更宽的间距或将连接重新路由到不同的连接。例如,集成电路(IC)结构1000可以将集成电路管芯耦合到球栅阵列(BGA)1007,球栅阵列1007随后可以耦合到第二衬底1004。在一些实施例中,第一衬底1002和第二衬底1004附接到集成电路(IC)结构1000的相对侧。在其他实施例中,第一衬底1002和第二衬底1004附接到集成电路(IC)结构1000的同一侧。并且在另外的实施例中,三个或更多个衬底通过集成电路(IC)结构1000互连。
集成电路(IC)结构1000可以由环氧树脂、玻璃纤维增强的环氧树脂、陶瓷材料、或诸如聚酰亚胺的聚合物材料形成。在另外的实施方式中,集成电路(IC)结构可以由替代性刚性或柔性材料形成,其可以包括与上述用于半导体衬底相同的材料,例如硅、锗、和其他III-V族和IV族材料。
集成电路(IC)结构可以包括金属互连1008和过孔1010,过孔1010包括但不限于穿硅过孔(TSV)1012。集成电路(IC)结构1000还可以包括嵌入式设备1014,包括无源和有源设备两者。这样的嵌入式设备1014包括电容器、去耦电容器(例如,如上所述的电容器100A、100C、100D、100E、300、402或404)、电阻器、电感器、保险丝、二极管、变压器、包括晶体管(例如与如上所述的至少一个电容器402耦合的晶体管801)的器件结构。集成电路(IC)结构1000还可以包括嵌入式设备1014,例如一个或多个电阻式随机存取设备、传感器、和静电放电(ESD)设备。还可以在集成电路(IC)结构1000上形成更复杂的设备,例如射频(RF)设备、功率放大器、功率管理设备、天线、阵列、传感器、和MEMS设备。根据本公开的实施例,本文公开的装置或工艺可以用于集成电路(IC)结构1000的制造。
因此,本公开的一个或多个实施例总体上涉及嵌入式微电子存储器的制造。微电子存储器可以是非易失性的,其中,即使不供电,存储器也可以保留储存的信息。
因此,本公开的一个或多个实施例涉及电容器器件,例如如上所述的电容器100A、100C、100D、100E、300、402或404。电容器100A、100C、100D、100E、300或402可以用在各种集成电路应用中。
在第一示例中,一种电容器器件包括:具有第一金属合金或金属氧化物的第一电极;与第一电极相邻的铁电层,其中铁电层包括铅、钡、锰、锆、钛、铁、铋、锶、钕、钾或铌中的两种或更多种、以及氧;以及与铁电层耦合的第二电极,其中第二电极包括第二金属合金或第二金属氧化物。
在第二示例中,对于第一示例中的任一个,铁电层包括镁或锆中的一个与铅、铌、以及氧的组合。
在第三示例中,对于第一至第二示例中的任一个,铁电层包括Pb、Mg、Nb和O的第一组合以及Pb、Ti和O的第二组合,其中铁电层中的Mg和Nb的原子百分比大于铁电层中的Ti的原子百分比。
在第四示例中,对于第一至第三示例中的任一个,第一组合的浓度最高比第二组合的浓度大100%。
在第六示例中,对于第一至第五示例中的任一个,铁电层包括Pb、Mg、Nb和O的第一组合以及Ba、Ti和O的第二组合,其中,铁电层中的Pb、Mg、Nb的原子百分比大于铁电层中的Ba和Ti的原子百分比。
在第七示例中,对于第一至第六示例中的任一个,铁电层包括PbMgxNb1-xO、BaTiO3、PbTiO3、以及BiFeO3的组合。
在第八示例中,对于第一至第七示例中的任一个,铁电层包括Pb、Mg、Nb和O的第一组合以及Pb、Zr和O的第二组合,其中,铁电层中的Mg、Nb的原子百分比大于铁电层中的Zr的原子百分比。
在第九示例中,对于第一至第八示例中的任一个,铁电层具有在5nm和50nm之间的厚度。
在第十示例中,对于第一至第九示例中的任一个,铁电层包括Ba的氧化物、Ti的氧化物、以及Nd的氧化物的组合。
在第十一示例中,对于第一至第十示例中的任一个,铁电层是第一铁电层104,并且电容器器件还包括在第一铁电层与第一电极或第二电极之间的第二铁电层110。
在第十二示例中,对于第一至第十一示例中的任一个,第二铁电层包括铅、钡、锰、锆、钛、铁、铋、钕、锶或铌中的两种或更多种、以及氧,并且其中,第一铁电层的材料不同于第二铁电层的材料。
在第十三示例中,对于第一至第十二示例中的任一个,第二铁电层包括铪、氧,并且掺杂有Zr、Al、Si、N、Y或La中的一种或多种。
在第十四示例中,第一铁电层具有在100-2200之间的介电常数,并且第二铁电层具有在20-50之间的介电常数。
在第十五示例中,对于第十四示例中的任一个,第一铁电层具有在4nm和49nm之间的厚度,并且第二铁电层具有在1nm和46nm之间的厚度,其中,第一铁电层和第二铁电层的组合的厚度和在5nm和50nm之间。
在第十六示例中,一种电容器器件包括:包括第一金属合金或金属氧化物的第一电极;与第一电极相邻的多层堆叠体,该多层堆叠体包括双层堆叠体。该双层堆叠体包括包含铅、钡、锰、锆、钛、铁、铋、锶、钕或铌中的两种或更多种、以及氧的第一弛豫铁电层或第一非弛豫铁电层中的一个;以及第一弛豫铁电层或第一非弛豫铁电层中的一个上的第二弛豫铁电层或第二非弛豫铁电层中的一个。多层堆叠体还包括:双层堆叠体上的第三弛豫铁电层,其中,第三弛豫铁电层包括的材料与第一铁电层的材料基本相同;第二电极,所述第二电极与第三弛豫铁电层耦合,包括第二金属合金。
在第十七示例中,对于第十六示例中的任一个,多层堆叠体包括多个双层,其中,多个双层的数量在1至10的范围内,其中,材料层堆叠体具有在5nm和50nm之间的厚度,并且其中,双层堆叠体具有在4nm和49nm之间的厚度,并且第三弛豫铁电层包括至少1nm的厚度。
在第十八示例中,对于第十四至第十七示例中的任一个,第三弛豫铁电层包括的材料与第一铁电层的材料基本相同。
在第十九示例中,一种系统包括在衬底上方的晶体管。该晶体管包括:耦合到漏极的漏极接触部、耦合到源极的源极接触部、耦合到栅极的栅极接触部,其中,栅极在栅极接触部和漏极接触部之间;以及耦合到漏极接触部的底部电极。该系统还包括与晶体管的漏极端子耦合的电容器器件。该电容器器件包括:具有第一金属合金或金属氧化物的第一电极;与第一电极相邻的铁电层,其中铁电层包括铅、钡、锰、锆、钛、铁、铋、锶、钕或铌中的两种或更多种、以及氧;以及与铁电层耦合的第二电极,其中第二电极包括第二金属合金或第二金属氧化物。
在第二十示例中,对于第十九示例中的任一个,铁电层包括铅、镁、铌和氧的组合或铅、锆、铌和氧的组合,并且其中,晶体管耦合到电源。
在第二十一示例中,系统包括集成电路,其中集成电路包括电容器器件。该电容器器件包括:包括第一金属合金或金属氧化物的第一电极;与第一电极相邻的铁电层,该铁电层包括铅、钡、锰、锆、钛、铁、铋、锶、钕或铌中的两种或更多种、以及氧;以及与铁电层耦合的第二电极,第二电极包括第二金属合金或第二金属氧化物。该系统还包括耦合到集成电路的显示设备,该显示设备基于与集成电路通信的信号来显示图像。
在第二十一示例中,对于第二十示例中的任一个,铁电层包括铅、镁、铌和氧的组合或铅、锆、铌和氧的组合。

Claims (20)

1.一种电容器器件,包括:
第一电极,所述第一电极包括第一金属合金或第一金属氧化物;
铁电层,所述铁电层与所述第一电极相邻,所述铁电层包括铅、钡、锰、锆、钛、铁、铋、锶、钕、钾或铌中的两种或更多种、以及氧;以及
第二电极,所述第二电极与所述铁电层耦合,所述第二电极包括第二金属合金或第二金属氧化物。
2.根据权利要求1所述的电容器器件,其中,所述铁电层包括镁或锆中的一个与铅、铌、以及氧的组合。
3.根据权利要求1所述的电容器器件,其中,所述铁电层包括Pb、Mg、Nb和O的第一组合以及Pb、Ti和O的第二组合,其中,所述铁电层中的Mg和Nb的原子百分比大于所述铁电层中的Ti的原子百分比。
4.根据权利要求1所述的电容器器件,其中,所述第一组合的浓度最高比所述第二组合的浓度大100%。
5.根据权利要求1所述的电容器器件,其中,所述铁电层包括Pb、Mg、Nb和O的第一组合以及Ba、Ti和O的第二组合,其中,所述铁电层中的Pb、Mg、Nb的原子百分比大于所述铁电层中的Ba和Ti的原子百分比。
6.根据权利要求1所述的电容器器件,其中,所述铁电层包括Pb、Mg、Nb和O的第一组合以及Bi、Fe和O的第二组合,其中,所述铁电层中的Pb、Mg、Nb的原子百分比大于所述铁电层中的Bi和Fe的原子百分比。
7.根据权利要求1所述的电容器器件,其中,所述铁电层包括PbMgxNb1-xO、BaTiO3、PbTiO3、以及BiFeO3的组合。
8.根据权利要求1所述的电容器器件,其中,所述铁电层包括Pb、Mg、Nb和O的第一组合以及Pb、Zr和O的第二组合,其中,所述铁电层中的Mg、Nb的原子百分比大于所述铁电层中的Zr的原子百分比。
9.根据权利要求1-8中的任一项所述的电容器器件,其中,所述铁电层具有在5nm和50nm之间的厚度。
10.根据权利要求1所述的电容器器件,其中,所述铁电层包括Ba的氧化物、Ti的氧化物、以及Nd的氧化物的组合。
11.根据权利要求1所述的电容器器件,其中,所述铁电层是第一铁电层(104),并且所述电容器器件还包括在所述第一铁电层与所述第一电极或所述第二电极之间的第二铁电层(110)。
12.根据权利要求11所述的电容器器件,其中,所述第二铁电层包括铅、钡、锰、锆、钛、铁、铋、钕、锶或铌中的两种或更多种、以及氧,并且其中,所述第一铁电层的材料不同于所述第二铁电层的材料。
13.根据权利要求11所述的电容器器件,其中,所述第二铁电层包括铪、氧,并且掺杂有Zr、Al、Si、N、Y或La中的一种或多种。
14.根据权利要求11所述的电容器器件,其中,所述第一铁电层具有在100-2200之间的介电常数,并且所述第二铁电层具有在20-50之间的介电常数。
15.根据权利要求11所述的电容器器件,其中,所述第一铁电层具有在4nm和49nm之间的厚度,并且所述第二铁电层具有在1nm和46nm之间的厚度,其中,所述第一铁电层和所述第二铁电层的组合厚度在5nm和50nm之间。
16.一种电容器器件,包括:
第一电极,所述第一电极包括第一金属合金或金属氧化物;
多层堆叠体,所述多层堆叠体与所述第一电极相邻,所述多层堆叠体包括:
双层堆叠体,包括:
第一弛豫铁电层或第一非弛豫铁电层中的一个,所述第一弛豫铁电层或所述第一非弛豫铁电层中的一个包括铅、钡、锰、锆、钛、铁、铋、锶、钕或铌中的两种或更多种、以及氧;以及
第二弛豫铁电层或第二非弛豫铁电层中的一个,所述第二弛豫铁电层或所述第二非弛豫铁电层中的一个在所述第一弛豫铁电层或所述第一非弛豫铁电层中的一个上;
第三弛豫铁电层,所述第三弛豫铁电层在所述双层堆叠体上,其中,所述第三弛豫铁电层包括的材料与所述第一铁电层的材料基本相同;以及
第二电极,所述第二电极与所述第三弛豫铁电层耦合,包括第二金属合金。
17.根据权利要求16所述的电容器器件,其中,所述多层堆叠体包括多个双层,其中,所述多个双层的数量在1至10的范围内,其中,所述材料层堆叠体具有在5nm和50nm之间的厚度,并且其中,所述双层堆叠体具有在4nm和49nm之间的厚度,并且所述第三弛豫铁电层包括至少1nm的厚度。
18.根据权利要求16所述的电容器器件,其中,所述第三弛豫铁电层包括的材料与所述第一铁电层的材料基本相同。
19.一种系统,包括:
集成电路,所述集成电路包括根据权利要求16至18中的任一项所述的电容器器件;以及
显示设备,所述显示设备耦合到所述集成电路,所述显示设备基于与所述集成电路通信的信号来显示图像。
20.一种系统,包括:
集成电路,所述集成电路包括根据权利要求1至15中的任一项所述的电容器器件;以及
显示设备,所述显示设备耦合到所述集成电路,所述显示设备基于与所述集成电路通信的信号来显示图像。
CN202011477095.8A 2020-03-27 2020-12-15 弛豫铁电电容器及其制造方法 Pending CN113451261A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/833,375 US11316027B2 (en) 2020-03-27 2020-03-27 Relaxor ferroelectric capacitors and methods of fabrication
US16/833,375 2020-03-27

Publications (1)

Publication Number Publication Date
CN113451261A true CN113451261A (zh) 2021-09-28

Family

ID=77808587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011477095.8A Pending CN113451261A (zh) 2020-03-27 2020-12-15 弛豫铁电电容器及其制造方法

Country Status (2)

Country Link
US (1) US11316027B2 (zh)
CN (1) CN113451261A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690050A (zh) * 2021-06-30 2021-11-23 中国科学院深圳先进技术研究院 可同时提高储能密度与储能效率的层状复合弛豫铁电材料及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11646356B2 (en) 2019-01-02 2023-05-09 Intel Corporation Piezo-resistive transistor based resonator with anti-ferroelectric gate dielectric
US11605624B2 (en) * 2019-01-02 2023-03-14 Intel Corporation Ferroelectric resonator
US11637191B2 (en) 2019-01-02 2023-04-25 Intel Corporation Piezo-resistive transistor based resonator with ferroelectric gate dielectric
CN113497186A (zh) 2020-04-01 2021-10-12 联华电子股份有限公司 并联的电容结构及其制作方法
WO2022047644A1 (en) * 2020-09-02 2022-03-10 Yangtze Memory Technologies Co., Ltd. On-chip capacitor structures in semiconductor devices
US20220181252A1 (en) * 2020-12-03 2022-06-09 International Business Machines Corporation Decoupling capacitor inside gate cut trench
US20230246062A1 (en) 2022-01-31 2023-08-03 Kepler Computing Inc. Rapid thermal annealing (rta) methodologies for integration of perovskite-material based memory devices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289497B2 (en) * 2019-12-27 2022-03-29 Kepler Computing Inc. Integration method of ferroelectric memory array

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690050A (zh) * 2021-06-30 2021-11-23 中国科学院深圳先进技术研究院 可同时提高储能密度与储能效率的层状复合弛豫铁电材料及其制备方法
CN113690050B (zh) * 2021-06-30 2023-06-20 中国科学院深圳先进技术研究院 可同时提高储能密度与储能效率的层状复合弛豫铁电材料及其制备方法

Also Published As

Publication number Publication date
US20210305398A1 (en) 2021-09-30
US11316027B2 (en) 2022-04-26

Similar Documents

Publication Publication Date Title
US11316027B2 (en) Relaxor ferroelectric capacitors and methods of fabrication
TWI773050B (zh) 柱狀電容器及其製造方法
US11758738B2 (en) Integration of ferroelectric memory devices with transistors
CN108713261B (zh) 用于将自旋霍尔mtj器件嵌入逻辑处理器中的方法和所得到的结构
TWI717528B (zh) 半導體裝置
US11476408B2 (en) Spin orbit torque (SOT) memory devices with enhanced magnetic anisotropy and methods of fabrication
US11430948B2 (en) Resistive random access memory device with switching multi-layer stack and methods of fabrication
US11621395B2 (en) Resistive random-access memory devices and methods of fabrication
US11574666B2 (en) Spin orbit torque memory devices and methods of fabrication
CN111052379A (zh) 带有后端晶体管的铁电电容器
EP3706167A1 (en) Capacitor with epitaxial strain engineering
WO2019022732A1 (en) BILOUCHE SELECTOR FOR LOW VOLTAGE BIPOLAR MEMORY DEVICES
US20200313076A1 (en) Spin orbit memory devices with enhanced tunneling magnetoresistance ratio (tmr) and methods of fabrication
EP3706168A1 (en) Ultra-dense ferroelectric memory with self-aligned patterning
US11189790B2 (en) Spacer-based patterning for tight-pitch and low-variability random access memory (RAM) bit cells and the resulting structures
CN113823635A (zh) 具有与晶体管栅极叠层分离的铁电电容器的存储器单元
US20200286686A1 (en) Ferroelectric capacitor with insulating thin film
US20210408224A1 (en) Crystalline bottom electrode for perovskite capacitors and methods of fabrication
US20220199833A1 (en) Field-effect transistor (fet) with self-aligned ferroelectric capacitor and methods of fabrication
EP4273905A1 (en) Technologies for transistors with a ferroelectric gate dielectric
WO2019005157A1 (en) PERPENDICULAR SPIN TRANSFER TORQUE MEMORY DEVICES (PSTTM) WITH IMPROVED STABILITY AND HIGH TUNNEL MAGNEORESISTANCE RATES, AND METHODS OF FORMING THE SAME
US20240114695A1 (en) High endurance super-lattice anti-ferroelectric capacitors
CN115867041A (zh) 具有基于氮化物的铁电材料的存储器器件
WO2019059892A1 (en) GLASS BARRIERS FOR ELECTRODES AND CONTACTS IN SEMICONDUCTOR DEVICES

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination