CN113448488A - 数据转移方法与存储器存储装置 - Google Patents

数据转移方法与存储器存储装置 Download PDF

Info

Publication number
CN113448488A
CN113448488A CN202010218374.6A CN202010218374A CN113448488A CN 113448488 A CN113448488 A CN 113448488A CN 202010218374 A CN202010218374 A CN 202010218374A CN 113448488 A CN113448488 A CN 113448488A
Authority
CN
China
Prior art keywords
memory storage
storage device
data
memory
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010218374.6A
Other languages
English (en)
Other versions
CN113448488B (zh
Inventor
胡俊洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phison Electronics Corp
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to CN202010218374.6A priority Critical patent/CN113448488B/zh
Publication of CN113448488A publication Critical patent/CN113448488A/zh
Application granted granted Critical
Publication of CN113448488B publication Critical patent/CN113448488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供一种数据转移方法，其包括：指示第一存储器存储装置关闭预设启动的数据加密功能；以及在所述第一存储器存储装置的所述数据加密功能已关闭的前提下，发送写入指令至所述第一存储器存储装置。所述写入指令指示将已加密数据的加密信息存储至所述第一存储器存储装置。所述加密信息非由所述第一存储器存储装置产生且无法通过一般读取指令读取。此外，本发明的范例实施例也提供相应的存储器存储装置。

Description

数据转移方法与存储器存储装置
技术领域
本发明涉及一种数据转移技术，尤其涉及一种数据转移方法与存储器存储装置。
背景技术
数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatilememory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。
某些类型的存储器存储装置支援数据的自动化加密存储。但是，对于这种加密功能是预设启动的存储器存储装置而言，若装置损坏而需要由外部厂商对内部数据进行救援时，厂商往往因为缺乏用户密码而无法顺利将装置中已加密数据转移至其他装置。或者，即便强制将已加密数据转移至其他装置，旧的用户密码也可能因为新装置中缺乏加密过程中产生的原始加密信息而无法继续使用，进而导致数据救援失败。
发明内容
本发明是针对一种数据转移方法与存储器存储装置，可改善上述问题。
本发明的范例实施例提供一种数据转移方法，其包括：指示第一存储器存储装置关闭预设启动的数据加密功能；以及在所述第一存储器存储装置的所述数据加密功能已关闭的前提下，发送写入指令至所述第一存储器存储装置。所述写入指令指示将已加密数据的加密信息存储至所述第一存储器存储装置。所述加密信息非由所述第一存储器存储装置产生。所述加密信息无法通过一般读取指令读取。
在本发明的一范例实施例中，所述写入指令包括特殊写入指令。所述特殊写入指令指示将所述已加密数据与所述加密信息存储至所述第一存储器存储装置。
在本发明的一范例实施例中，所述写入指令包括一般写入指令与特殊写入指令。所述一般写入指令指示将所述已加密数据存储至所述第一存储器存储装置。所述特殊写入指令指示将所述加密信息存储至所述第一存储器存储装置。
在本发明的一范例实施例中，所述的数据转移方法还包括：指示第二存储器存储装置关闭预设启动的数据解密功能；以及在所述第二存储器存储装置的所述数据解密功能已关闭的前提下，发送所述一般读取指令与特殊读取指令至所述第二存储器存储装置。所述一般读取指令指示从所述第二存储器存储装置读取所述已加密数据。所述特殊读取指令指示从所述第二存储器存储装置读取所述加密信息。
在本发明的一范例实施例中，所述加密信息是在将原始数据存储至所述第二存储器存储装置时，由所述第二存储器存储装置根据所述原始数据、逻辑地址信息及加密金钥产生。
在本发明的一范例实施例中，所述加密数据非由所述第一存储器存储装置的存储器控制电路单元产生。
在本发明的一范例实施例中，所述的数据转移方法还包括：由所述存储器控制电路单元根据所述一般写入指令与所述特殊写入指令发送写入指令序列以指示将所述已加密数据与所述加密信息一并存储至所述第一存储器存储装置的可复写式非易失性存储器模块。
本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以根据所述主机系统的指示而关闭预设启动的数据加密功能。所述存储器控制电路单元更用以在所述数据加密功能已关闭的前提下，从所述主机系统接收写入指令。所述写入指令指示将已加密数据的加密信息存储至所述存储器存储装置。所述加密信息非由所述存储器存储装置产生。所述加密信息无法通过一般读取指令读取。
在本发明的一范例实施例中，所述加密数据非由所述存储器控制电路单元产生。
在本发明的一范例实施例中，所述写入指令包括一般写入指令与特殊写入指令。所述一般写入指令指示将所述已加密数据存储至所述存储器存储装置。所述特殊写入指令指示将所述加密信息存储至所述存储器存储装置。所述存储器控制电路单元更用以根据所述一般写入指令与所述特殊写入指令发送写入指令序列以指示将所述已加密数据与所述加密信息一并存储至所述可复写式非易失性存储器模块。
本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以根据所述主机系统的指示而关闭预设启动的数据解密功能。所述存储器控制电路单元更用以在所述数据解密功能已关闭的前提下，从所述主机系统接收读取指令。所述读取指令指示从所述存储器存储装置读取已加密数据的加密信息。所述加密信息无法通过一般读取指令读取。
在本发明的一范例实施例中，所述读取指令包括特殊读取指令。所述特殊读取指令指示从所述存储器存储装置读取所述已加密数据与所述加密信息。
在本发明的一范例实施例中，所述读取指令包括所述一般读取指令与特殊读取指令。所述一般读取指令指示从所述存储器存储装置读取所述已加密数据。所述特殊读取指令指示从所述存储器存储装置读取所述加密信息。
在本发明的一范例实施例中，所述存储器控制电路单元更用以在存储原始数据时，根据所述原始数据、逻辑地址信息及加密金钥产生所述加密信息。
在本发明的一范例实施例中，所述加密信息可用以解密所述已加密数据。
在本发明的一范例实施例中，所述加密信息包括循环冗余校验(Cyclicredundancy check,CRC)码。
在本发明的一范例实施例中，所述存储器控制电路单元更用以根据所述一般读取指令从所述可复写式非易失性存储器模块读取所述已加密数据。所述存储器控制电路单元更用以根据所述特殊读取指令从所述可复写式非易失性存储器模块读取所述加密信息。所述存储器控制电路单元更用以将所述已加密数据与所述加密信息传送至所述主机系统。
在本发明的一范例实施例中，所述已加密数据与所述加密信息存储于同一个数据帧中。
基于上述，在关闭存储器存储装置预设启动的数据加密功能后，可通过客制化的写入指令分别将已加密数据与相应的加密信息存储至此存储器存储装置。藉此，在后续完成数据转移后，旧的用户密码仍可继续用于解密所述已加密数据，进而改善以往无法针对支援自动化数据加密的存储器存储装置进行数据救援的问题。
附图说明
图1是根据本发明的一范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图；
图2是根据本发明的另一范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图；
图3是根据本发明的另一范例实施例所示出的主机系统与存储器存储装置的示意图；
图4是根据本发明的一范例实施例所示出的存储器存储装置的概要方块图；
图5是根据本发明的一范例实施例所示出的存储器控制电路单元的概要方块图；
图6是根据本发明的一范例实施例所示出的管理可复写式非易失性存储器模块的示意图；
图7是根据本发明的一范例实施例所示出的数据转移的示意图；
图8是根据本发明的一范例实施例所示出的主机系统与第二存储器存储装置之间的通信时序示意图；
图9是根据本发明的一范例实施例所示出的主机系统与第一存储器存储装置之间的通信时序示意图；
图10是根据本发明的一范例实施例所示出的读取已加密数据与加密信息的示意图；
图11是根据本发明的一范例实施例所示出的写入已加密数据与加密信息的示意图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
一般而言，存储器存储装置(亦称，存储器存储系统)包括可复写式非易失性存储器模块(rewritable non-volatile memory module)与控制器(亦称，控制电路)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。
图1是根据本发明的一范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。图2是根据本发明的另一范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图。
请参照图1与图2，主机系统11一般包括处理器111、随机存取存储器(randomaccess memory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114皆连接至系统总线(system bus)110。
在本范例实施例中，主机系统11是通过数据传输接口114与存储器存储装置10连接。例如，主机系统11可经由数据传输接口114将数据存储至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机系统11是通过系统总线110与I/O装置12连接。例如，主机系统11可经由系统总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。
在本范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114可设置在主机系统11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主机板20可以经由有线或无线方式连接至存储器存储装置10。存储器存储装置10可例如是U盘201、存储卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近距离无线通信(Near FieldCommunication,NFC)存储器存储装置、无线传真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通信技术为基础的存储器存储装置。此外，主机板20也可以通过系统总线110连接至全球定位系统(Global Positioning System,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器存储装置204。
在一范例实施例中，所提及的主机系统为可实质地与存储器存储装置配合以存储数据的任意系统。虽然在上述范例实施例中，主机系统是以电脑系统来作说明，然而，图3是根据本发明的另一范例实施例所示出的主机系统与存储器存储装置的示意图。请参照图3，在另一范例实施例中，主机系统31也可以是数码相机、摄像机、通信装置、音频播放器、视频播放器或平板电脑等系统，而存储器存储装置30可为其所使用的安全数字(SecureDigital,SD)卡32、小型快闪(Compact Flash,CF)卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embedded Multi MediaCard,eMMC)341和/或嵌入式多芯片封装(embedded Multi Chip Package,eMCP)存储装置342等各类型将存储器模块直接连接于主机系统的基板上的嵌入式存储装置。
图4是根据本发明的一范例实施例所示出的存储器存储装置的概要方块图。请参照图4，存储器存储装置10包括连接接口单元402、存储器控制电路单元404与可复写式非易失性存储器模块406。
连接接口单元402用以将存储器存储装置10连接至主机系统11。存储器存储装置10可通过连接接口单元402与主机系统11通信。在本范例实施例中，连接接口单元402是相容于串行高级技术附件(Serial Advanced Technology Attachment,SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元402亦可以是符合并行高级技术附件(Parallel Advanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准、通用串行总线(Universal Serial Bus,USB)标准、SD接口标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、存储棒(MemoryStick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。连接接口单元402可与存储器控制电路单元404封装在一个芯片中，或者连接接口单元402是布设于一包含存储器控制电路单元404的芯片外。
存储器控制电路单元404用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机系统11的指令在可复写式非易失性存储器模块406中进行数据的写入、读取与抹除等运作。
可复写式非易失性存储器模块406是连接至存储器控制电路单元404并且用以存储主机系统11所写入的数据。可复写式非易失性存储器模块406可以是单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、多阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell，TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Quad Level Cell，QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
可复写式非易失性存储器模块406中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个比特。具体来说，每一个存储单元的控制栅极(controlgate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制栅极，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块406中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，藉此取得此存储单元所存储的一或多个比特。
在本范例实施例中，可复写式非易失性存储器模块406的存储单元可构成多个实体程序化单元，并且此些实体程序化单元可构成多个实体抹除单元。具体来说，同一条字元线上的存储单元可组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的比特，则同一条字元线上的实体程序化单元可至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效比特(Least Significant Bit，LSB)是属于下实体程序化单元，并且一存储单元的最高有效比特(Most Significant Bit，MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。
在本范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元可为实体页面(page)或是实体扇(sector)。若实体程序化单元为实体页面，则此些实体程序化单元可包括数据比特区与冗余(redundancy)比特区。数据比特区包含多个实体扇，用以存储用户数据，而冗余比特区用以存储系统数据(例如，错误更正码等管理数据)。在本范例实施例中，数据比特区包含32个实体扇，且一个实体扇的大小为512字节(byte,B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目的一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。
图5是根据本发明的一范例实施例所示出的存储器控制电路单元的概要方块图。请参照图5，存储器控制电路单元404包括存储器管理电路502、主机接口504及存储器接口506。
存储器管理电路502用以控制存储器控制电路单元404的整体运作。具体来说，存储器管理电路502具有多个控制指令，并且在存储器存储装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路502的操作时，等同于说明存储器控制电路单元404的操作。
在本范例实施例中，存储器管理电路502的控制指令是以固件型式来实作。例如，存储器管理电路502具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
在另一范例实施例中，存储器管理电路502的控制指令亦可以程序码型式存储于可复写式非易失性存储器模块406的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路502具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有开机码(boot code)，并且当存储器控制电路单元404被致能时，微处理器单元会先执行此开机码来将存储于可复写式非易失性存储器模块406中的控制指令载入至存储器管理电路502的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。
此外，在另一范例实施例中，存储器管理电路502的控制指令亦可以一硬件型式来实作。例如，存储器管理电路502包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是连接至微控制器。存储单元管理电路用以管理可复写式非易失性存储器模块406的存储单元或存储单元群组。存储器写入电路用以对可复写式非易失性存储器模块406下达写入指令序列以将数据写入至可复写式非易失性存储器模块406中。存储器读取电路用以对可复写式非易失性存储器模块406下达读取指令序列以从可复写式非易失性存储器模块406中读取数据。存储器抹除电路用以对可复写式非易失性存储器模块406下达抹除指令序列以将数据从可复写式非易失性存储器模块406中抹除。数据处理电路用以处理欲写入至可复写式非易失性存储器模块406的数据以及从可复写式非易失性存储器模块406中读取的数据。写入指令序列、读取指令序列及抹除指令序列可各别包括一或多个程序码或指令码并且用以指示可复写式非易失性存储器模块406执行相对应的写入、读取及抹除等操作。在一范例实施例中，存储器管理电路502还可以下达其他类型的指令序列给可复写式非易失性存储器模块406以指示执行相对应的操作。
主机接口504是连接至存储器管理电路502。存储器管理电路502可通过主机接口504与主机系统11通信。主机接口504可用以接收与识别主机系统11所传送的指令与数据。例如，主机系统11所传送的指令与数据可通过主机接口504来传送至存储器管理电路502。此外，存储器管理电路502可通过主机接口504将数据传送至主机系统11。在本范例实施例中，主机接口504是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口504亦可以是相容于PATA标准、IEEE 1394标准、PCI Express标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。
存储器接口506是连接至存储器管理电路502并且用以存取可复写式非易失性存储器模块406。也就是说，欲写入至可复写式非易失性存储器模块406的数据会经由存储器接口506转换为可复写式非易失性存储器模块406所能接受的格式。具体来说，若存储器管理电路502要存取可复写式非易失性存储器模块406，存储器接口506会传送对应的指令序列。例如，这些指令序列可包括指示写入数据的写入指令序列、指示读取数据的读取指令序列、指示抹除数据的抹除指令序列、以及用以指示各种存储器操作(例如，改变读取电压电平或执行垃圾回收操作等等)的相对应的指令序列。这些指令序列例如是由存储器管理电路502产生并且通过存储器接口506传送至可复写式非易失性存储器模块406。这些指令序列可包括一或多个信号，或是在总线上的数据。这些信号或数据可包括指令码或程序码。例如，在读取指令序列中，会包括读取的识别码、存储器地址等信息。
在一范例实施例中，存储器控制电路单元404还包括错误检查与校正电路508、缓冲存储器510及电源管理电路512。
错误检查与校正电路508是连接至存储器管理电路502并且用以执行错误检查与校正操作以确保数据的正确性。具体来说，当存储器管理电路502从主机系统11中接收到写入指令时，错误检查与校正电路508会为对应此写入指令的数据产生对应的错误更正码(error correcting code,ECC)和/或错误检查码(error detecting code，EDC)，并且存储器管理电路502会将对应此写入指令的数据与对应的错误更正码和/或错误检查码写入至可复写式非易失性存储器模块406中。之后，当存储器管理电路502从可复写式非易失性存储器模块406中读取数据时会同时读取此数据对应的错误更正码和/或错误检查码，并且错误检查与校正电路508会依据此错误更正码和/或错误检查码对所读取的数据执行错误检查与校正操作。
缓冲存储器510是连接至存储器管理电路502并且用以暂存来自于主机系统11的数据与指令或来自于可复写式非易失性存储器模块406的数据。电源管理电路512是连接至存储器管理电路502并且用以控制存储器存储装置10的电源。
在一范例实施例中，存储器控制电路单元404还包括加密电路514与解密电路516。加密电路514支援数据加密功能并用以对欲存储至可复写式非易失性存储器模块406的数据进行加密。解密电路516支援数据解密功能并用用以对从可复写式非易失性存储器模块406读取出来的数据进行解密。
在一范例实施例中，图4的可复写式非易失性存储器模块406亦称为快闪(flash)存储器模块，存储器控制电路单元404亦称为用于控制快闪存储器模块的快闪存储器控制器，和/或图5的存储器管理电路502亦称为快闪存储器管理电路。
图6是根据本发明的一范例实施例所示出的管理可复写式非易失性存储器模块的示意图。
请参照图6，存储器管理电路502会将可复写式非易失性存储器模块406的实体单元610(0)～610(B)逻辑地分组至存储区601与替换区602。存储区601中的实体单元610(0)～610(A)是用以存储数据，而替换区602中的实体单元610(A+1)～610(B)则是用以替换存储区601中损坏的实体单元。例如，若从某一个实体单元中读取的数据所包含的错误过多而无法被更正时，此实体单元会被视为是损坏的实体单元。须注意的是，若替换区602中没有可用的实体抹除单元，则存储器管理电路502可能会将整个存储器存储装置10宣告为写入保护(write protect)状态，而无法再写入数据。
在本范例实施例中，每一个实体单元是指一个实体抹除单元。然而，在另一范例实施例中，一个实体单元亦可以是指一个实体地址、一个实体程序化单元或由多个连续或不连续的实体地址组成。存储器管理电路502会配置逻辑单元612(0)～612(C)以映射存储区601中的实体单元610(0)～610(A)。在本范例实施例中，每一个逻辑单元是指一个逻辑地址。然而，在另一范例实施例中，一个逻辑单元也可以是指一个逻辑程序化单元、一个逻辑抹除单元或者由多个连续或不连续的逻辑地址组成。此外，逻辑单元612(0)～612(C)中的每一者可被映射至一或多个实体单元。
存储器管理电路502会将逻辑单元与实体单元之间的映射关系(亦称为逻辑-实体地址映射关系)记录于至少一逻辑-实体地址映射表。当主机系统11欲从存储器存储装置10读取数据或写入数据至存储器存储装置10时，存储器管理电路502可根据此逻辑-实体地址映射表来执行对于存储器存储装置10的数据存取操作。
在一范例实施例中，图5的加密电路514与解密电路516皆是预设启动的。换言之，若未特别指示关闭数据加密功能，则加密电路514会在存储器存储装置10开机后持续维持于启动状态。类似的，若未特别指示关闭数据解密功能，则解密电路516会在存储器存储装置10开机后持续维持于启动状态。
在一范例实施例中，在数据加密功能已启动的前提下，当从主机系统11接收到指示存储某一数据(亦称为原始数据)的写入指令时，加密电路514可根据一加密金钥来加密此原始数据以产生已加密数据。存储器管理电路502可将已加密数据与加密过程中产生的信息(亦称为加密信息)一并存储于可复写式非易失性存储器模块406中。在一范例实施例中，已加密数据与此已加密数据的加密信息可存储于同一个数据帧(frame)。例如，一个数据帧可以是指一个实体程序化单元或可复写式非易失性存储器模块406中其他的数据管理单位。
在一范例实施例中，在数据解密功能已启动的前提下，当从主机系统11接收到欲读取某一已加密数据的读取指令时，解密电路516可根据一个解密金钥与对应于此已加密数据的加密信息来解密此已加密数据以获得原始数据。然后，存储器管理电路502可将原始数据传送至主机系统11。此外，若解密金钥和/或加密信息不正确，则解密电路516将无法成功解码此已加密数据。
在一范例实施例中，所述加密信息可包括循环冗余校验(Cyclic redundancycheck,CRC)码。在一范例实施例中，加密电路514可根据待存储的原始数据与所述加密金钥(或解密金钥)来产生此CRC码(或其他类型的加密信息)。在一范例实施例中，加密电路514亦可根据待存储的原始数据、与此原始数据的逻辑地址相关的信息(亦称为逻辑地址信息)及所述加密金钥(或解密金钥)来产生此CRC码(或其他类型的加密信息)。
在一范例实施例中，加密电路514与解密电路516是使用对称密钥算法(Symmetric-key algorithm)，例如，DES、3DES、AES、Blowfish、IDEA、RC5或RC6。在对称密钥算法中，加密金钥与解密金钥是相同的。然而，在另一范例实施例中，若加密电路514与解密电路516是使用公开金钥密码学(Public-key cryptography)或称为非对称式密码学(Asymmetric cryptography)，例如，RSA、ElGamal或椭圆曲线加密算法(Elliptic CurveCryptography,ECC)，则加密金钥与解密金钥可以是不相同的。
图7是根据本发明的一范例实施例所示出的数据转移的示意图。请参照图7，主机系统70连接至存储器存储装置71与72。在一范例实施例中，存储器存储装置72亦称为第一存储器存储装置，且存储器存储装置71亦称为第二存储器存储装置。假设存储器存储装置71损坏或者发生任何需要对其内部存储的数据进行救援的情形(例如存储器存储装置71无法正常开机)，则主机系统70可控制将存储器存储装置71所存储的数据转移到存储器存储装置72。
须注意的是，若存储器存储装置71存储有已加密数据，则原先用于对存储器存储装置71中的已加密数据进行解密的解密金钥(例如用户密码)与加密信息也可以用于对转移至存储器存储装置72的已加密数据进行解密。换言之，假设某一用户密码原先可用于解密存储于存储器存储装置71的已加密数据。在将至少部分已加密数据从存储器存储装置71转移至存储器存储装置72后，此用户密码仍可用于正常解密转移至存储器存储装置72的已加密数据。
在一范例实施例中，假设主机系统70是供应商或维修商的电脑，则在供应商或维修商未得知存储器存储装置71的用户密码的情形下，供应商或维修商仍然可以成功救援存储器存储装置71中的数据并将此数据转移到可正常使用的存储器存储装置72。在将存储器存储装置72交给用户后，用户可以使用其原先的用户密码来正常存取存储器存储装置72中的已加密数据。
图8是根据本发明的一范例实施例所示出的主机系统与第二存储器存储装置之间的通信时序示意图。请参照图8，在步骤S801中，主机系统70传送禁能指令至存储器存储装置71。此禁能指令用以指示存储器存储装置71关闭预设启动的数据解密功能。因此，在步骤S802中，响应于此禁能指令，存储器存储装置71的存储器控制电路单元可关闭预设启动的解密电路的数据解密功能。
在存储器存储装置71的数据解密功能已关闭的前提下，在步骤S803中，主机系统70可发送一般读取指令与特殊读取指令至存储器存储装置71。一般读取指令指示读取已加密数据DATA(A)。特殊读取指令指示读取加密信息CRC(A)。加密信息CRC(A)可用于解密已加密数据DATA(A)。
在步骤S804中，存储器存储装置71的存储器控制电路单元可响应于此一般读取指令从存储器存储装置71的可复写式非易失性存储器模块中读取已加密数据DATA(A)并响应于此特殊读取指令从存储器存储装置71的可复写式非易失性存储器模块中读取加密信息CRC(A)。
须注意的是，虽然存储器存储装置71支援自动的数据解密功能，但由于此数据解密功能已预先被关闭，故对于已加密数据DATA(A)与加密信息CRC(A)的读取皆不包含对已加密数据DATA(A)与加密信息CRC(A)进行解密。然后，在步骤S805中，存储器存储装置71的存储器控制电路单元可将未经解密的已加密数据DATA(A)与加密信息CRC(A)传送至主机系统70。
须注意的是，在一范例实施例中，在步骤S803中，主机系统70亦可传送特殊读取指令但不传送一般读取指令。所传送的特殊读取指令可在步骤S804中指示存储器存储装置71的存储器控制电路单元读取已加密数据DATA(A)与加密信息CRC(A)。
在一范例实施例中，存储器存储装置71的存储器控制电路单元可根据存储于可复写式非易失性存储器模块中的实体至逻辑映射信息重建出相应的逻辑至实体映射信息(例如逻辑至实体映射表)。此逻辑至实体映射信息可用于读取可复写式非易失性存储器模块中的有效数据。例如，若某一实体单元当前被某一逻辑单元映射，则可视为此实体单元所存储的数据包含有效数据。反之，若某一实体单元当前未被某一逻辑单元映射，则可视为此实体单元所存储的数据不包含有效数据。
在一范例实施例中，根据步骤S803中接收的读取指令，存储器存储装置71的存储器控制电路单元可查询所建立的逻辑至实体映射信息以读取可复写式非易失性存储器模块中有效的已加密数据DATA(A)与对应的CRC(A)。在一范例实施例中，根据步骤S803中接收的读取指令，存储器存储装置71的存储器控制电路单元也可将已加密数据DATA(A)所对应的逻辑地址信息(例如已加密数据DATA(A)所属的逻辑单元的信息)一并传送给主机系统70。
图9是根据本发明的一范例实施例所示出的主机系统与第一存储器存储装置之间的通信时序示意图。请参照图9，接续于图8的范例实施例，在从存储器存储装置71读取已加密数据DATA(A)与加密信息CRC(A)之后，在步骤S901中，主机系统70传送禁能指令至存储器存储装置72。此禁能指令用以指示存储器存储装置72关闭预设启动的数据加密功能。因此，在步骤S902中，响应于此禁能指令，存储器存储装置72的存储器控制电路单元可关闭预设启动的加密电路的数据加密功能。
在存储器存储装置72的数据加密功能已关闭的前提下，在步骤S903中，主机系统70可发送一般写入指令与特殊写入指令至存储器存储装置72。一般写入指令指示存储已加密数据DATA(A)。特殊写入指令指示存储加密信息CRC(A)。
在步骤S904中，存储器存储装置72的存储器控制电路单元可响应于此一般写入指令来存储已加密数据DATA(A)并响应于此特殊写入指令来存储加密信息CRC(A)。须注意的是，虽然存储器存储装置72支援自动的数据加密功能，但由于此数据加密功能已预先被关闭，故对于已加密数据DATA(A)与加密信息CRC(A)的存储皆不包含再次对已加密数据DATA(A)与加密信息CRC(A)进行加密。藉此，可完成图7中从存储器存储装置71至72的数据转移(或数据救援)。
须注意的是，在一范例实施例中，在步骤S903中，主机系统70亦可传送特殊写入指令但不传送一般写入指令。所传送的特殊写入指令可在步骤S904中指示存储器存储装置72的存储器控制电路单元存储已加密数据DATA(A)与加密信息CRC(A)。
从另一角度而言，存储于存储器存储装置72的加密信息CRC(A)并非由存储器存储装置72的存储器控制电路单元(例如存储器控制电路单元的加密电路)所产生。尔后，当需要在存储器存储装置72中存取已加密数据DATA(A)时，存储器存储装置72的解密电路可根据加密信息CRC(A)与解密金钥来解密已加密数据DATA(A)以获得原始数据。
在一范例实施例中，根据步骤S903接收的写入指令，存储器存储装置72的存储器控制电路单元也可存储已加密数据DATA(A)所对应的逻辑地址信息(例如已加密数据DATA(A)所属的逻辑单元的信息)。尔后，此逻辑地址信息也可用于解密已加密数据DATA(A)以获得已加密数据DATA(A)的原始数据。
在一范例实施例中，加密信息(例如CRC(A))只能通过特殊读取指令读取并通过特殊写入指令存储。一般读取指令与一般写入指令皆无法用于存取加密信息。
图10是根据本发明的一范例实施例所示出的读取已加密数据与加密信息的示意图。请参照图10，假设已加密数据1001、逻辑地址信息(例如LCA)1002、加密信息(例如CRC16码)1003及错误更正信息(例如BCH或LDPC码)1004皆存储于存储器存储装置71的可复写式非易失性存储器模块1010中的同一个数据帧DF(1)。已加密数据1001例如是存储于数据帧DF(1)的数据区。已加密数据1001的数据大小可为4KB(Bytes)。逻辑地址信息1002、加密信息1003及错误更正信息1004例如是存储于数据帧DF(1)的闲置(spare)区。逻辑地址信息1002的数据大小可为4B。加密信息1003的数据大小可为2B。
加密信息1003是根据已加密数据1001、逻辑地址信息1002及存储器存储装置71使用的加密金钥(或解密金钥)而产生。在存储器存储装置71的数据解密功能已关闭的前提下，来自主机系统70的一般读取指令可用以读取已加密数据1001与逻辑地址信息1002，而来自主机系统70的特殊读取指令则可用以读取加密信息1003。或者，在一范例实施例中，已加密数据1001、逻辑地址信息1002及加密信息1003皆可通过来自主机系统70的特殊读取指令读取。
图11是根据本发明的一范例实施例所示出的写入已加密数据与加密信息的示意图。请参照图11，在接收到来自主机系统70的一般写入指令后，存储器存储装置72的存储器控制电路单元可将原先存储于存储器存储装置71的已加密数据1001与逻辑地址信息1002暂存于缓冲存储器1110。此外，在接收到来自主机系统70的特殊写入指令后，存储器存储装置72的存储器控制电路单元可将原先存储于存储器存储装置71的加密信息1003暂存于缓冲存储器1110。
接着，在存储器存储装置72的数据加密功能已关闭的前提下，存储器存储装置72的存储器控制电路单元可从缓冲存储器1110读取已加密数据1001、逻辑地址信息1002及加密信息1003并发送一写入指令序列以指示将已加密数据1001、逻辑地址信息1002及加密信息1003一并存储至存储器存储装置72的可复写式非易失性存储器模块1120中。例如，已加密数据1001、逻辑地址信息1002及加密信息1003可被存储至可复写式非易失性存储器模块1120中的同一个数据帧DF(2)。例如，已加密数据1001可存储于数据帧DF(2)的数据区。例如，逻辑地址信息1002与加密信息1003可存储于数据帧DF(2)的闲置区。
须注意的是，在一范例实施例中，存储器存储装置72的存储器控制电路单元亦可根据来自主机系统70的特殊写入指令发送一写入指令序列以指示将已加密数据1001、逻辑地址信息1002及加密信息1003一并存储至可复写式非易失性存储器模块1120中(例如数据帧DF(2))。
在一范例实施例中，存储器存储装置72的存储器控制电路单元也可以产生一个用于保护已加密数据1001、逻辑地址信息1002及加密信息1003的错误更正信息(例如BCH或LDPC码)1104并将错误更正信息1104一并存储至数据帧DF(2)中。例如，错误更正信息1104也可存储于数据帧DF(2)的闲置区。
综上所述，在关闭第二存储器存储装置预设启动的数据解密功能后，可通过客制化的读取指令分别将已加密数据与相应的加密信息读取出来。此外，在关闭第一存储器存储装置预设启动的数据加密功能后，也可通过客制化的写入指令分别将已加密数据与相应的加密信息存储至第一存储器存储装置。藉此，在完成数据转移后，旧的解密金钥(例如用户密码)仍可继续用于解密存储至第一存储器存储装置的已加密数据，进而改善以往无法针对支援自动化数据加密的存储器存储装置进行数据救援的问题。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (24)

1.一种数据转移方法，其特征在于，包括：
指示第一存储器存储装置关闭预设启动的数据加密功能；以及
在所述第一存储器存储装置的所述数据加密功能已关闭的前提下，发送写入指令至所述第一存储器存储装置，
其中所述写入指令指示将已加密数据的加密信息存储至所述第一存储器存储装置，
所述加密信息非由所述第一存储器存储装置产生，并且
所述加密信息无法通过一般读取指令读取。
2.根据权利要求1所述的数据转移方法，其中所述写入指令包括特殊写入指令，且所述特殊写入指令指示将所述已加密数据与所述加密信息存储至所述第一存储器存储装置。
3.根据权利要求1所述的数据转移方法，其中所述写入指令包括一般写入指令与特殊写入指令，所述一般写入指令指示将所述已加密数据存储至所述第一存储器存储装置，且所述特殊写入指令指示将所述加密信息存储至所述第一存储器存储装置。
4.根据权利要求1所述的数据转移方法，还包括：
指示第二存储器存储装置关闭预设启动的数据解密功能；以及
在所述第二存储器存储装置的所述数据解密功能已关闭的前提下，发送所述一般读取指令与特殊读取指令至所述第二存储器存储装置，
其中所述一般读取指令指示从所述第二存储器存储装置读取所述已加密数据，并且
所述特殊读取指令指示从所述第二存储器存储装置读取所述加密信息。
5.根据权利要求1所述的数据转移方法，其中所述加密信息是在将原始数据存储至第二存储器存储装置时，由所述第二存储器存储装置根据所述原始数据、逻辑地址信息及加密金钥产生。
6.根据权利要求1所述的数据转移方法，其中所述加密信息可用以解密所述已加密数据。
7.根据权利要求1所述的数据转移方法，其中所述加密数据非由所述第一存储器存储装置的存储器控制电路单元产生。
8.根据权利要求1所述的数据转移方法，其中所述加密信息包括循环冗余校验码。
9.根据权利要求3所述的数据转移方法，还包括：
由所述存储器控制电路单元根据所述一般写入指令与所述特殊写入指令发送写入指令序列以指示将所述已加密数据与所述加密信息一并存储至所述第一存储器存储装置的可复写式非易失性存储器模块。
10.根据权利要求1所述的数据转移方法，其中所述已加密数据与所述加密信息存储于同一个数据帧中。
11.一种存储器存储装置，其特征在于，包括：
连接接口单元，用以连接至主机系统；
可复写式非易失性存储器模块；以及
存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，
其中所述存储器控制电路单元用以根据所述主机系统的指示而关闭预设启动的数据加密功能，
所述存储器控制电路单元更用以在所述数据加密功能已关闭的前提下，从所述主机系统接收写入指令，
所述写入指令指示将已加密数据的加密信息存储至所述存储器存储装置，
所述加密信息非由所述存储器存储装置产生，并且
所述加密信息无法通过一般读取指令读取。
12.根据权利要求11所述的存储器存储装置，其中所述加密信息可用以解密所述已加密数据。
13.根据权利要求11所述的存储器存储装置，其中所述加密数据非由所述存储器控制电路单元产生。
14.根据权利要求11所述的存储器存储装置，其中所述加密信息包括CRC码。
15.根据权利要求11所述的存储器存储装置，其中所述写入指令包括一般写入指令与特殊写入指令，所述一般写入指令指示将所述已加密数据存储至所述存储器存储装置，且所述特殊写入指令指示将所述加密信息存储至所述存储器存储装置，并且
所述存储器控制电路单元更用以根据所述一般写入指令与所述特殊写入指令发送写入指令序列以指示将所述已加密数据与所述加密信息一并存储至所述可复写式非易失性存储器模块。
16.根据权利要求11所述的存储器存储装置，其中所述已加密数据与所述加密信息存储于同一个数据帧中。
17.一种存储器存储装置，其特征在于，包括：
连接接口单元，用以连接至主机系统；
可复写式非易失性存储器模块；以及
存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，
其中所述存储器控制电路单元用以根据所述主机系统的指示而关闭预设启动的数据解密功能，
所述存储器控制电路单元更用以在所述数据解密功能已关闭的前提下，从所述主机系统接收读取指令，
所述读取指令指示从所述存储器存储装置读取已加密数据的加密信息，并且
所述加密信息无法通过一般读取指令读取。
18.根据权利要求17所述的存储器存储装置，其中所述读取指令包括特殊读取指令，且所述特殊读取指令指示从所述存储器存储装置读取所述已加密数据与所述加密信息。
19.根据权利要求17所述的存储器存储装置，其中所述读取指令包括所述一般读取指令与特殊读取指令，所述一般读取指令指示从所述存储器存储装置读取所述已加密数据，且所述特殊读取指令指示从所述存储器存储装置读取所述加密信息。
20.根据权利要求17所述的存储器存储装置，其中所述存储器控制电路单元更用以在存储原始数据时，根据所述原始数据、逻辑地址信息及加密金钥产生所述加密信息。
21.根据权利要求17所述的存储器存储装置，其中所述加密信息可用以解密所述已加密数据。
22.根据权利要求17所述的存储器存储装置，其中所述加密信息包括CRC码。
23.根据权利要求19所述的存储器存储装置，其中所述存储器控制电路单元更用以根据所述一般读取指令从所述可复写式非易失性存储器模块读取所述已加密数据，
所述存储器控制电路单元更用以根据所述特殊读取指令从所述可复写式非易失性存储器模块读取所述加密信息，并且
所述存储器控制电路单元更用以将所述已加密数据与所述加密信息传送至所述主机系统。
24.根据权利要求17所述的存储器存储装置，其中所述已加密数据与所述加密信息存储于同一个数据帧中。
CN202010218374.6A 2020-03-25 2020-03-25 数据转移方法与存储器存储装置 Active CN113448488B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010218374.6A CN113448488B (zh) 2020-03-25 2020-03-25 数据转移方法与存储器存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010218374.6A CN113448488B (zh) 2020-03-25 2020-03-25 数据转移方法与存储器存储装置

Publications (2)

Publication Number Publication Date
CN113448488A true CN113448488A (zh) 2021-09-28
CN113448488B CN113448488B (zh) 2023-10-13

Family

ID=77807000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010218374.6A Active CN113448488B (zh) 2020-03-25 2020-03-25 数据转移方法与存储器存储装置

Country Status (1)

Country Link
CN (1) CN113448488B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355424A (zh) * 2007-07-27 2009-01-28 深圳兆日技术有限公司 一种手持设备数据安全迁移的方法
CN104699413A (zh) * 2013-12-09 2015-06-10 群联电子股份有限公司 数据管理方法、存储器存储装置及存储器控制电路单元
US20170124337A1 (en) * 2015-11-02 2017-05-04 Via Alliance Semiconductor Co., Ltd. Chipset and host controller with capability of disk encryption
CN108268802A (zh) * 2017-12-20 2018-07-10 深圳市杉岩数据技术有限公司 一种加密混合存储的方法和系统
CN108809920A (zh) * 2017-05-04 2018-11-13 慧荣科技股份有限公司 采加密技术的数据中心与数据中心操作方法
CN109542334A (zh) * 2017-09-21 2019-03-29 东芝存储器株式会社 存储器装置
CN110610077A (zh) * 2019-08-12 2019-12-24 深圳市国科亿道科技有限公司 基于芯片的加解密方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355424A (zh) * 2007-07-27 2009-01-28 深圳兆日技术有限公司 一种手持设备数据安全迁移的方法
CN104699413A (zh) * 2013-12-09 2015-06-10 群联电子股份有限公司 数据管理方法、存储器存储装置及存储器控制电路单元
US20170124337A1 (en) * 2015-11-02 2017-05-04 Via Alliance Semiconductor Co., Ltd. Chipset and host controller with capability of disk encryption
CN108809920A (zh) * 2017-05-04 2018-11-13 慧荣科技股份有限公司 采加密技术的数据中心与数据中心操作方法
CN109542334A (zh) * 2017-09-21 2019-03-29 东芝存储器株式会社 存储器装置
CN108268802A (zh) * 2017-12-20 2018-07-10 深圳市杉岩数据技术有限公司 一种加密混合存储的方法和系统
CN110610077A (zh) * 2019-08-12 2019-12-24 深圳市国科亿道科技有限公司 基于芯片的加解密方法

Also Published As

Publication number Publication date
CN113448488B (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
TWI731338B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI733375B (zh) 資料轉移方法與記憶體儲存裝置
CN111028877B (zh) 数据存取方法、存储器储存装置与存储器控制电路单元
CN112925481B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TW202013377A (zh) 資料存取方法、記憶體儲存裝置與記憶體控制電路單元
CN107146638B (zh) 译码方法、存储器储存装置及存储器控制电路单元
TW202040370A (zh) 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置
CN109491828B (zh) 解码方法、存储器存储装置及存储器控制电路单元
CN111078146B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN111580741B (zh) 数据写入方法、存储器控制电路单元与存储器存储装置
CN112860194B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI797464B (zh) 資料讀取方法、記憶體儲存裝置及記憶體控制電路單元
CN112732199B (zh) 数据存取方法、存储器控制电路单元及存储器存储装置
CN111831210B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
CN113448488B (zh) 数据转移方法与存储器存储装置
TW202230377A (zh) 資料存取方法、記憶體控制電路單元及記憶體儲存裝置
CN111610937A (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
CN114138207B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI810865B (zh) 表格排序方法、記憶體儲存裝置及記憶體控制電路單元
CN113360429B (zh) 数据重建方法、存储器存储装置及存储器控制电路单元
TWI771243B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI834149B (zh) 表格管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI826161B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN114527941B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
US11409596B1 (en) Encoding control method, memory storage device and memory control circuit unit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant