CN113438429B - 图像传感器和操作图像传感器的像素簇的方法 - Google Patents

Abstract

提供了一种图像传感器和操作图像传感器的像素簇的方法。该图像传感器包括控制器和多个像素簇。每个像素簇包括耦合到复位晶体管、浮置扩散节点、源极跟随器和选择晶体管的多个像素，选择晶体管耦合到选择信号。像素簇的每个像素包括光电二极管和传送晶体管，传送晶体管具有耦合到光电二极管的第一端子、耦合到浮置扩散节点的第二端子、以及栅极。控制器被配置为响应于像素操作而向传送晶体管的栅极施加传送控制信号，传送控制信号是正电压电平、负电压电平和接地电压电平中的一个。

Description

图像传感器和操作图像传感器的像素簇的方法

本申请要求于2020年6月22日提交的美国专利申请No.US16/90.7342，发明名称为“TWO LEVEL TX LOW CONTROL FOR SIMULTANEOUS IMPROVED NOISE AND DARK CURRENT”的优先权，该美国专利申请的全部内容通过引用合并至本申请中。

技术领域

本发明涉及图像传感器装置，更具体地，涉及具有减少的暗电流的图像传感器及其操作方法。

背景技术

具有高像素数的现代图像传感器通过共用像素控制线和列并行读出实现了非常密集的像素配置。良好的图像质量需要来自单个像素的低读出噪声，甚至要求降低跨像素行或列相关的噪声。在大型图像传感器阵列中要满足这一要求可能是一项具有挑战性的要求。噪声最常见的原因是在像素读出期间从共用噪声源耦合到像素。此类噪声的一个常见来源是共用像素控制信号。在像素读出期间接地的控制信号通常不会将噪声耦合到像素中。用于控制像素复位的NMOS晶体管的控制信号就是一个这样的示例，因为该控制信号在像素复位之后并在像素输出信号的任何ADC测量值被测量之前返回到地。选择用于读出的像素行的控制信号是另一种情况的示例，因为对于该像素的 NMOS版本，控制电压必须被驱动为高电平并在像素输出电压测量期间保持高电平。管理像素传送栅极的控制信号是不同的情况。它通常在ADC测量像素的复位值时处于低电压，并且在像素的输出值正在被测量时也处于低电压。然而，出于像素性能的考虑，TX控制信号被驱动到的低电压经常低于0V。这种低电压不接地，并且必须通过芯片电路以非常低的噪声方式产生，以避免产生在像素读出期间不利地耦合到像素的大的共用噪声源。

发明内容

本发明实施例提供了一种新颖的技术方案，用于读取具有减小的暗电流的图像传感器的像素。本发明构思的示例性实施例利用新颖的像素聚类方案。本发明构思与多个光电二极管共用同一读出结构的图像传感器有关。

在本发明的一个方面，图像传感器可以包括控制器和多个像素簇。每个像素簇包括耦合到复位晶体管、浮置扩散节点、源极跟随器和选择晶体管的多个像素，其中，选择晶体管耦合到选择信号。在一个实施例中，像素簇的每个像素包括光电二极管和传送晶体管，传送晶体管具有耦合到光电二极管的第一端子、耦合到浮置扩散节点的第二端子、以及栅极。在一个实施例中，控制器被配置为响应于像素操作阶段而向传送晶体管的栅极施加传送控制信号，传送控制信号具有正电压电平、负电压电平和接地电压电平中的一个。控制器被配置为在曝光间隔期间持续地将负电压电平施加到传送晶体管，将接地电压电平施加到复位晶体管和选择晶体管。控制器还被配置为将正电压电平和接地电压电平交替地施加到复位晶体管和传送晶体管，以使浮置扩散节点加载有与VDD-RST相关联的电信号和与每个像素相关联的像素信号，并通过读出线将所述电信号和像素信号传送到ADC以进行数据转换和数据存储。

在一个实施例中，图像传感器还包括缓冲电路，该缓冲电路被配置为将正电压电平、负电压电平和接地电压电平施加到传送控制信号。

在本发明的另一个方面，提供了一种操作图像传感器的像素簇的方法，像素簇包括耦合到复位晶体管、浮置扩散节点，源极跟随器和选择晶体管的多个像素。该方法可以包括提供具有正电压电平、接地电压电平和负电压电平的多个电压，在像素的曝光间隔期间施加负电压电平到耦合到相应光电二极管的每个传送晶体管的栅极，在读出间隔期间，在持续地施加正电压电平到选择晶体管的同时交替地施加正电压电平和接地电压电平到复位晶体管和传送晶体管。

通过在整个曝光间隔期间向传送晶体管施加负电压(低于接地电压)，可以避免暗电流并且可以减少在像素读出操作期间通过传送控制信号耦合的噪声。

通过阅读以下详细描述和附图，本领域技术人员将会理解其他的特征和优点。

附图说明

附图形成本公开内容的描述本发明的示例性实施例的一部分。附图连同说明书将解释本发明的原理。

图1是示出可以用于解释本公开内容的包括像素和读出电路的图像传感器的一部分的示意图。

图2是示出根据本公开内容的实施例的包括四个像素和读出电路的图像传感器的一部分的示意图。

图3是示出用于读出图2中的各个像素的读出周期的时序图。

图4是示出了根据本公开内容的实施例的用于光子累积和读出图2中的各个像素的曝光和读出周期的时序图。

图5A是示出根据本公开内容的实施例的用于生成到像素的传送控制信号TX的缓冲电路的简化框图。

图5B是示出图5A的缓冲电路的操作的时序图。

图5C是示出根据本公开内容的实施例的用于生成包括正电压电平、负电压电平和接地电压电平的多个电压电平的缓冲电路的电路框图。

图5D是示出根据本公开内容的实施例的用于生成包括正电压电平、负电压电平和接地电压电平的多个电压电平的缓冲电路的电路框图。

图6是示出根据本公开内容的实施例的用于生成包括正电压电平、负电压电平和接地电压电平的多个电压电平的缓冲电路的电路框图。

图7是示出根据本公开内容的实施例的操作图像传感器的像素簇的方法的简化流程图。

具体实施方式

将传送栅极控制信号(TX)驱动至低于0V的主要原因是减少像素中的暗电流。暗电流是指随着时间的推移在像素中以一定速率积累但与撞击像素的光子无关的电子。电流水平是指它们积累的速度。电子主要在曝光时间期间被积累在光电二极管中，曝光时间相比于读出时间而言相对较长。由于光电二极管和传送栅极下方的通道的物理特性，在某些像素设计中，可以通过将TX电压驱动为低于接地电压来显著降低暗电流。在一个示例性的配置中，像素读出时间可能是3微妙，而曝光为30毫秒。在极端低光配置中，曝光甚至可能长达100毫秒或300毫秒。在强光场景下可能会有较短的曝光，但短曝光本身通常可以确保暗电流不会对像素读出操作造成重大损害。

本发明的发明构思是在像素读出期间仅针对正在被读出的像素行改变正在被驱动到像素的TX低电压。这样，可以获得在几乎整个曝光时间内将 TX信号驱动到接地电压以下的益处，并且还可以避免在像素读出操作期间通过TX信号耦合的噪声。对于关注暗电流水平的情况，由于曝光期间的像素读出时间通常小于曝光时间的持续时间1/1000，当TX被驱动到接地电压时暗电流可能被放大10或100倍。

本发明的构思还提供了额外的好处，因为拖尾(smear)是图像质量衡量标准中的另一个影响因素，其与行中其他像素的平均读出值的大偏移会影响该行中单个像素的具体值有关。这可能是由于从行中的许多像素耦合到共用控制线，导致这条线上的电压发生变化，而后耦合到单个像素导致每个单个像素读出结果发生小变化而产生。通过在像素读出操作期间将TX线接地，显著降低了该Tx线对来自像素的耦合的敏感度。

具有基于共用行的控制的列并行图像读出传感器的基本读出操作是首先选择要读出的像素行。然后，切换复位控制信号(RST)以驱动与像素相关联的浮置扩散节点上的复位电压。浮置扩散节点上的电压由源极跟随器晶体管通过选择晶体管驱动到共用列输出线上，所述选择晶体管已被驱动至高电平的选择信号导通。在像素和输出线稳定一段时间后，对该电压执行模数 (ADC)转换。然后切换TX信号以将电荷从光电二极管转移到浮置扩散节点。在再次稳定后，新的输出电压由列ADC测量，并且像素输出结果被作为两次ADC转换的差值。在某些情况下，可以在RST和TX二者切换后执行多次ADC转换，或者如果模拟采样用来产生差分模拟信号的情况下，可以在进行了相同次数的ADC转换或仅一次ADC转换的列输出处引入模拟采样概念。在任何一种情况下，无论是在ADC转换或模拟采样时刻，读出结果都对像素中的噪声耦合敏感，在TX线为高电平时这两种情况下都不会发生，而是在它切换之前或之后发生。在这种情况下，我们可以改变所选行的 TX信号上的低驱动电平并将其驱动到接地电压而不是0。这样在读取操作期间，低于接地电压的TX低电平的噪声不会耦合到像素。

在许多图像传感器中，多个像素共用相同的复位，源极跟随器和选择晶体管，虽然每个光电二极管必须有自己的转移栅极来作为一个独立的光电二极管工作。可能有2、4、8或其他数量的像素共用相同复位、源极跟随器和选择晶体管。在这种情况通常是控制所有像素中的TX控制线对处于同一共用组里的其他像素的读出产生相同的噪声。为了获得上述提出方案的好处，当所述共用结构中的任何像素被读出时，所有TX控制线的低电平控制必须切换或接地。这将按比例增加TX信号在曝光时间内被驱动到接地电平的持续时间，而不增加驱动到低于接地电平的持续时间。但是，由于共用像素的数量并不是特别大，因此在对大多数像素设计很重要的大多数曝光时间场景中，预计对暗电流的影响可以忽略不计。

如上所述，最简单的控制信号是在行被选定期间将选定行的TX低电平改变为接地电平。为了获得这种方案的好处，只需在列输出被ADC采样或在列输出发生模拟采样时将低电平驱动到接地电平。本方案包括为了在大于和小于精确的行选择时间的持续时间期间从低于接地电平的TX低电平中去除共用耦合噪声而在像素读出操作的时间段内将TX低电平驱动到接地电平的任何情形。

该方案的一个潜在缺点是，如果TX低电压被用于在光电二极管中产生较大的存储容量，则在采用该方案时可能会丢失这种益处。然而，在大多数像素设计中，光电二极管的存储容量(也称为全阱容量-FWC)仅微弱地依赖于TX低电压。

图1是示出可以用于解释本公开内容的包括像素和读出电路的图像传感器的一部分的示意图。参照图1，所述像素包括光电二极管(或光敏元件)PD 和耦合到光电二极管PD的传送晶体管TX。读出电路包括具有耦合到传送晶体管TX的栅极的源极跟随器SF、耦合到设置在传送晶体管TX和源极跟随器SF的栅极之间的浮置扩散节点FD的复位晶体管RST。复位晶体管RST 被配置为当复位晶体管RST导通时将浮置扩散节点FD充电至复位电压 VDD_RST，从而使浮置扩散节点FD复位。通过导通传送晶体管TX，光电二极管PD可以与浮置扩散节点FD一起被复位。源极跟随器SF的一端耦合到源极跟随器电压VDD_SF，另一端耦合到选择晶体管SEL。选择晶体管SEL 的栅极耦合到行选择线以接收选择信号。选择晶体管SEL设置在源极跟随器 SF和电压读出线之间，所述电压读出线提供模拟输出像素信号VOUT到模拟数字转换器ADC。选择晶体管SEL耦合到电流源IBIAS。模拟输出像素信号VOUT被连接到所述读出线，并被提供到ADC以进行数据转换。在一种实施例中，传送晶体管TX、复位晶体管RST、源极跟随器SF和选择晶体管 SEL为NMOS晶体管。图像传感器还可以包括被配置为向像素、读出电路和 ADC提供时钟定时和控制信号的控制器。图像传感器还可包括数据存储器，其被配置为存储代表像素信号的数字数据。

图2是示出根据本公开内容的实施例的包括四个像素和读出电路的图像传感器的一部分的示意图。参考图2，在四个不同的行或在四个不同列中的四个像素(像素1、像素2、像素3和像素4)共用同一浮置扩散节点FD、复位晶体管RST、源极跟随器晶体管SF和选择晶体管SEL。每行或每列上的像素具有其自己的传送晶体管TX。在一个实施例中，四个像素被分组在一个像素簇中，并且可以通过激活相应的传送晶体管TX1至TX4将四个像素中的每一个的电荷单独地并且顺序地传送到浮置扩散节点FD。浮置扩散节点FD的电荷水平可以提供给读出线和ADC进行数据转换以获得数字数据，然后该数字数据被存储在数据存储器中。控制器被配置为向传送晶体管、读出电路和用于数据转换和数据存储的ADC提供定时、时钟和控制信号。在一个实施例中，控制器可以包括处理电路、逻辑状态机、锁相环等以向图像传感器提供定时、时钟和控制信号。需要指出的是，像素簇中的像素的数量可以是任意整数。在图2所示的示例中，使用了四个像素，但需要理解的是，该数量是任意选择的以用于描述示例实施例并且不应是限制性的。

图3是示出用于读出图2的各个像素的读出周期的时序图。参照图2 和图3，像素1至4的像素信号以时间顺序的方式分别地且单独地被提供给读出线。SEL信号在整个读出周期或读出间隔期间置为高电平，在该整个读出周期或读出间隔中，四个像素(像素1、像素2、像素3和像素4)的像素信号被依次读出并通过读出线提供给ADC用于数据转换。时间段t1处的复位控制信号RST被置为高(高于接地电平的正电压电平)以激活(导通)复位晶体管RST，这将浮置扩散节点FD复位到VDD_RST电平。ADC在时间段t2进行第一次数据转换，以得到与复位阶段中浮置扩散节点FD的电荷对应的第一数据码。将第一数据码存储在数据存储器中。此后，在时间段t3，传送控制信号TX1被置为高以使像素1的像素信号(在光电二极管PD1中累积的电荷)能够被传送到浮置扩散节点FD。在时间段t4，ADC进行第二次数据转换以获得对应于像素1的像素信号的第二数据码。将第二数据码存储在数据存储器中。第一数据吗和第二数据码之间的差值表示有效电荷或像素信号。因此，数字相关双采样消除了模数转换中的噪声和增益偏移。

随后，在时间段t5，复位控制信号RST被置高以激活复位晶体管RST，并且浮置扩散节点FD被复位到VDD_RST电平。在时间段t6，ADC进行第三次数据转换以获得第三数据码。将第三数据码存储在数据存储器中。此后，在时间段t7，传送控制信号TX2被置高以使像素2的像素信号(在光电二极管PD2中累积的电荷)能够被传送到浮置扩散节点FD。在时间段t8，ADC 进行第四次数据转换以获得对应于像素2的像素信号的第四数据码。将第四数据代码存储在数据存储器中。

随后，在时间段t9，复位控制信号RST被置高以激活复位晶体管RST，并且浮置扩散节点FD被复位到VDD_RST电平。在时间段t10，ADC进行第五次数据转换以得到第五数据码，并将第五数据码存储在数据存储器中。此后，在时间段t11，传送控制信号TX3被置高以使像素3的像素信号(在光电二极管PD3中累积的电荷)能够被传送到浮置扩散节点FD。在时间段t12， ADC进行第六次数据转换以得到与像素3的像素信号对应的第六数据码，并将第六数据码存储在数据存储器中。

随后，在时间段t13，复位控制信号RST被置高以激活复位晶体管RST，并且浮置扩散节点FD被复位到VDD_RST电平。在时间段t14，ADC进行第七次数据转换得到第七数据码，并将第七数据码存储在数据存储器中。此后，在时间段t15，传送控制信号TX4被置高以使像素4的像素信号(在光电二极管PD4中累积的电荷)能够被转移到浮置扩散节点FD。在时间段t16， ADC进行第八次数据转换以得到与像素4的像素信号对应的第八数据码，并将第八数据码存储在数据存储器中。需要指出的是，控制器可以向像素、读出电路、ADC和数据存储器提供定时和控制信号。需要指出的是，读出周期中的像素的数量可以是任意整数。在图2和图3所示的示例中，使用了四个像素，但是需要理解的是，该数量是任意选择的以用于描述示例实施例并且不应是限制性的。

图4是示出根据本公开内容的实施例的用于光子累积和读出图2中的各个像素的曝光和读出周期的时序图。参照图2和图4，在曝光时间间隔texp 内，即在SEL晶体管和RST晶体管被去激活(关断)的非选择时间间隔内，SEL 信号和复位控制信号均被置为地电位(例如，0V)，相应的像素1、像素2、像素3和像素4的光电二极管PD1、PD2、PD3、PD3基于入射光来累积光子。如上所说明的，曝光间隔明显长于读出间隔。在电荷累积间隔期间，在传送晶体管的栅极的沟道下方形成与撞击像素的光子无关的电子。根据本发明构思，负电压电平被施加到传送晶体管TX1、TX2、TX3、TX4的栅极。负电压电平将空穴吸引到通道，所述空穴与栅极下方的电子重组，从而消除了暗电流。在一个实施例中，负电压电平可在–0.5V至–1.3V之间，例如可以是–0.9V、–1.0V或–1.1V。

仍然参考图4，在读出间隔期间，SEL信号被置高(例如，在1.8V至 3.3V之间)，在时间段t1，复位控制信号RST被置高以激活复位晶体管RST，这将浮置扩散节点FD复位至VDD_RST电平(例如，在1.8V至3.3V之间)。在时间段t2内，ADC进行第一次数据转换以得到第一数据码，该第一数据码被存储在数据存储器中。随后，在时间段t3，TX1信号被置高(例如，在1.8V至3.3V之间的正电压电平)以激活传送晶体管TX1。像素1的像素信号(在光电二极管PD1中累积的电荷)在时间段t3被传送到浮置扩散节点FD。在时间段t4，ADC进行第二次数据转换以得到与像素1的像素信号对应的第二数据码，并将第二数据码存储在数据存储器中以用于进行进一步处理。随后进行像素2、像素3和像素4的像素信号读出操作。读出操作已经参考图3 进行了详细的描述，为简洁起见，在此不再赘述。

图5A是示出根据本公开内容的实施例的用于生成到像素的传送控制信号TX的缓冲电路50A的简化框图。参考图5A，缓冲电路50A包括用于接收正电压(+V)的正电压端子、用于接收接地电压(0V)的接地端子以及用于接收负电压(-V)的负电压端子。缓冲电路50A还包括用于接收选择信号SEL 的第一输入端、用于接收像素传送信号(表示为传送信号)的第二输入端、以及用于输出到像素的传送控制信号TX的输出端。在一个实施例中，SEL 信号和传送信号可以由图1所示的控制器提供。在一个实施例中，缓冲电路 50A位于控制器中。在一个实施例中，缓冲电路50A与控制器分开设置。

图5B是示出缓冲电路50A的操作的时序图。当SEL信号和像素传送信号被置低(0V)时，缓冲电路50A的输出端处的传送控制信号具有负电压电平(-V)。当SEL信号被置高(+V)并且像素传送信号被置低时，缓冲电路50A 的输出端处的传送控制信号具有接地电压电平(0V)。当SEL信号和像素传送信号被置高时，缓冲电路50A的输出端处的传送控制信号具有正电压电平。

图5C是图示根据本公开内容的实施例的用于生成包括正电压电平、负电压电平和接地电压电平的多个电压电平的缓冲电路50C的电路框图。参考图5C，缓冲电路50C包括第一反相器51、第二反相器52和多路复用器53。在一个实施例中，第一反相器51包括输入端511、输出端512、耦合到正电压电源VDD的第一电源端子513、以及耦合到负电压的第二电源端514。第二逆变器52包括：输入端521，其耦合到第一反相器51的输出端512；输出端522，其被配置成向像素提供包括多个电压电平的电压信号，其中所述多个电压电平包括正电压电平、负电压电平和接地电压电平；第一电源端子523，其耦合到正电压电源VDD；以及第二电源端子524，其耦合到多路复用器53 的输出端534。多路复用器53是模拟多路复用器，其具有耦合到接地电压(0V) 的第一输入端531、耦合负电压(-1V)的第二输入端532、用于接收SEL信号的第三输入端533、以及被配置成响应于SEL信号而提供接地电压(例如， 0V)和负电压(例如，-1.0V)中的一个的输出端534。在一个实施例中，当第一反相器51的输入端511处的传送信号是正电平(逻辑高)并且SEL信号被置高(例如，VDD)时，第二反相器52的输出端522处的电压电平是正电压电平。在一个实施例中，当第一反相器51的输入端511处的传送信号是正电平并且SEL信号被置低(例如，GND)时，第二反相器52的输出522 处的电压电平是负电压电平。在一个实施例中，当第一反相器51的输入端 511处的传送信号是接地电平并且SEL信号被置高(例如，VDD)时，第二反相器52的输出端522处的电压电平是接地电压电平。在一个实施例中，负电压由负电压发生器提供。在一个实施例中，负电压发生器位于图像传感器中。在一个实施例中，负电压发生器位于图像传感器的外部。

图5D是示出根据本公开内容的实施例的用于生成包括正电压电平、负电压电平和接地电压电平的多个电压电平的缓冲电路50D的电路框图。参考图5D，缓冲电路50D包括第一CMOS反相器55、第二CMOS反相器56和多路复用器53。第一CMOS反相器55包括布置在正电源电压VDD和负电压(例如，-1V)之间的串联连接的PMOS晶体管551和NMOS晶体管552。第一CMOS反相器55具有被接收第一栅极控制信号的输入端553，并且在其输出端554处生成第二栅极控制信号。第二栅极控制信号与第一栅极控制信号互补。换言之，第一栅极控制信号和第二栅极控制信号具有相反的相位或相反的极性，例如，如果第一栅极控制信号处于地电位(0V)，则第二栅极控制信号处于VDD，反之亦然。第二CMOS反相器56具有在电源VDD和多路复用器53的输出534之间串联连接的PMOS晶体管561和NMOS晶体管562。第二CMOS反相器56具有输入端563和输出端564，其中，输入端 563耦合到第一CMOS反相器的输出端554，输出端564被配置为向与像素相关联的传送晶体管TX的栅极提供具有正电压电平、负电压电平和接地电压电平之一的传送控制信号。

在一个实施例中，当第一CMOS反相器55的输入端553处的第一栅极控制信号为正电平并且SEL信号被置高(例如，VDD)时，第二CMOS反相器56的输出564处的电压电平为正电压电平。在一个实施例中，当第一 CMOS反相器55的输入端553处的第一栅极控制信号为正电平并且SEL信号被置低(例如，GND)时，第二CMOS反相器56的输出端564处的电压电平为负电压电平。在一个实施例中，当第一CMOS反相器55的输入端553 处的第一栅极控制信号是接地电平并且SEL信号被置高(例如，VDD)时，第二CMOS反相器56的输出端564处的电压电平是接地电压电平。

图6是根据本公开内容的实施例的用于生成包括正电压电平、负电压电平和接地电压电平的多个电压电平的缓冲电路60的电路框图。参考图6，缓冲电路60包括：PMOS晶体管，其具有耦合到正电压源VDD的源极、漏极和被配置为接收传送信号的栅极；第一NMOS晶体管61，其具有耦合到 PMOS晶体管漏极的漏极、耦合到地电位GND的源极、以及耦合到第一逻辑栅极63的输出端的栅极。缓冲电路60还包括第二NMOS晶体管62，其具有耦合到所述PMOS晶体管漏极的漏极、耦合到负电压的源极、以及耦合到第二逻辑栅极64的输出端的栅极。所述第一逻辑栅极63具有被配置为接收传送信号的第一输入端631和被配置为接收SEL信号的第二输入端632。第二逻辑栅极64具有被配置为接收传送信号的第一输入端641和被配置为接收与SEL信号互补的第二SELB信号的第二输入端642，即，SEL和SELB 信号具有相反的相位。

在一个实施例中，PMOS晶体管被配置为响应于传送信号而提供正电压电平，第一NMOS晶体管被配置为响应于第一逻辑栅极的第一输出端的逻辑状态而提供接地电压电平，第二NMOS晶体管被配置为响应于第二逻辑栅极的第二输出端的逻辑状态而提供负电压电平。

在一个实施例中，当PMOS晶体管的栅极处的传送信号具有接地电压电平时，缓冲电路60的输出端651处的电压为正电压。在一个实施例中，当 PMOS晶体管的栅极处的传送信号是正电压(逻辑高)并且SEL信号被置低 (例如，GND)时，缓冲电路60的输出端651处的电压具有负电压电平。在一个实施例中，当PMOS晶体管的栅极处的传送信号为正电压并且SEL 信号被置高(例如，VDD)时，缓冲电路60的输出端651的电压具有接地电压电平。

图7是示出根据本公开内容的实施例的读出图像传感器的像素簇的方法70的简化流程图。参考图7，方法70包括：在框701中，提供包括正电压电平、接地电压电平和负电压电平的多个电压电平。在一个实施例中，正电压电平、接地电压电平和负电压电平可以分别由图5A、图5C、图5D和图6所示的缓冲电路50A、50C、50D和60生成。在框703中，方法70包括在像素的曝光时间间隔或曝光间隔期间，向耦合到相应光电二极管的每个传送晶体管的栅极施加负电压电平。参考图4，负电压电平被施加到传送晶体管的栅极。在一个实施例中，SEL信号和复位控制信号RST被持续置为接地电压(0V)以关闭(去激活)选择晶体管，同时负电压电平被持续施加到每个晶体管的栅极。在框705中，方法70包括在读出间隔期间交替地施加正电压电平和接地电压电平到复位晶体管和传送晶体管，同时SEL信号被持续置高 (例如，VDD)。参考图2，图3和图4，复位晶体管RST和每个传送晶体管被交替激活(导通)，以使浮置扩散节点交替地加载有电信号VDD_RST 和像素信号，并提供电信号和像素信号到读出线以进行数据转换和数据存储。

本公开内容的实施例提供了一种图像传感器。图像传感器可包括控制器和多个像素簇。每个像素簇包括多个像素，所述多个像素耦合到复位晶体管、浮置扩散节点、源极跟随器和选择晶体管，选择晶体管耦合到选择信号。参考图2，像素簇包括四个像素，每个像素包括光电二极管和传送晶体管，传送晶体管具有耦合到光电二极管的第一端子、耦合到浮置扩散节点的第二端子、以及栅极。控制器被配置为响应于像素操作阶段而将第一传送控制信号施加到传送晶体管的栅极，第一传送控制信号是正电压电平、负电压电平和接地电压电平中的一个。参考图4，控制器被配置为在曝光间隔期间向传送晶体管持续施加负电压电平并且向复位晶体管和选择晶体管持续施加接地电压电平。控制器还被配置为将正电压电平和接地电压电平交替地施加到复位晶体管和传送晶体管，以将使浮置扩散节点加载有与VDD-RST相关联的电信号和与每个像素相关联的像素信号，并通过读出线传送所述电信号和像素信号到ADC以进行数据转换和数据存储。

在一个实施例中，图像传感器可以包括被配置为生成正电压电平、负电压电平和接地电压电平的缓冲电路，如图5A至5D和图6所示。

所示实施例的以上描述并非旨在是详尽无遗的。虽然这里为了说明的目的描述了本发明的概念，但是在本发明的范围内可以进行各种修改。

Claims (10)

1.一种图像传感器，包括：

控制器;

多个像素簇，每个像素簇包括耦合到复位晶体管、浮置扩散节点、源极跟随器和选择晶体管的多个像素，所述选择晶体管耦合到选择信号，像素簇的每个像素包括：

光电二极管；以及

传送晶体管，所述传送晶体管具有耦合到所述光电二极管的第一端子、耦合到所述浮置扩散节点的第二端子、以及栅极，

其中，所述控制器被配置为响应于像素操作而向所述传送晶体管的栅极施加传送控制信号，所述传送控制信号具有正电压电平、负电压电平和接地电压电平中的一个;

其中，所述图像传感器还包括：

缓冲电路，包括：

第一CMOS反相器，其耦合到正电压端子和负电压端子，并且包括用于接收由所述控制器提供的传送信号的输入端和用于响应于所述传送信号而提供第二传送信号的输出端；以及

第二CMOS反相器，其耦合到所述第一CMOS反相器，并且包括用于接收所述第二传送信号的输入端;以及

多路复用器，其具有耦合到接地端子的第一输入端、耦合到所述负电压端子的第二输入端、耦合到所述选择信号的第三输入端、以及耦合到所述第二CMOS反相器的输出端，

其中，所述多路复用器被配置为响应于所述选择信号而在所述多路复用器的输出端提供负电压和接地电压，所述第二CMOS反相器包括被配置为响应于所述选择信号和所述传送信号而提供多个电压电平的输出端；

或者其中，所述图像传感器还包括：

PMOS晶体管，其具有耦合到正电压端子的源极、漏极、以及耦合到所述传送控制信号的栅极；

第一NMOS晶体管，其具有耦合到所述PMOS晶体管的漏极的第一源极、耦合到接地端子的第一漏极、以及第一栅极；

第二NMOS晶体管，其具有耦合到所述PMOS晶体管的漏极的第二源极、耦合到具有所述负电压电平的负电压端子的第二漏极、以及第二栅极；

第一逻辑栅极，其具有耦合到由所述控制器提供的传送信号的第一输入端、耦合到所述选择信号的第二输入端、以及耦合到所述第一NMOS晶体管的第一栅极的第一输出端；

第二逻辑栅极，其具有耦合到所述传送控制信号的第三输入端、耦合到与所述选择信号互补的第二选择信号的第四输入端、以及耦合到所述第二NMOS晶体管的第二栅极的第二输出端，

其中，所述PMOS晶体管被配置为响应于所述传送信号而提供所述正电压电平，所述第一NMOS晶体管被配置为响应于所述第一逻辑栅极的所述第一输出端而提供所述接地电压电平，所述第二NMOS晶体管被配置为响应于所述第二逻辑栅极的所述第二输出端而提供所述负电压电平。

2.根据权利要求1所述的图像传感器，其中，所述控制器被配置为：在像素电荷传送间隔施加所述正电压电平到所述传送晶体管的栅极，在像素复位间隔施加所述接地电压电平到所述传送晶体管的栅极，在像素曝光间隔施加所述负电压电平到所述传送晶体管的栅极。

3.根据权利要求1所述的图像传感器，其中，所述控制器被配置为：在所述选择晶体管关断的时间间隔期间,向像素簇中的每个像素的所述传送晶体管的栅极施加所述负电压电平，并且在所述选择晶体管导通的时间间隔期间，交替地施加所述正电压电平和所述接地电压电平来导通和关断所述复位晶体管，以用于读出所述浮置扩散节点中的第一电荷信号并且用于将所述第一电荷信号转换为所述像素簇中的每个像素的第一数字数据。

4.根据权利要求3所述的图像传感器，其中，所述控制器还被配置为：在所述选择晶体管导通并且所述复位晶体管关断的时间间隔期间，交替地施加所述正电压电平和所述接地电压电平以导通和关断所述传送晶体管，以用于读出所述浮置扩散节点中的第二电荷信号并且用于将所述第二电荷信号转换为所述像素簇中的每个像素的第二数字数据。

5.一种图像传感器，包括：

像素簇，其具有共用复位晶体管、浮置扩散节点、源极跟随器和选择晶体管的多个像素，所述选择晶体管耦合到选择信号，所述像素簇的每个像素包括:

光电二极管；以及

传送晶体管，所述传送晶体管具有耦合到所述光电二极管的第一端子、耦合到所述浮置扩散节点的第二端子、以及栅极，

缓冲电路，其包括用于接收正电压的正电压端子、用于接收接地电压的接地端子、用于接收负电压的负电压端子、用于接收所述选择信号的第一输入端、以及用于接收控制器提供的传送信号的第二输入端，所述缓冲电路被配置为向所述传送晶体管的栅极提供传送控制信号，响应于所述选择信号和所述传送信号，所述传送控制信号具有正电压电平、负电压电平和接地电压电平中的一个；

其中，所述缓冲电路包括：

多路复用器，其具有耦合到所述接地端子的第一输入端、耦合到所述负电压端子的第二输入端、耦合到所述选择信号的第三输入端、以及输出端，其中，所述多路复用器被配置为响应于所述选择信号而在所述多路复用器的输出端提供所述负电压和所述接地电压；

第一CMOS反相器，其耦合到所述正电压端子和所述负电压端子，并且具有输出端和耦合到所述传送信号的输入端；以及

第二CMOS反相器，其耦合到所述正电压端子和所述多路复用器的输出端，并且具有耦合到所述第一CMOS反相器的输入端，所述第二CMOS反相器包括被配置为响应于所述选择信号和所述传送信号而提供多个电压电平的输出端；

或者其中，所述缓冲电路包括：

PMOS晶体管，其具有耦合到所述正电压端子的源极、漏极及耦合到所述传送信号的栅极；

第一NMOS晶体管，其具有耦合到所述PMOS晶体管的漏极的第一漏极、耦合到所述接地端子的第一源极、以及第一栅极；

第二NMOS晶体管，其具有耦合到所述PMOS晶体管的漏极的第二漏极、耦合到所述负电压端子的第二源极、以及第二栅极；

第一逻辑栅极，其具有耦合到所述传送信号的第一输入端、耦合到所述选择信号的第二输入端、以及配置为向所述第一NMOS晶体管的第一栅极提供第一信号的第一输出端；

第二逻辑栅极，其具有耦合到所述传送信号的第一输入端、耦合到与所述选择信号互补的第二选择信号的第二输入端、以及配置为向所述第二NMOS晶体管的第二栅极提供第二信号的第二输出端，

其中，所述PMOS晶体管被配置为响应于所述传送信号而提供所述正电压电平，所述第一NMOS晶体管被配置为响应于所述第一逻辑栅极的所述第一信号而提供所述接地电压电平，所述第二NMOS晶体管被配置为响应于所述第二逻辑栅极的所述第二信号而提供负电压电平。

6.一种操作图像传感器的像素簇的方法，所述像素簇包括耦合到复位晶体管、浮置扩散节点、源极跟随器和选择晶体管的多个像素，所述选择晶体管耦合到选择信号，每个像素包括光电二极管和耦合到所述光电二极管的传送晶体管，所述传送晶体管被配置为传送像素信号到所述浮置扩散节点，所述方法包括：

提供包括正电压电平、接地电压电平和负电压电平的多个电压电平;

在曝光间隔期间，向所述传送晶体管施加所述负电压电平;以及

在所述像素的读出间隔期间，在持续地将正电压电平施加到选择晶体管的同时，交替地施加所述正电压电平以及所述接地电压电平到复位晶体管和传送晶体管；

其中，提供所述多个电压电平包括：

提供缓冲电路，所述缓冲电路包括耦合到控制器提供的传送信号的输入端；

提供多路复用器，所述多路复用器包括耦合到具有所述接地电压电平的接地电压的第一输入端、耦合到具有所述负电压电平的负电压的第二输入端、耦合到所述选择信号的第三输入端、以及耦合到所述缓冲电路的输出端；以及

响应于所述选择信号而向所述多路复用器的输出端提供所述接地电压电平或所述负电压电平；

其中，所述缓冲电路包括：第一CMOS反相器，其设置在具有所述正电压电平的正电压端子与负电压端子之间，所述第一CMOS反相器包括耦合到所述传送信号的输入端和被配置为提供与所述传送信号互补的第二传送信号的输出端；以及

第二CMOS反相器，其设置在所述正电压端子和所述多路复用器的输出端之间并耦合到第一CMOS反相器，所述第二CMOS反相器包括被配置为响应于所述选择信号和所述传送信号而提供所述多个电压电平的输出端；

或者其中，提供所述多个电压电平包括：

由控制器提供传送信号；

提供PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第一逻辑栅极和第二逻辑栅极，

其中，所述PMOS晶体管具有耦合到正电压的源极、漏极、以及耦合到所述传送信号的栅极;

所述第一NMOS晶体管具有耦合到所述PMOS晶体管的漏极的第一源极、耦合到具有所述接地电压电平的接地电压的第一漏极、和第一栅极;

所述第二NMOS晶体管具有耦合到所述PMOS晶体管的漏极的第二源极、耦合到具有所述负电压电平的负电压的第二漏极、和第二栅极;

所述第一逻辑栅极具有耦合到所述传送信号的第一输入端、耦合到所述选择信号的第二输入端、以及配置为向所述第一NMOS晶体管的第一栅极提供第一信号的第一输出端；

所述第二逻辑栅极具有耦合到所述传送信号的第一输入端、耦合到与所述选择信号互补的第二选择信号的第二输入端、以及配置为向所述第二NMOS晶体管的第二栅极提供第二信号的第二输出端，

其中，所述PMOS晶体管被配置为响应于所述传送信号而提供所述正电压电平，所述第一NMOS晶体管被配置为响应于所述第一逻辑栅极的所述第一信号而提供所述接地电压电平，第二NMOS晶体管被配置为响应于所述第二逻辑栅极的所述第二信号而提供所述负电压电平。

7.根据权利要求6所述的方法，还包括：

在所述曝光间隔期间，持续地施加所述接地电压电平到所述选择晶体管和所述复位晶体管。

8.根据权利要求6所述的方法，其中，交替地施加所述正电压电平和所述接地电压电平到所述复位晶体管和所述传送晶体管包括：

向读出线交替地提供所述像素的第一电荷信号和第二电荷信号，所述第一电荷信号对应于在复位间隔期间累积在所述浮置扩散节点中的第一电荷，所述第二电荷信号对应于在电荷传送间隔期间累积在所述浮置扩散节点中的第二电荷。

9.根据权利要求6所述的方法，其中,所述第二CMOS反相器包括：

PMOS晶体管，其具有耦接到所述正电压的源极、漏极及耦接到所述传送信号的栅极；以及

NMOS晶体管，其包括耦合到所述PMOS晶体管的漏极的源极、耦合到所述多路复用器的输出端的漏极、以及耦合到所述第二传送信号的栅极。

10.根据权利要求6所述的方法，其中，所述缓冲电路被配置为在所述选择信号和所述传送信号均为逻辑高时提供具有所述正电压电平的输出电压，

其中，所述缓冲电路配置为在所述选择信号为逻辑高而所述传送信号为逻辑低时提供具有所述接地电压电平的输出电压，以及

其中，所述缓冲电路配置为在所述选择信号和所述传送信号均为逻辑低时提供具有所述负电压电平的输出电压。

Images