CN113437740B - 一种防带电空载的半导体检测供电装置 - Google Patents

Abstract

本发明公开了一种防带电空载的半导体检测供电装置。降压电路分别连接第一开关电路的控制端和输入端，第一开关电路的输出端连接储能电路；储能电路连接于继电器的常开触点，负载接入电路连接于继电器的开关触点，第二开关电路的控制端连接于继电器的常闭触点；第二开关电路的输入端连接降压电路，第二开关电路的输出端连接第三开关电路的控制端；第三开关电路的输入端连接降压电路，输出端连接继电器的继电器线包。降压电路包括电流产生单元、电流等效单元、一级降压单元，和至少一组次级降压单元，一级降压单元和各次级降压单元均包括多级压降模块。第二开关电路采用光耦合器。本装置能够实现无负载无电压，可灵活配置压降幅度和低压信号路数。

Description

一种防带电空载的半导体检测供电装置

技术领域

本发明涉及电源管理领域，尤其是一种半导体检测设备中，防止出现接电空载的供电装置。

背景技术

在半导体（元件）检测中，由于半导体元件的耐压能力非常有限，通常不超过5V，通常需要使用电源管理芯片配合复杂的外围电路实现对输入高压电Vcc的压降，将高压电Vcc降压到低压信号。虽然以目前的技术水平，批量化生成电源管理芯片已经能够大幅降低芯片的制作成本，但是，就芯片本身而言，还是需要增加额外的层级结构，例如NBL（ N-typeburied layer，N型隐藏层）。另外，电源管理芯片是有源器件，其性能在一定程度上受到自身工作热量的影响，对半导体元件供电的稳定性欠佳。

对于半导体检测过程中的供电，通常是电源管理芯片连接到负载（半导体元件）的接入端上，虽然通常是负载接入后再上电，但实际上在负载拆下时，如果供电设备是上电状态，则负载接入端就会带电，处于带电空载状态，而预留给负载接入的空间非常小，容易引发短路现象。

发明内容

本发明的发明目的在于：针对上述存在的问题，提供一种半导体检测供电装置，以预防出现带电空载的情况，即在负载接入后，负载接入端才带电。

本发明采用的技术方案如下：

一种防带电空载的半导体检测供电装置，包括降压电路、第一开关电路、储能电路、继电器、负载接入电路、第二开关电路和第三开关电路；

所述降压电路用于接入高压电Vcc，所述降压电路分别连接所述第一开关电路的控制端和输入端，所述第一开关电路的输出端连接所述储能电路；

所述储能电路连接于所述继电器的常开触点，所述负载接入电路连接于所述继电器的开关触点，所述第二开关电路的控制端连接于所述继电器的常闭触点；

所述第二开关电路的输入端连接所述降压电路，所述第二开关电路的输出端连接所述第三开关电路的控制端；

所述第三开关电路的输入端连接所述降压电路，输出端连接所述继电器的继电器线包J。

上述结构的防带电空载的半导体检测供电装置，能够在空载（负载未接入）时，在负载接入端不输出电压。并且，采用继电器的设计，可以在负载接入以及拆除时，自动切换到相应的工作电路，无需人工手动切换。另外，装置中不存在大功率器件，产热较少，则产生的电磁干扰小，装置工作稳定。

进一步的，所述第二开关电路包括：光耦合器U1，所述光耦合器U1的发光器D2的输入端连接所述继电器的常闭触点，所述光耦合器U1的受光器D3的输入端连接所述降压电路，所述光耦合器U1的受光器D3的输出端连接所述第三开关电路的控制端。采用光耦合器U1作为响应负载接入的器件，其具备高响应灵敏度、高响应精度、耐高压的特点。以光耦合器U1作为开关电路元件，能够及时检测负载接入与否。

进一步的，所述受光器D3的输出端连接有RC滤波电路。RC滤波电路即阻抗元件和电容元件并联而成的电路，能够滤除受光器D3输出端的谐波信号，避免误触发。

进一步的，所述继电器包括一对常开触点：第一触点J1、第二触点J2，一对开关触点：第三触点J3、第四触点J4，一对常闭触点：第五触点J5、第六触点J6；所述第一触点J1连接所述储能电路，所述第二触点J2接低电势，所述第三触点J3和所述第四触点J4分别连接第一负载接入端和第二负载接入端，所述第五触点J5连接所述降压电路，所述第六触点J6连接所述第二开关电路的控制端。

通过继电器触点的配置，可以灵活地将各部分电路配置为一整体，并且无需使用单片机等程控器件进行开关的切换控制。

进一步的，所述降压电路包括电流产生单元、电流等效单元、一级降压单元，和至少一组次级降压单元；

电流产生单元用于接入高压电Vcc以产生启动电流；

所述一级降压单元包括级联的一级降压模块、二级降压模块……N级降压模块，N为大于2的正整数，各级降压模块分别连接所述电流产生单元；所述一级降压模块用于接入高压电；

所述次级降压单元包括级联的次级一级降压模块、次级二级降压模块……次级N级降压模块，所述次级一级降压模块用于接入高压电Vcc，所述次级二级降压模块~次级N级降压模块分别一一连接所述二级降压模块~N级降压模块；

所述电流等效单元分别连接各所述次级降压单元的次级一级降压模块；

各所述次级降压单元的次级N级降压模块作为该组次级降压单元的输出端。

上述结构的降压电路，省去了降压芯片等，制作成本极低，并且，可以灵活调整对高压电Vcc的降压幅度，以及输出低压信号的路数。

进一步的，所述降压电路包括两组所述次级降压单元。两组次级降压单元则输出两路低压信号，第一点，可以获得不同电压值的低压信号，第二点，也便于其他电路/元件的布线（无需全部连接到一个点）。

进一步的，所述第一开关电路包括第十二PMOS管MP12和稳压二极管D1，所述稳压二极管D1的正极连接所述第十二PMOS管MP12的栅极，一组所述次级降压单元的输出端连接所述第十二PMOS管MP12的源极，另一组所述次级降压单元的输出端连接所述稳压二极管D1的负极。稳压二极管D1的设计可以防止上电时的过冲损坏掉第十二PMOS管MP12，同时利用两路低压信号配合PMOS管作为开关电路，而不是一路低压信号进行分流，可以省去调整两路分流信号相位的过程。

进一步的，所述第三开关电路包括晶闸管T，所述第二开关电路的输出端连接所述晶闸管T的门极G，所述晶闸管T的阴极连接所述继电器线包J，所述晶闸管T的阳极连接所述降压电路。晶闸管T导通后，则不需要保持门极电压，由此可以仅在其门极G上配置脉冲触发电路即可，可以节省装置中工作时的带电电路，减少装置产生的热量，提高装置工作的可靠性。

综上所述，由于采用了上述技术方案，本发明的有益效果是：

1、本发明的半导体检测供电装置能够实现“无负载无电压”的效果，可以避免带电空载的情况，杜绝了相关隐患。

2、本发明的半导体检测供电装置能够以极低的成本搭建出降压效果较好的降压电路，并且该降压电路可根据需要灵活配置压降幅度和输出信号的路数。

3、本发明的半导体检测供电装置能够高精度地检测负载接入，进而及时响应，对检测对象的适用范围广。

4、本发明的半导体检测供电装置配置了相关保护电路，能够确保装置工作的可靠性。

附图说明

本发明将通过例子并参照附图的方式说明，其中：

图1是本发明防带电空载的半导体检测供电装置的构造图。

图2是降压电路的一个实施方式。

图3是对应图2实施方式的降压电路的一个实施例。

图4是配合图2中降压电路的装置剩余部分的实施例。

图中，RX1为第一负载接入端，RX2为第二负载接入端，A为第一低压信号，B为第二低压信号。

具体实施方式

本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。

本说明书（包括任何附加权利要求、摘要）中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

需要说明的是，本文中所提及的高压电，并非指电网传输中的高压电，是指相对于被检测半导体负载而言，会直接造成电压击穿的电压。

实施例一

防带电空载的半导体检测供电装置包括降压电路、第一开关电路、储能电路、继电器、负载接入电路、第二开关电路和第三开关电路。

降压电路、第一开关电路、储能电路依次连接，其中降压电路分别连接第一开关电路的控制端和输入端，第一开关电路的输出端连接储能电路。储能电路、负载接入电路、第二开关电路分别连接继电器的继电器触点，其中储能电路连接常开触点，第二开关电路的控制端连接常闭触点，负载接入电路连接开关触点。第二开关电路、第三开关电路和继电器的继电器线包J依次连接，第三开关电路还连接降压电路，其中第二开关电路的输入端连接降压电路，第二开关电路的输出端连接第三开关电路的控制端，第三开关电路的输入端连接降压电路，第三开关电路的输出端连接继电器线包J。

上述电路中，降压电路对输入的高压电Vcc进行压降，得到低压信号。

低压信号导通第一开关电路，并且经第一开关电路传输到储能电路，第一开关电路导通后，储能电路电势增加。

另一边，低压信号接入第二开关电路，在负载未接入负载接入电路时，第二开关电路开路，无电流输出，只有在负载接入所述负载接入电路后，降压电路、第二开关电路、负载才形成闭合的回路，第二开关电路有电流输出。第二开关电路将输出的电流传递给第三开关电路，第三开关电路受控导通，将从降压电路接入的低压信号传递到继电器线包J，继电器线包J进行触点切换，将开关触点由常闭触点切换到常开触点，第三开关电路保持对继电器线包J的供电，维持常开触点闭合。则负载与第二开关电路断开、与储能电路导通，则储能电路实现对负载的供电。半导体检测工作中，负载的接入、检测、摘除是一个重复性极高的动作，检测过程可能出现遗忘步骤、操作顺序错误等情况，继电器的设计可以自动完成对负载的接入检测、上电、断电工作，可以有效减轻工人工作，减少失误情况。

原本对于半导体器件检测时的供电，是对高压电Vcc进行压降后，通过稳压、整流直接加载到待检测的半导体器件上。在上述电路中，经降压电路进行压降后输出的低压信号经第一开关电路加载到储能电路进行储能，再由储能电路为负载供电。一方面第一开关电路对降压电路和储能电路进行隔离，防止掉电后储能电路对前置电路的反向冲击，另一方面，经储能电路进行储能后供电，可以起到一定的钳位效果，防止装置上电时出现过冲现象，同时在装置掉电时对负载缓慢掉电，起到上电和断电的缓冲作用。第二开关电路起到负载接入的检测作用，配合第三开关电路的设计，在检测到负载接入时再向负载接入电路通电，可以防止负载接入电路带电空载，预防短路的情况。本装置采用继电器进行灵活的电路切换，确保了为负载上电的及时性和可靠性。

实施例二

本实施例以输出两路低压信号为例，公开了实施例一中降压电路的一种电路结构。

如图2所示，降压电路由电流产生单元、电流等效单元、一级降压单元、二级降压单元和三级降压单元组成，二级降压单元和三级降压单元即为次级降压单元，次级降压单元数量决定输出低压信号的路数。

电流产生单元接入高压电Vcc以产生启动电流。其中，一级降压单元由一级降压模块~N级降压模块级联而成，N为大于3的正整数，一级降压单元接入高压电Vcc，电流产生单元分别为一级降压单元的各降压模块供电。二级降压单元由一级降压模块A~N级降压模块A级联而成，一级降压模块A接入高压电Vcc，三级降压单元由一级降压模块B~N级降压模块B级联而成，一级降压模块B接入高压电Vcc。电流等效单元连接N级降压模块，获得一级降压单元的电流，分别为一级降压模块A和一级降压模块B提供启动电压；二级降压模块A~N级降压模块A分别一一连接一级降压单元中同级别的降压模块，二级降压模块B~N级降压模块B分别一一连接一级降压单元中同级别的降压模块，以分别获得启动电压。本实施例中的一级降压模块A~N级降压模块A，即为一组次级降压单元的各次级降压模块，同样的，一级降压模块B~N级降压模块B为另一组次级降压单元的各次级降压模块。最后，N级降压模块A输出第一低压信号A，N级降压模块B输出第二低压信号B。

上述设计的降压电路，通过叠加降压模块即可实现对高压电的压降，无需电源管理芯片，制作成本低。另外，可以通过叠加降压模块的层级数量来决定对高压电的压降幅度，以及通过增加压降单元的数量来确定输出低压信号的路数，相较于电源管理芯片，具备极高的灵活性。

如图3所示，本实施例提供了一种具体的降压电路的电路结构，在该降压电路中，设计了三级降压模块。

电流产生电路由第一电阻R1和第一PMOS管MP1连接而成，高压电Vcc经第一电阻R1连接第一PMOS管MP1的源极，第一PMOS管MP1的栅极与漏极相连，第一PMOS管MP1的漏极经第二电阻R2、第三电阻R3和第四电阻R4后接地。高压电Vcc接入第一PMOS管MP1后，产生启动电流。

对于一级降压模块，其由第二PMOS管MP2实现，第二PMOS管MP2的栅极与第一PMOS管MP1的栅极相连，第二PMOS管MP2的源极接高压电Vcc，第二PMOS管MP2的漏极输出经一级压降的电压。二级降压模块由第二电阻R2和第三PMOS管MP3实现，第三PMOS管MP3的栅极连接于第二电阻R2和第三电阻R3之间，第三PMOS管MP3的源极连接第二PMOS管MP2的漏极，第三PMOS管MP3的漏极输出经二级压降的电压。同理，三级降压模块由第三电阻R3和第四PMOS管MP4实现，第四PMOS管MP4的栅极连接于第三电阻R3和第四电阻R4之间，第四PMOS管MP4的源极接第三PMOS管MP3的漏极，第四PMOS管MP4的漏极输出经三级压降的电压。如果需要产生更多的压降，则可在第四PMOS管MP4的后端继续连接更多的PMOS管、在第四电阻R4后端继续串联更多的电阻。增加的电阻是为了为PMOS管的栅极提供降压后的栅极电压，以实现PMOS管的导通。

电流等效单元由第一NMOS管MN1、第二NMOS管MN2和第五PMOS管MP5实现，作用是在第五PMOS管MP5上获得一个等效于第一降压单元的电流，以启动第二降压单元和第三降压单元。

第一NMOS管MN1的漏极连接第四PMOS管MP4的漏极，第一NMOS管MN1的栅极连接漏极，第一NMOS管MN1的源极接地。第二NMOS管MN2的栅极连接第一NMOS管MN1的栅极，第二NMOS管MN2的源极接地，第二NMOS管MN2的漏极连接第五PMOS管MP5的漏极。第五PMOS管MP5的源极连接高压电Vcc，第五PMOS管MP5的栅极连接漏极，高压电Vcc接入第五PMOS管MP5，获得与第一降压单元等效的电流。

对于第二降压单元，由第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8实现。第六PMOS管MP6的栅极连接第五PMOS管MP5的栅极，第六PMOS管MP6的源极连接高压电Vcc，第六PMOS管MP6的漏极输出一级压降的电压。第七PMOS管MP7的栅极连接第三PMOS管MP3的栅极，获得经第二电阻R2降压后的栅极电压，第七PMOS管MP7的源极连接第六PMOS管MP6的漏极，第七PMOS管MP7的漏极输出经二级压降的电压。第八PMOS管MP8的栅极连接第四PMOS管MP4的栅极，获得经第三电阻R3降压后的栅极电压，第八PMOS管MP8的源极连接第七PMOS管MP7的漏极，第八PMOS管MP8的漏极输出经三级压降的第一低压信号A。

对于第三降压单元，则与第二降压单元同理设计，以输出第二低压信号B。具体的，第三降压单元由第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11实现。第九PMOS管MP9的栅极连接第五PMOS管MP5的栅极，第九PMOS管MP9的源极连接高压电Vcc，第九PMOS管MP9的漏极输出经一级压降的电压。第十PMOS管MP10的栅极连接第三PMOS管MP3的栅极，获得经第二电阻R2降压后的栅极电压，第十PMOS管MP10的源极连接第九PMOS管MP9的漏极，第十PMOS管MP10的漏极输出经二级压降后的电压。第十一PMOS管MP11的栅极连接第四PMOS管MP4的栅极，第十一PMOS管MP11的源极连接第十PMOS管MP10的漏极，第十一PMOS管MP11的漏极输出经三级压降的第二低压信号B。

本实施例虽然只是介绍了输出两路低压信号的降压电路结构，基于同样的原理，可以根据需要设计更多的降压单元，其包括的器件和电路的连接关系均与第二降压单元或第三降压单元相同，以输出更多路数的低压信号。

即，基于本实施例的设计思路，可以根据需要，设计更多的降压模块，以对高压电Vcc进行不同程度的压降；还可以设计更多的降压单元，以得到更多路数的低压信号。

实施例三

本实施例公开了实施例一中的第二开关电路的一种实施结构。

如图4所示，第二开关电路包括光耦合器U1、第二电容C2和第六电阻R6，第六电阻R6一端连接光耦合器U1的受光器D3的输出端，第六电阻R6另一端接地，光耦合器U1输出的电信号则加载在第六电阻R6上，产生一个电压信号。第二电容C2并联于第六电阻R6两端，由于受光器D3是在发光器D2的作用下输出电流，则存在电压不稳的情况，第二电容C2的作用是对加载于第六电阻R6上的电压信号进行滤波，以稳定该电压信号。

将滤波后的电压信号加载到第三开关电路的控制端，则起到精准控制的效果。

实施例四

本实施例公开了防带电空载的半导体检测供电装置除降压电路外的电路结构。

基于实施例二中降压电路输出的两路低压信号-第一低压信号A和第二低压信号B，对防带电空载的半导体检测供电装置的电路进行如下设计：

如图4所示，包括第十二PMOS管MP12（对应第一开关电路）、第五电阻R5、第一电容C1（对应储能电路）、继电器、第二开关电路和晶闸管T（对应第三开关电路）。第一低压信号A经稳压二极管D1加载于第十二PMOS管MP12的栅极，第二低压信号B加载于第十二PMOS管MP12的源极，第十二PMOS管MP12的漏极经第五电阻R5连接于第一电容C1，第一电容C1接地。

如图4所示，继电器触点包括第一触点J1、第二触点J2、第三触点J3、第四触点J4、第五触点J5和第六触点J6，其中第一触点J1和第二触点J2为常开触点，第三触点J3和第四触点J4为开关触点，第五触点J5和第六触点J6为常闭触点。第一触点J1连接于第一电容C1上靠第五电阻R5一端，第二触点J2接地；第三触点J3和第四触点J4分别连接第一负载接入端RX1和第二负载接入端RX2；第五触点J5连接第一低压信号A，第六触点J6连接第二开关电路。

具体的，如实施例三中所述，第二开关电路包括光耦合器U1、第二电容C2和第六电阻R6，第六电阻R6一端连接光耦合器U1的受光器D3的输出端，第六电阻R6另一端接地，第二电容C2并联于第六电阻R6两端。第六触点J6连接光耦合器U1中发光器D2的输入端，发光器D2的输出端接地；光耦合器U1的受光器D3的输入端接入第一低压信号A，受光器D3的输出端连接晶闸管T的门极G。晶闸管T的阳极接入第二低压信号B，晶闸管T的阴极连接继电器线包J的正极；继电器线包J的负极接地。通常，还会在继电器线包J的正极和负极之间，设置第三电容C3和限流二极管D4，以起到保护作用。

第一低压信号A和第二低压信号B加载在第十二PMOS管MP12上，第二十PMOS管MP12漏极输出电流，加载到第一电容C1上，若装置上电时，存在瞬时高压，则第一电容C1起到缓冲作用。需要注意，此时第一电容C1上的电压还未作用到负载上。

负载接入到第一负载接入端RX1和第二负载接入端RX2上后，第一低压信号A经第五触点J5、第三触点J3、负载、第四触点J4、第六触点J6，连接到发光器D2上，形成回路，产生电流，发光器D2被点亮，受光器D3电阻降低导通，第一低压信号A加载于受光器D3上，受光器D3输出的电压信号经滤波后，接入晶闸管T的门极G，晶闸管T导通，将第二低压信号B经晶闸管T加载于继电器线包J上，继电器线包J吸附继电器触点，第三触点J3和第四触点J4分别切换到第一触点J1和第二触点J2，第一电容C1上的电压加载到负载上，完成供电。晶闸管T导通后，第二低压信号B持续流过，晶闸管T保持导通状态，在装置掉电后，第一低压信号A和第二低压信号B关断，则晶闸管T关断，继电器触点自动切换回常闭触点。

需要说明的是，上述的第一低压信号A和第二低压信号B可以相互替换；并且，在实际中，可以仅用一路低压信号实现装置的连接，即降压电路仅设计一路输出，上述的第一低压信号A和第二低压信号B用一路低压信号代替。

本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。

Claims (8)

1.一种防带电空载的半导体检测供电装置，其特征在于，包括降压电路、第一开关电路、储能电路、继电器、负载接入电路、第二开关电路和第三开关电路；

所述降压电路用于接入高压电Vcc，所述降压电路分别连接所述第一开关电路的控制端和输入端，所述第一开关电路的输出端连接所述储能电路；

所述储能电路连接于所述继电器的常开触点，所述负载接入电路连接于所述继电器的开关触点，所述第二开关电路的控制端连接于所述继电器的常闭触点；

所述第二开关电路的输入端连接所述降压电路，所述第二开关电路的输出端连接所述第三开关电路的控制端；

所述第三开关电路的输入端连接所述降压电路，输出端连接所述继电器的继电器线包J。

2.如权利要求1所述的防带电空载的半导体检测供电装置，其特征在于，所述第二开关电路包括：

光耦合器U1，所述光耦合器U1的发光器D2的输入端连接所述继电器的常闭触点，所述光耦合器U1的受光器D3的输入端连接所述降压电路，所述光耦合器U1的受光器D3的输出端连接所述第三开关电路的控制端。

3.如权利要求2所述的防带电空载的半导体检测供电装置，其特征在于，所述受光器D3的输出端连接有RC滤波电路。

4.如权利要求1所述的防带电空载的半导体检测供电装置，其特征在于，所述继电器包括一对常开触点：第一触点J1、第二触点J2，一对开关触点：第三触点J3、第四触点J4，一对常闭触点：第五触点J5、第六触点J6；所述第一触点J1连接所述储能电路，所述第二触点J2接低电势，所述第三触点J3和所述第四触点J4分别连接第一负载接入端（RX1）和第二负载接入端（RX2），所述第五触点J5连接所述降压电路，所述第六触点J6连接所述第二开关电路的控制端。

5.如权利要求1所述的防带电空载的半导体检测供电装置，其特征在于，所述降压电路包括电流产生单元、电流等效单元、一级降压单元，和至少一组次级降压单元；

电流产生单元用于接入高压电Vcc以产生启动电流；

所述一级降压单元包括级联的一级降压模块、二级降压模块……N级降压模块，N为大于2的正整数，各级降压模块分别连接所述电流产生单元；所述一级降压模块用于接入高压电Vcc；

所述次级降压单元包括级联的次级一级降压模块、次级二级降压模块……次级N级降压模块，所述次级一级降压模块用于接入高压电Vcc，所述次级二级降压模块~次级N级降压模块分别一一连接所述二级降压模块~N级降压模块；

所述电流等效单元分别连接各所述次级降压单元的次级一级降压模块；

各所述次级降压单元的次级N级降压模块作为该组次级降压单元的输出端。

6.如权利要求5所述的防带电空载的半导体检测供电装置，其特征在于，所述降压电路包括两组所述次级降压单元。

7.如权利要求6所述的防带电空载的半导体检测供电装置，其特征在于，所述第一开关电路包括第十二PMOS管MP12和稳压二极管D1，所述稳压二极管D1的正极连接所述第十二PMOS管MP12的栅极，一组所述次级降压单元的输出端连接所述第十二PMOS管MP12的源极，另一组所述次级降压单元的输出端连接所述稳压二极管D1的负极。

8.如权利要求1所述的防带电空载的半导体检测供电装置，其特征在于，所述第三开关电路包括晶闸管T，所述第二开关电路的输出端连接所述晶闸管T的门极G，所述晶闸管T的阴极连接所述继电器线包J，所述晶闸管T的阳极连接所述降压电路。

Images