CN113437246A - 掩模的制造方法、据此制造的掩模和显示装置的制造方法 - Google Patents

掩模的制造方法、据此制造的掩模和显示装置的制造方法 Download PDF

Info

Publication number
CN113437246A
CN113437246A CN202110096084.3A CN202110096084A CN113437246A CN 113437246 A CN113437246 A CN 113437246A CN 202110096084 A CN202110096084 A CN 202110096084A CN 113437246 A CN113437246 A CN 113437246A
Authority
CN
China
Prior art keywords
mask
layer
conductive layer
manufacturing
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110096084.3A
Other languages
English (en)
Inventor
金泰圣
吕伦钟
赵炫珉
孙智熙
任星淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113437246A publication Critical patent/CN113437246A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/12—Production of screen printing forms or similar printing forms, e.g. stencils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种掩模的制造方法、据此制造的掩模和显示装置的制造方法。其中，所述掩模的制造方法包括如下步骤：在掩模基板上形成有机物质层，在所述有机物质层上图案化硬掩模；蚀刻所述有机物质层而形成包括贯通孔的掩模片；去除布置在所述掩模片上的所述硬掩模；在所述掩模片上形成导电物质层；以及蚀刻所述导电物质层而形成导电层。

Description

掩模的制造方法、据此制造的掩模和显示装置的制造方法
技术领域
本发明涉及掩模制造方法、据此制造的掩模和利用该掩模的显示装置的制造方法，更加详细地，涉及提高了沉积均匀度的掩模制造方法、据此制造的掩模和利用该掩模的显示装置的制造方法。
背景技术
通常，在制造包括有机发光显示装置等在内的显示装置时将通过沉积等方法形成多种层。例如，对于有机发光显示装置而言，在制造过程中将利用沉积装置在基板上形成空穴注入层、空穴传输层、发光层、电子传输层或者电子注入层等。在此过程中，利用掩模使物质沉积到基板上的预先设定的部分。当然，根据情况，在形成金属层时也可以利用掩模使金属层沉积到基板上的预先设定的部分。
发明内容
然而，在以往的掩模的制造方法、据此制造的掩模和利用该掩模的显示装置的制造方法中，在利用可以用于大型显示装置的大面积掩模的情形下，存在沉积均匀度降低的问题。
本发明用于解决包括如上所述的问题在内的多种问题，其目的在于提供一种可以在制造大型显示装置时提高沉积均匀度的掩模的制造方法、据此制造的掩模和利用该掩模的显示装置的制造方法。然而，这种课题仅为示例性的，本发明的范围并不限于此。
根据本发明的一观点，提供一种掩模的制造方法，包括如下步骤：在掩模基板上形成有机物质层，在所述有机物质层上图案化硬掩模；蚀刻所述有机物质层而形成包括贯通孔的掩模片；去除布置在所述掩模片上的所述硬掩模；在所述掩模片上形成导电物质层；以及蚀刻所述导电物质层而形成导电层。
在本实施例中，在蚀刻所述有机物质层而形成包括贯通孔的掩模片的步骤中，所述掩模片可以通过干法蚀刻工序而形成。
在本实施例中，在所述掩模片上形成导电物质层的步骤中，所述导电物质层可以包括Al、Ti、Mo、Cu、ITO、IZO以及IGZO中的至少一种物质。
在本实施例中，在蚀刻所述导电物质层而形成导电层的步骤中，所述导电层可以通过干法蚀刻工序而形成。
在本实施例中，所述导电层可以从所述掩模片的上表面具有第一厚度，所述第一厚度为1500埃
Figure BDA0002914308100000021
至2500埃
Figure BDA0002914308100000022
在本实施例中，所述导电层可以与所述贯通孔相隔，并且具有网格形状。
在本实施例中，所述导电层中的至少一部分可以与所述贯通孔相隔，并且具有岛形状。
在本实施例中，在蚀刻所述导电物质层而形成导电层的步骤之后还可以包括如下步骤：在所述导电层固定框架；以及拆卸所述掩模基板。
在本实施例中，所述导电层可以借由静电力固定在所述框架。
在本实施例中，所述框架可以与所述贯通孔相隔，并且具有网格形状。
在本实施例中，所述框架中的至少一部分可以与所述贯通孔相隔，并且具有岛形状。
根据本发明的另外一种观点，提供一种掩模，配备有：框架；掩模片，包括贯通孔；以及导电层，在平面上与所述贯通孔相隔，并且布置在所述框架与所述掩模片之间，并固定在所述框架。
在本实施例中，所述导电层可以包括Al、Ti、Mo、Cu、ITO、IZO以及IGZO中的至少一种物质。
在本实施例中，所述导电层可以从所述掩模片的上表面具有第一厚度，所述第一厚度为1500埃
Figure BDA0002914308100000023
至2500埃
Figure BDA0002914308100000024
在本实施例中，所述导电层可以与所述贯通孔相隔，并且具有网格形状。
在本实施例中，所述导电层中的至少一部分可以与所述贯通孔相隔，并且具有岛形状。
在本实施例中，所述导电层可以借由静电力固定在所述框架。
在本实施例中，所述框架可以与所述贯通孔相隔，并且具有网格形状。
在本实施例中，所述框架中的至少一部分可以与所述贯通孔相隔，并且具有岛形状。
根据本发明的另一种观点，提供一种显示装置的制造方法，包括如下步骤：形成像素电极；利用如上所述的掩模在所述像素电极上形成发光层或者中间层；以及在所述发光层或者所述中间层上形成对电极。
前述情形以外的其他方面、特征、优点可以通过以下的用于实施发明的具体内容、权利要求书以及附图变得明确。
根据如上所述地构成的本发明的一实施例，可以实现在制造大型显示装置时能够提高沉积均匀度的掩模的制造方法、据此制造的掩模和利用该掩模的显示装置的制造方法。当然，本发明的范围并不被这些效果限定。
附图说明
图1是示意性地示出根据本发明的一实施例的显示装置的立体图。
图2是示意性地示出根据本发明的一实施例的显示装置的剖面图。
图3是示意性地示出根据本发明的一实施例的掩模的立体图。
图4是示意性地示出根据本发明的一实施例的掩模的剖面图。
图5是示意性地示出根据本发明的一实施例的掩模的立体图。
图6是示意性地示出根据本发明的一实施例的掩模的剖面图。
图7是示意性地示出根据本发明的一实施例的掩模的剖面图。
图8是示意性地示出根据本发明的一实施例的掩模的立体图。
图9是示意性地示出根据本发明的一实施例的掩模的剖面图。
图10是示意性地示出根据本发明的一实施例的掩模的剖面图。
图11是示意性地示出根据本发明的一实施例的掩模的立体图。
图12是示意性地示出根据本发明的一实施例的掩模的剖面图。
图13至图19是示意性地示出根据本发明的一实施例的掩模的制造方法的剖面图。
【符号说明】
1：显示装置 210：像素电极
220：中间层 230：对电极
401：掩模基板 410：掩模片
411：贯通孔 415：硬掩模
420：导电层 430：框架
具体实施方式
本发明可以进行多种变换，并且可以具有多种实施例，将特定实施例例示于附图中并在具体说明中详细地说明。本发明的效果和特征以及实现这些的方法将通过参照与附图一起详细地后述的实施例而变得明确。然而，本发明并不限于以下公开的实施例，而是可以以多种形态实现。
在以下实施例中，第一、第二等术语并不被使用为限定性含义，而是被使用为将一个构成要素与其他构成要素进行区分的目的。
在以下实施例中，只要在上下文中没有明确表示其他含义，则单数的表述包括复数的表述。
在以下的实施例中，“包括”或者“具有”等术语表示说明书中记载的特征或者构成要素的存在，并不预先排除附加一个以上的其他特征或者构成要素的可能性。
在以下的实施例中，提及膜、区域、构成要素等的部分位于另一部分上或者之上时，不仅包括位于另一部分的紧邻的上方的情形，还包括其中间存在其他膜、区域、构成要素等的情形。
为了便于说明，附图中构成要素的大小可能被夸大或者缩小。例如，为了便于说明，附图中所示出的各个构成的大小以及厚度被任意地示出，因此本发明并不一定限于图示的内容。
本说明书中，“A和/或B”表示是A、是B、或者是A和B的情形。并且，本说明书中，“A和B中的至少一个”表示是A、是B、或者是A和B的情形。
在以下的实施例中，布线“沿第一方向或者第二方向延伸”的含义不仅表示以直线形状延伸，还包括沿第一方向或者第二方向之字形或者曲线延伸的情形。
以下的实施例中，当提及“平面上”时，表示在上方观察对象部分时的情形，当提及“剖面上”时，表示在侧方观察将对象部分垂直切割而形成的剖面的情形。在以下的实施例中，提及“重叠”时，包括“平面上”和“剖面上”的重叠。
以下，将参照附图对本发明的实施例进行详细说明，在参照附图进行说明时，对相同或者相应的构成要素赋予相同的附图标记。
图1是示意性地示出根据本发明的一实施例的显示装置1的立体图。
参照图1，显示装置1可以包括：显示区域DA；以及非显示区域NDA，布置在显示区域DA的周围。非显示区域NDA可以围绕显示区域DA。显示装置1可以利用从布置在显示区域DA的多个像素P发出的光提供图像，非显示区域NDA可以是不显示图像的区域。
虽然以下将有机发光显示装置作为根据本发明的一实施例的显示装置1的示例而进行说明，但本发明的显示装置并不限于此。作为一实施例，本发明的显示装置1可以是无机发光显示装置(无机发光显示装器(Inorganic Light Emitting Display)、无机电致发光显示器(Inorganic EL Display))或者量子点发光显示装置(Quantum dot LightEmitting Display)等显示装置。例如，配备在显示装置1的显示要素的发光层可以包括有机物、包括无机物、包括量子点、包括有机物和量子点或者包括无机物和量子点。
虽然图1示出了具有平坦的显示面的显示装置1，但本发明并不限于此。作为一实施例，显示装置1还可以包括立体型显示面或者曲线型显示面。
在显示装置1包括立体型显示面的情形下，显示装置1包括指向彼此不同的方向的多个显示区域，例如，也可以包括多棱柱形显示面。作为一实施例，在显示装置1包括曲线显示面的情形下，显示装置1可以实现为可弯曲、可折叠、可卷曲显示装置等多种形态。
图1示出了可以应用于手机终端的显示装置1。虽然未示出，但可以通过将贴装在主板的电子模块、相机模块、电源模块等与显示装置1一起布置到支架/壳体等而构成手机终端。尤其，根据本发明的显示装置1除了应用于诸如电视、监视器之类的大型电子装置以外，还可以应用于诸如平板计算机、汽车导航、游戏机、智能手表之类的中小型电子装置等。
虽然图1示出了显示装置1的显示区域DA是四边形的情形，但显示区域DA的形状可以是圆形、椭圆形或者诸如三角形或五边形之类的多边形。
显示装置1包括布置在显示区域DA的多个像素P。多个像素P中的每一个可以包括有机发光二极管(OLED：Organic Light-Emitting Diode)。多个像素P中的每一个可以通过有机发光二极管OLED发出例如红色、绿色、蓝色或者白色的光。本说明书中的像素P可以如前所述地理解为发出红色、绿色、蓝色、白色中的任意一个颜色的光的像素。
图2是示意性地示出根据本发明的一实施例的显示装置1的剖面图。更具体地，图2相当于沿图1的I-I'线截取的剖面图。
参照图2，在基板100上可以布置有显示要素。显示要素可以包括薄膜晶体管TFT和有机发光二极管OLED。
基板100可以包括玻璃或者高分子树脂。高分子树脂可以包括聚醚砜(polyethersulfone)、聚丙烯酸酯(polyacrylate)、聚醚酰亚胺(polyether imide)、聚萘二甲酸乙二醇酯(polyethylene naphthalate)、聚对苯二甲酸乙二醇酯(polyethyleneterephthalate)、聚苯硫醚(polyphenylene sulfide)、聚芳酯(polyarylate)、聚酰亚胺(polyimide)、聚碳酸酯(polycarbonate)或者醋酸丙酸纤维素(cellulose acetatepropionate)等。包括高分子树脂的基板100可以具有可折叠、可卷曲或者可弯曲特性。基板100可以是包括包含前述的高分子树脂的层和无机层(未示出)的多层结构。
在基板100上可以布置有缓冲层101。缓冲层101可以位于基板100上而阻断或者减少异物、湿气或者外部气体从基板100的下部渗透，并且可以在基板100上提供平坦面。缓冲层101可以包括诸如氧化物或者氮化物之类的无机物、有机物或者有机无机复合物，并且可以构成为无机物和有机物的单层或者多层结构。
在缓冲层101上可以布置有薄膜晶体管TFT。薄膜晶体管TFT可以包括：半导体层134；栅电极136，与半导体层134重叠；以及连接电极，与半导体层134电连接。薄膜晶体管TFT可以与有机发光二极管OLED连接而驱动有机发光二极管OLED。
半导体层134可以包括：沟道区域131，布置在缓冲层101上，并且与栅电极136重叠；以及源极区域132和漏极区域133，布置在沟道区域131的两侧且包括相比沟道区域131高浓度的杂质。其中，杂质可以包括N型杂质或者P型杂质。源极区域132和漏极区域133可以与连接电极电连接。
半导体层134可以包括氧化物半导体和/或硅半导体。在半导体层134由氧化物半导体形成的情形下，例如可以包括在包含铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)以及锌(Zn)的群中选择的至少一个物质的氧化物。例如，半导体层134可以是氧化铟锡锌(ITZO：InSnZnO)、氧化铟镓锌(IGZO：InGaZnO)等。在半导体层134由硅半导体形成的情形下，例如，可以包括非晶硅(a-Si)或者将非晶硅(a-Si)晶化的低温多晶硅(LTPS：Low Temperature Poly-Silicon)。
在半导体层134上可以布置有第一绝缘层103。第一绝缘层103可以包括在包含硅氧化物(SiO2)、硅氮化物(SiNx)、硅氮氧化物(SiON)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)、铪氧化物(HfO2)以及锌氧化物(ZnO2)的组中选择的至少一个无机绝缘物。第一绝缘层103可以是包括前述的无机绝缘物的单层或者多层。
在第一绝缘层103上可以布置有栅电极136。栅电极136可以由选自铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)以及铜(Cu)中的一个以上的金属形成为单层或者多层。栅电极136可以与向栅电极136施加电信号的栅极线连接。
在栅电极136上可以布置有第二绝缘层105。第二绝缘层105可以包括在包含硅氧化物(SiO2)、硅氮化物(SiNx)、硅氮氧化物(SiON)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)、铪氧化物(HfO2)以及锌氧化物(ZnO2)的组中选择的至少一个无机绝缘物。第二绝缘层105可以是包括前述的无机绝缘物的单层或者多层。
在第一绝缘层103上可以布置有存储电容器Cst。存储电容器Cst可以包括：下部电极144；以及上部电极146，与下部电极144重叠。存储电容器Cst的下部电极144和上部电极146可以将第二绝缘层105置于其之间而重叠。
存储电容器Cst的下部电极144可以与薄膜晶体管TFT的栅电极136重叠，并且存储电容器Cst的下部电极144可以与薄膜晶体管TFT的栅电极136布置为一体。作为一实施例，存储电容器Cst可以不重叠于薄膜晶体管TFT，并且存储电容器Cst的下部电极144可以为与薄膜晶体管TFT的栅电极136彼此独立的构成要素。
存储电容器Cst的上部电极146可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)，并且可以为前述物质的单层或者多层。
在存储电容器Cst的上部电极146上可以布置有第三绝缘层107。第三绝缘层107可以包括在包含硅氧化物(SiO2)、硅氮化物(SiNx)、硅氮氧化物(SiON)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)、铪氧化物(HfO2)以及锌氧化物(ZnO2)的组中选择的至少一个无机绝缘物。第三绝缘层107可以为包括前述的无机绝缘物的单层或者多层。
在第三绝缘层107上可以布置有作为连接电极的源电极137以及漏电极138。源电极137以及漏电极138可以包括包含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电物质，并且可以形成为包括上述的材料的多层或者单层。源电极137以及漏电极138可以构成为Ti/Al/Ti的多层结构。
在源电极137以及漏电极138上可以布置有第一平坦化层111。第一平坦化层111可以由利用有机物质或者无机物质构成的膜形成为单层或多层。作为一实施例，第一平坦化层111可以包括苯并环丁烯(BCB：Benzocyclobutene)、聚酰亚胺(PI：polyimide)、六甲基二硅醚(HMDSO：Hexamethyldisiloxane)、聚甲基丙烯酸甲酯(PMMA：Poly(methylmethacrylate))或者聚苯乙烯(PS：Polystyrene)等一般的通用高分子、具有酚基系基团的高分子衍生物、丙烯酸系高分子、酰亚胺系高分子、芳基醚系高分子、酰胺系高分子、氟系高分子、对二甲苯系高分子、乙烯醇系高分子及其共混物等。此外，第一平坦化层111可以包括硅氧化物(SiO2)、硅氮化物(SiNx)、硅氮氧化物(SiON)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)、铪氧化物(HfO2)以及锌氧化物(ZnO2)等。在形成第一平坦化层111之后，可以为了提供平坦的上表面而执行化学机械式抛光。
在第一平坦化层111上可以布置有接触金属层CM。接触金属层CM可以包括铝(Al)、铜(Cu)、钛(Ti)等，并且可以形成为多层或者单层。接触金属层CM可以构成为Ti/Al/Ti的多层结构。
接触金属层CM上可以布置有第二平坦化层113。第二平坦化层113可以由利用有机物质或者无机物质构成的膜形成为单层或多层。作为一实施例，第二平坦化层113可以包括苯并环丁烯(BCB：Benzocyclobutene)、聚酰亚胺(PI：polyimide)、六甲基二硅醚(HMDSO：Hexamethyldisiloxane)、聚甲基丙烯酸甲酯(PMMA：Poly(methy lmethacrylate))或者聚苯乙烯(PS：Polystyrene)等一般的通用高分子、具有酚基系基团的高分子衍生物、丙烯酸系高分子、酰亚胺系高分子、芳基醚系高分子、酰胺系高分子、氟系高分子、对二甲苯系高分子、乙烯醇系高分子及其共混物等。此外，第二平坦化层113可以包括硅氧化物(SiO2)、硅氮化物(SiNx)、硅氮氧化物(SiON)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)、铪氧化物(HfO2)以及锌氧化物(ZnO2)等。在形成第二平坦化层113之后，可以为了提供平坦的上表面而执行化学机械式抛光。作为一实施例，可以省略第二平坦化层113。
在第二平坦化层113上可以布置有包括像素电极210、中间层220以及对电极230的有机发光二极管OLED。像素电极210通过贯通第二平坦化层113的接触孔而与接触金属层CM电连接，接触金属层CM通过贯通第一平坦化层111的接触孔而与作为薄膜晶体管TFT的连接电极的源电极137以及漏电极138电连接，因此，有机发光二极管OLED可以与薄膜晶体管TFT电连接。
在第二平坦化层113上可以布置有像素电极210。像素电极210可以为(半)透光性电极或者反射电极。像素电极210可以配备有利用铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)、铜(Cu)及它们的化合物等形成的反射膜和形成在反射膜上的透明或者半透明电极层。透明或者半透明电极层可以配备有在包括铟锡氧化物(ITO：indium tin oxide)、铟锌氧化物(IZO：indium zinc oxide)、锌氧化物(ZnO：zinc oxide)、铟氧化物(In2O3：indium oxide)、铟镓氧化物(IGO：indium gallium oxide)以及铝锌氧化物(AZO：aluminum zinc oxide)的组中选择的至少一个。像素电极210可以配备为以ITO/Ag/ITO方式层叠的结构。
在第二平坦化层113上可以布置有像素限定膜180，像素限定膜180可以具有暴露像素电极210的至少一部分的开口。可以将通过像素限定膜180的开口暴露的区域定义为发光区域EA。发光区域EA的周围是非发光区域NEA，非发光区域NEA可以围绕发光区域EA。即，显示区域DA可以包括多个发光区域EA以及围绕这些多个发光区域EA的非发光区域NEA。
像素限定膜180可以通过增加像素电极210与所述像素电极210上部的对电极230之间的距离而防止在像素电极210的边缘产生电弧等的情形。像素限定膜180可以是诸如聚酰亚胺，聚酰胺，丙烯酸树脂，苯并环丁烯，六甲基二硅醚(HMDSO：hexamethyldisiloxane)以及酚醛树脂等的有机绝缘物质，并且可以通过旋涂等方法形成。
在借由像素限定膜180而至少一部分被暴露的像素电极210上可以布置有中间层220。中间层220可以包括发光层220b，在发光层220b的下方以及上方可以选择性地布置有第一功能层220a以及第二功能层220c。
作为一实施例，中间层220可以利用后述的掩模400(图3)而形成在借由像素限定膜180而至少一部分被暴露的像素电极210上。更具体地，中间层220的发光层220b可以利用后述的掩模400(图3)而形成在借由像素限定膜180而至少一部分被暴露的像素电极210上。
第一功能层220a可以包括空穴注入层(HIL：hole injection layer)和/或空穴传输层(HTL：hole transport layer)，第二功能层220c可以包括电子传输层(ETL：electrontransport layer)和/或电子注入层(EIL：electron injection layer)。
发光层220b可以包括包含发出红色、绿色、蓝色或者白色的光的荧光物质或者磷光物质的有机物。发光层220b可以是低分子有机物或者高分子有机物。
在所述发光层220b包括低分子有机物的情形下，中间层220可以具有将空穴注入层、空穴传输层、发光层、电子传输层、电子注入层等以单一结构或者复合结构层叠的结构，低分子有机物可以包括酞菁铜(CuPc：copperphthalocyanine)、N,N'-二(萘-1-基)-N,N'-二苯基-联苯胺(NPB：(N,N'-Di(napthalene-1-yl)-N,N'-diphenyl-benzidine))、三-8-羟基喹啉铝(Alq3：tris-8-hydroxyquinoline aluminum)等多种有机物质。这些层可以通过真空沉积的方法形成。
在发光层220b包括高分子有机物的情形下，中间层220大致可以具有包括空穴传输层以及发光层220b的结构。此时，空穴传输层可以包括PEDOT，发光层220b可以包括聚亚苯基亚乙烯基(PPV：Poly-Phenylene vinylene)系以及聚芴(Polyfluorene)系等高分子物质。这种发光层220b可以通过丝网印刷方法或者喷墨印刷方法、激光诱导热成像方法(LITI：Laser induced thermal imaging)等形成。
在中间层220上可以布置有对电极230。对电极230可以布置在中间层220上，并且可以以覆盖整个中间层220的形态布置。对电极230可以布置在显示区域DA的上部，并且可以以覆盖整个显示区域DA的形态布置。即，对电极230可以利用开放掩模而以覆盖布置在显示区域DA的多个像素P的方式一体地形成于整个显示面板。
对电极230可以包括功函数低的导电性物质。例如，对电极230可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)和/或它们的合金等的(半)透明层。或者，对电极230可以在包括前述物质的(半)透明层上进一步包括诸如ITO、IZO、ZnO或者In2O3等的层。
图3是示意性地示出根据本发明的一实施例的掩模的立体图，图4是示意性地示出根据本发明的一实施例的掩模的剖面图。图4相当于沿图3的II-II'线截取的剖面图。
参照图3和图4，根据一实施例的掩模400可以包括掩模片410、导电层420以及框架430。更加具体地，掩模400可以包括：掩模片410，包括多个贯通孔411；导电层420，在平面上与贯通孔411相隔，并且布置在框架430和掩模片410之间；以及框架430，与导电层420结合。
根据一实施例的掩模400可以包括多个贯通孔411。这种掩模400可以理解为在包括有机物质的掩模片410形成有多个贯通孔411。掩模片410可以包括有机物质。作为一实施例，掩模片410可以包括聚醚砜(polyethersulfone)、聚丙烯酸酯(polyacrylate)、聚醚酰亚胺(polyether imide)、聚萘二甲酸乙二醇酯(polyethylene naphthalate)、聚对苯二甲酸乙二醇酯(polyethylene terephthalate)、聚苯硫醚(polyphenylene sulfide)、聚芳酯(polyarylate)、聚酰亚胺(polyimide)、聚碳酸酯(polycarbonate)或者醋酸丙酸纤维素(cellulose acetate propionate)等。例如，掩模片410可以配备为聚酰亚胺(polyimide)膜。
掩模片410在z轴方向上可以具有5μm至15μm的厚度，并且可以进行多种变形，例如，可以具有5μm至20μm的厚度，且可以具有7μm至13μm的厚度等。
在掩模片410上可以布置有导电层420。导电层420在平面上与定义在掩模片410的多个贯通孔411相隔，并且可以布置在掩模片410上。作为一实施例，导电层420可以在平面上具有围绕掩模片410的形状，并且可以布置在掩模片410上。
导电层420可以包括Al、Ti、Mo、Cu、ITO、IZO以及IGZO中的至少一种物质。导电层420可以从掩模片410的上表面沿z轴方向具有第一厚度t1。此时，导电层420的第一厚度t1可以是1000埃
Figure BDA0002914308100000111
至3000埃
Figure BDA0002914308100000112
并且可以进行多种变形，例如，可以是1500埃
Figure BDA0002914308100000113
至3000埃
Figure BDA0002914308100000114
且可以是1000埃
Figure BDA0002914308100000115
至2500埃
Figure BDA0002914308100000116
等。例如，导电层420的第一厚度t1可以是1500埃
Figure BDA0002914308100000117
至2500埃
Figure BDA0002914308100000118
在导电层420上可以布置有框架430。框架430可以在平面上与定义在掩模片410的多个贯通孔411相隔，并且布置在导电层420上。作为一实施例，框架430可以在平面上具有围绕掩模片410以及导电层420的形状，并且布置在导电层420上。导电层420可以固定在框架430。更加具体地，导电层420可以借由静电力而固定于框架430。
图5是示意性地示出根据本发明的一实施例的掩模的立体图，图6是示意性地示出根据本发明的一实施例的掩模的剖面图，图7是示意性地示出根据本发明的一实施例的掩模的剖面图。图6是沿图5的III-III'线截取的剖面图，图7相当于沿图5的IV-IV'线截取的剖面图。
图5至图7的实施例在导电层420具有网格形状这一点上与图3和图4的实施例具有差异。在图5至图7的构成中，省略针对与图3和图4相同的构成的说明，以下以差异点为主进行说明。
参照图5至图7，导电层420可以具有网格形状。导电层420可以具有网格形状，并且布置在掩模片410上。导电层420可以布置在掩模片410上并与定义在掩模片410的多个贯通孔411相隔。导电层420具有网格形状，据此导电层420可以不与定义在掩模片410的多个贯通孔411重叠而布置在掩模片410上。
图8是示意性地示出根据本发明的一实施例的掩模的立体图，图9是示意性地示出根据本发明的一实施例的掩模的剖面图，图10是示意性地示出根据本发明的一实施例的掩模的剖面图。
图8至图10的实施例在导电层420中的至少一部分具有岛形状这一点上与图3和图4的实施例具有差异。在图8至图10的构成中，省略针对与图3和图4相同的构成的说明，以下以差异点为主进行说明。
参照图8至图10，导电层420中的至少一部分可以具有岛形状。导电层420中的至少一部分可以具有岛形状且布置在掩模片410上。例如，布置在掩模片410上的导电层420中的至少一部分可以以彼此相隔的方式图案化而构成岛形状。在平面上具有岛形状的导电层420可以具有圆形、椭圆形、四边形等多种形状。
导电层420布置在掩模片410上，并且可以与定义在掩模片410的多个贯通孔411相隔。导电层420中的至少一部分具有岛形状，据此导电层420可以不与定义在掩模片410的多个贯通孔411重叠而布置在掩模片410上。虽然图8示出了在每个贯通孔411之间布置有至少一部分具有岛形状的导电层420的情形，但至少一部分具有岛形状的导电层420可以布置在每两个贯通孔411之间，并且可以进行多种变形，例如，可以布置在每四个贯通孔411之间等。
图11是示意性地示出根据本发明的一实施例的掩模的立体图，图12是示意性地示出根据本发明的一实施例的掩模的剖面图。图12相当于沿图11的VII-VII'线截取的剖面图。
图11和图12的实施例在框架430具有网格形状这一点上与图3和图4的实施例具有差异。在图11和图12的构成中，省略针对与图3和图4相同的构成的说明，以下以差异点为主进行说明。
参照图11和图12，框架430可以具有网格形状。框架430可以具有网格形状并布置在导电层420上。框架430可以布置在导电层420上，并且与定义在掩模片410的多个贯通孔411相隔。框架430具有网格形状，据此框架430可以不与定义在掩模片410的多个贯通孔411重叠而布置在导电层420上，并且可以使导电层420和框架430更加稳定地结合。
虽然未示出，但框架430中的至少一部分可以具有岛形状。框架430中的至少一部分可以具有岛形状并布置在导电层420上。例如，布置在导电层420上的框架430中的至少一部分可以以彼此相隔的方式被图案化而构成岛形状。在平面上具有岛形状的框架430可以具有圆形、椭圆形、四边形等多种形状。
至少一部分具有岛形状的框架430可以布置在每个贯通孔411之间，并且可以进行多种变形，例如，可以布置在每两个贯通孔411之间，且可以布置在每四个贯通孔411之间等。
图13至图19是示意性地示出根据本发明的一实施例的掩模的制造方法的剖面图。
以下，参照图13至图19依次说明掩模的制造方法。
根据一实施例的掩模的制造方法可以包括如下步骤：在掩模基板401上形成有机物质层410M，并在有机物质层410M上图案化硬掩模415；蚀刻有机物质层410M而形成包括贯通孔411的掩模片410；去除布置在掩模片410上的硬掩模415；在掩模片410上形成导电物质层420M；以及蚀刻导电物质层420M而形成导电层420。
并且，在蚀刻导电物质层420M而形成导电层420的步骤之后还可以包括如下步骤：将框架430固定到导电层420；以及拆卸掩模基板401。
参照图13，首先，可以在掩模基板401上形成有机物质层410M。有机物质层410M可以包括有机物质。作为一实施例，有机物质层410M可以包括包括聚醚砜(polyethersulfone)、聚丙烯酸酯(polyacrylate)、聚醚酰亚胺(polyether imide)、聚萘二甲酸乙二醇酯(polyethylene naphthalate)、聚对苯二甲酸乙二醇酯(polyethyleneterephthalate)、聚苯硫醚(polyphenylene sulfide)、聚芳酯(polyarylate)、聚酰亚胺(polyimide)、聚碳酸酯(polycarbonate)或者醋酸丙酸纤维素(cellulose acetatepropionate)等。例如，有机物质层410M可以包括聚酰亚胺(polyimide)。
参照图14，在掩模基板401上形成有机物质层410M的步骤之后，还可以执行在有机物质层410M上图案化硬掩模415的步骤。
在有机物质层410M上图案化硬掩模415的步骤中，可以利用溅射器在有机物质层410M上形成铟锌氧化物(IZO：Indium zinc oxide)，并利用光致抗蚀剂将铟锌氧化物(IZO：Indium zinc oxide)图案化为硬掩模415。更具体地，可以在利用溅射器在有机物质层410M上形成铟锌氧化物(IZO：Indiumzinc oxide)，并将光致抗蚀剂整体涂覆在铟锌氧化物(IZO：Indium zinc oxide)上之后，仅对光致抗蚀剂的一部分进行曝光并显影而形成图案层，并蚀刻铟锌氧化物(IZO：Indium zinc oxide)而图案化为硬掩模415。此时，铟锌氧化物(IZO：Indium zinc oxide)可以通过湿法蚀刻工序而图案化为硬掩模415。在进行湿法蚀刻工序时，没有形成图案层的部分的铟锌氧化物(IZO：Indium zinc oxide)被蚀刻，形成图案层的部分的铟锌氧化物(IZO：Indium zinc oxide)可以残留而形成硬掩模415。
参照图15，在有机物质层410M上图案化硬掩模415的步骤之后，还可以执行蚀刻有机物质层410M而形成包括贯通孔411的掩模片410的步骤。
在蚀刻有机物质层410M而形成包括贯通孔411的掩模片410的步骤中，有机物质层410M可以通过干法蚀刻工序而被蚀刻。此时，被图案化的硬掩模415的下部的有机物质层410M不被蚀刻，没有被图案化的硬掩模415的部分的有机物质层410M被蚀刻，从而可以形成掩模片410。在被图案化的掩模片410上可以残留有硬掩模415。
掩模片410可以通过干法蚀刻有机物质层410M而被图案化。在有机物质层410M中，未被蚀刻的部分可以成为掩模片410，在有机物质层410M中，通过干法蚀刻而被蚀刻的部分可以被定义为贯通孔411。
参照图16，在蚀刻有机物质层410M而形成包括贯通孔411的掩模片410的步骤之后，还可以执行去除布置在掩模片410上的硬掩模415的步骤。
在去除布置在掩模片410上的硬掩模415的步骤中，可以去除残留在被图案化的掩模片410上的硬掩模415。例如，为了不去除被图案化的掩模片410的情况下去除残留在被图案化的掩模片410上的硬掩模415，可以利用湿法蚀刻工序。
参照图17，在去除布置在掩模片410上的硬掩模415的步骤之后，还可以执行在掩模片410上形成导电物质层420M的步骤。
在掩模片410上形成导电物质层420M的步骤中，导电物质层420M可以包括Al、Ti、Mo、Cu、ITO、IZO以及IGZO中的至少一种物质。作为一实施例，导电物质层420M还可以形成在定义于掩模片410的贯通孔411。
参照图18，在掩模片410上形成导电物质层420M的步骤之后，还可以执行蚀刻导电物质层420M而形成导电层420的步骤。
在蚀刻导电物质层420M而形成导电层420的步骤中，可以在导电物质层420M上整体涂覆光致抗蚀剂后，仅对光致抗蚀剂的一部分进行曝光并显影而形成图案层，并蚀刻导电物质层420M而形成导电层420。此时，可以干法蚀刻导电物质层420M而形成导电层420。在进行干法蚀刻工序时，没有形成图案层的部分的导电物质层420M被蚀刻，形成图案层的部分的导电物质层420M残留而可以形成导电层420。
导电层420可以从掩模片410的上表面沿z轴方向具有第一厚度t1。此时，导电层420的第一厚度t1可以是1000埃
Figure BDA0002914308100000151
至3000埃
Figure BDA0002914308100000152
并且可以进行多种变形，例如，可以是1500埃
Figure BDA0002914308100000153
至3000埃
Figure BDA0002914308100000154
且可以是1000埃
Figure BDA0002914308100000155
至2500埃
Figure BDA0002914308100000156
等。例如，导电层420的第一厚度t1可以是1500埃
Figure BDA0002914308100000157
至2500埃
Figure BDA0002914308100000158
导电层420可以形成为与定义于掩模片410的贯通孔411相隔。作为一实施例，导电层420可以在平面上具有围绕掩模片410的形状。虽然未示出，但导电层420可以与定义在掩模片410的贯通孔411相隔，并且导电层420可以具有多种形状，例如，可以具有网格形状，且可以具有岛形状等。
参照图19，在蚀刻导电物质层420M而形成导电层420的步骤之后，还可以执行将框架430固定到导电层420的步骤以及拆卸掩模基板401的步骤。
在将框架430固定到导电层420的步骤中，导电层420可以借由静电力而固定于框架430。作为一实施例，框架430可以具有在平面上围绕导电层420的形状。虽然未示出，但框架430可以与定义于掩模片410的贯通孔411相隔，并且可以具有多种形状，例如，可以具有网格形状，且可以具有岛形状等。
此后，在将框架430固定到导电层420的步骤之后，可以从掩模片410拆卸掩模基板401。作为一实施例，也可以在从掩模片410拆卸掩模基板401之后，将框架430固定到导电层420。
对于精细金属掩模(FMM：Fine Metal Mask)而言，如果使用大面积掩模则会由于载荷而发生掩模的变形或者下垂现象，此时可能由于该掩模的变形或者下垂而发生图案扭曲。
并且，对于为此而配备包括有机物质的掩模片以及包括IZO的硬掩模的掩模而言，在进行利用硬掩模的有机物质干法蚀刻工序时，可能由于各向同性蚀刻而发生底切(Undercut)，从而发生由于硬掩模的尖端(tip)而导致沉积均匀度下降的问题。
根据本发明的一实施例的掩模的制造方法以及据此制造的掩模通过去除布置在包括有机物质的掩模片上的硬掩模并图案化导电层，从而可以防止或者最小化由于载荷而导致的掩模变形或者下垂现象的发生，并且可以防止或者最小化由于所述变形或者下垂而导致的图案扭曲的情形的发生，还可以防止或者最小化由于硬掩模的尖端(tip)而导致沉积均匀度下降的情形。
并且，通过去除布置在掩模片上的硬掩模并图案化导电层，可以在基板上形成显示装置的中间层或者发光层时以预先设定的图案准确地形成，进而可以提高沉积均匀度，且可以在包括有机物质的掩模片上自由地图案化导电层，因此可以以多种形状配备框架。
本发明虽然参考附图中示出的实施例进行了说明，但其仅为示例性的，只要是在本技术领域中具有普通知识的技术人员，便可以理解能够据此实现多种变形以及等同的其他实施例。因此，本发明的真正的技术保护范围应当根据所附的权利要求书的技术思想而被确定。

Claims (20)

1.一种掩模的制造方法，包括如下步骤：
在掩模基板上形成有机物质层，在所述有机物质层上图案化硬掩模；
蚀刻所述有机物质层而形成包括贯通孔的掩模片；
去除布置在所述掩模片上的所述硬掩模；
在所述掩模片上形成导电物质层；以及
蚀刻所述导电物质层而形成导电层。
2.如权利要求1所述的掩模的制造方法，其中，
在蚀刻所述有机物质层而形成包括贯通孔的掩模片的步骤中，
所述掩模片通过干法蚀刻工序而形成。
3.如权利要求1所述的掩模的制造方法，其中，
在所述掩模片上形成导电物质层的步骤中，
所述导电物质层包括Al、Ti、Mo、Cu、ITO、IZO以及IGZO中的至少一种物质。
4.如权利要求1所述的掩模的制造方法，其中，
在蚀刻所述导电物质层而形成导电层的步骤中，
所述导电层通过干法蚀刻工序而形成。
5.如权利要求1所述的掩模的制造方法，其中，
所述导电层从所述掩模片的上表面具有第一厚度，所述第一厚度为1500埃至2500埃。
6.如权利要求1所述的掩模的制造方法，其中，
所述导电层与所述贯通孔相隔，并且具有网格形状。
7.如权利要求1所述的掩模的制造方法，其中，
所述导电层中的至少一部分与所述贯通孔相隔，并且具有岛形状。
8.如权利要求1所述的掩模的制造方法，其中，
在蚀刻所述导电物质层而形成导电层的步骤之后还包括如下步骤：
在所述导电层固定框架；以及
拆卸所述掩模基板。
9.如权利要求8所述的掩模的制造方法，其中，
所述导电层借由静电力固定在所述框架。
10.如权利要求8所述的掩模的制造方法，其中，
所述框架与所述贯通孔相隔，并且具有网格形状。
11.如权利要求8所述的掩模的制造方法，其中，
所述框架中的至少一部分与所述贯通孔相隔，并且具有岛形状。
12.一种掩模，配备有：
框架；
掩模片，包括贯通孔；以及
导电层，在平面上与所述贯通孔相隔，并且布置在所述框架与所述掩模片之间，并固定在所述框架。
13.如权利要求12所述的掩模，其中，
所述导电层包括Al、Ti、Mo、Cu、ITO、IZO以及IGZO中的至少一种物质。
14.如权利要求12所述的掩模，其中，
所述导电层从所述掩模片的上表面具有第一厚度，所述第一厚度为1500埃至2500埃。
15.如权利要求12所述的掩模，其中，
所述导电层与所述贯通孔相隔，并且具有网格形状。
16.如权利要求12所述的掩模，其中，
所述导电层中的至少一部分与所述贯通孔相隔，并且具有岛形状。
17.如权利要求12所述的掩模，其中，
所述导电层借由静电力固定在所述框架。
18.如权利要求12所述的掩模，其中，
所述框架与所述贯通孔相隔，并且具有网格形状。
19.如权利要求12所述的掩模，其中，
所述框架中的至少一部分与所述贯通孔相隔，并且具有岛形状。
20.一种显示装置的制造方法，包括如下步骤：
形成像素电极；
利用权利要求12至19中的任意一项所述的掩模在所述像素电极上形成发光层或者中间层；以及
在所述发光层或者所述中间层上形成对电极。
CN202110096084.3A 2020-03-06 2021-01-25 掩模的制造方法、据此制造的掩模和显示装置的制造方法 Pending CN113437246A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200028585A KR20210113526A (ko) 2020-03-06 2020-03-06 마스크의 제조 방법, 이에 따라 제조된 마스크 및 이를 이용한 표시 장치의 제조 방법
KR10-2020-0028585 2020-03-06

Publications (1)

Publication Number Publication Date
CN113437246A true CN113437246A (zh) 2021-09-24

Family

ID=77555194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110096084.3A Pending CN113437246A (zh) 2020-03-06 2021-01-25 掩模的制造方法、据此制造的掩模和显示装置的制造方法

Country Status (3)

Country Link
US (2) US11584983B2 (zh)
KR (1) KR20210113526A (zh)
CN (1) CN113437246A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220014354A (ko) 2020-07-23 2022-02-07 삼성디스플레이 주식회사 마스크 및 마스크 제조 방법
KR20220091647A (ko) * 2020-12-23 2022-07-01 삼성디스플레이 주식회사 마스크 어셈블리의 제작 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004183044A (ja) 2002-12-03 2004-07-02 Seiko Epson Corp マスク蒸着方法及び装置、マスク及びマスクの製造方法、表示パネル製造装置、表示パネル並びに電子機器
CN105336855B (zh) * 2012-01-12 2020-08-04 大日本印刷株式会社 蒸镀掩模装置准备体
US9029049B2 (en) * 2013-02-20 2015-05-12 Infineon Technologies Ag Method for processing a carrier, a carrier, an electronic device and a lithographic mask
KR20160000069A (ko) 2014-06-23 2016-01-04 삼성디스플레이 주식회사 마스크 프레임 어셈블리 및 그 제조방법
KR20160061568A (ko) 2014-11-21 2016-06-01 삼성디스플레이 주식회사 마스크 프레임 조립체 및 그 제조방법
KR102606276B1 (ko) 2015-12-04 2023-11-27 삼성디스플레이 주식회사 마스크 조립체의 제조방법 및 표시 장치의 제조방법
CN112030102B (zh) * 2016-02-10 2022-12-06 鸿海精密工业股份有限公司 蒸镀掩模的制造方法
CN109168319B (zh) * 2016-03-29 2020-06-09 鸿海精密工业股份有限公司 蒸镀掩膜、蒸镀掩膜的制造方法、蒸镀方法及有机el显示装置的制造方法
KR20180032717A (ko) * 2016-09-22 2018-04-02 삼성디스플레이 주식회사 증착용 마스크, 표시 장치의 제조 장치 및 표시 장치의 제조 방법
KR102300029B1 (ko) 2017-07-27 2021-09-09 삼성디스플레이 주식회사 마스크 프레임 조립체와 이의 제조 방법 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
US20210277512A1 (en) 2021-09-09
KR20210113526A (ko) 2021-09-16
US11584983B2 (en) 2023-02-21
US20230167538A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
EP1796171B1 (en) Flat panel display and method of fabricating the same
US10629846B2 (en) Flexible display apparatus
US8803416B2 (en) Organic light emitting display apparatus and method of manufacturing organic light emitting display apparatus
US8461591B2 (en) Organic light emitting display apparatus and method of manufacturing the same
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
US10770484B2 (en) Thin film transistor, a method of manufacturing the same, and a display apparatus including the same
US20190165080A1 (en) Display device and method of manufacturing display device
US20230167538A1 (en) Method of manufacturing mask, mask manufactured by the same, and method of manufacturing display apparatus by using the same
US20220139970A1 (en) Display apparatus and method of manufacturing the same
US20210257433A1 (en) Display device
CN112151579A (zh) 显示设备和制造显示设备的方法
CN112825324A (zh) 显示装置及其制造方法
US20220181411A1 (en) Display apparatus and method of manufacturing the same
US20220006015A1 (en) Apparatus and method of manufacturing display apparatus
CN114497145A (zh) 显示设备和制造其的方法
KR20210014966A (ko) 기판 홀을 포함하는 디스플레이 장치
US20230371317A1 (en) Display apparatus
US20230371316A1 (en) Display apparatus and method of manufacturing the same
CN113257857A (zh) 显示装置
CN117082919A (zh) 显示装置
KR20210135386A (ko) 디스플레이 장치 및 그 제조 방법
KR20220153174A (ko) 표시 장치 및 그 제조 방법
KR20220106261A (ko) 표시 장치 및 그 제조 방법
KR20220125900A (ko) 표시 장치
KR20220079757A (ko) 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination