CN113421894A - 一种显示面板及其制作方法 - Google Patents
一种显示面板及其制作方法 Download PDFInfo
- Publication number
- CN113421894A CN113421894A CN202110692762.2A CN202110692762A CN113421894A CN 113421894 A CN113421894 A CN 113421894A CN 202110692762 A CN202110692762 A CN 202110692762A CN 113421894 A CN113421894 A CN 113421894A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- substrate
- via hole
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 376
- 239000002184 metal Substances 0.000 claims abstract description 376
- 239000000758 substrate Substances 0.000 claims abstract description 113
- 239000010409 thin film Substances 0.000 claims abstract description 47
- 238000002161 passivation Methods 0.000 claims description 76
- 238000000034 method Methods 0.000 claims description 55
- 239000000203 mixture Substances 0.000 claims description 13
- 238000009713 electroplating Methods 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 410
- 238000000151 deposition Methods 0.000 description 26
- 229910004205 SiNX Inorganic materials 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 239000000463 material Substances 0.000 description 19
- 238000000059 patterning Methods 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 229910052681 coesite Inorganic materials 0.000 description 12
- 229910052906 cristobalite Inorganic materials 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 12
- 229910052682 stishovite Inorganic materials 0.000 description 12
- 229910052905 tridymite Inorganic materials 0.000 description 12
- 150000002739 metals Chemical class 0.000 description 11
- 229910045601 alloy Inorganic materials 0.000 description 10
- 239000000956 alloy Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 229910003336 CuNi Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明涉及显示技术领域，公开了一种显示面板及其制作方法，该显示面板包括发光二极管、基板和器件层，器件层包括电极层和薄膜晶体管器件层，电极层包括第一金属部和第二金属部；第一金属部朝向发光二极管一侧设置有第一金属连接部和第二金属连接部，第一金属连接部与第一金属部、发光二极管的第一电极连接，第二金属连接部与第二金属部、发光二极管的第二电极连接，且第一金属连接部和第二金属连接部用于与发光二极管连接的面位于平行于基板的同一平面内。该显示面板及其制作方法改善了电镀金属层的厚度均匀性较差，LED Bonding时，LED阴阳极PAD高度差异超出锡膏所能覆盖的范围，会造成Bonding失效的问题。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种显示面板及其制作方法。
背景技术
Micro-LED技术，即LED微缩化和矩阵化技术，是指在一个芯片上集成高密度微小尺寸的LED阵列(如:LED显示屏每一个像素可定址、单独驱动点亮)，将像素点距离从毫米级降至微米级。Micro-LED显示器件，具有自发光显示特性，且具有全固态、长寿命、高亮度、低功耗、体积较小、超高分辨率、可应用于高温或辐射等极端环境的优势。同时，Micro LED不仅效率高、寿命长，材料也不易受到环境影响，因此，表现相对稳定，也能避免产生残影现象等，可广泛应用于显示屏、背光源及照明等显示领域，被誉为下一代显示技术。
现有技术中，大尺寸、高分辨率显示面板需要金属走线的宽度越来越窄，导致电阻值上升。为满足IR drop(压降)要求、确保Micro LED显示均匀性，金属走线的厚度需要足够厚。无论是Mini LED，还是Micro LED，不管是背光产品还是现实产品，金属走线大多通过金属Cu制备。一般Cu厚度＜2um时，使用Sputter(溅射)方式，Cu厚度＞2um时，使用电镀方式。未来更高端产品，对Cu厚度要求会越来越高，例如：可能为20um、30um，甚至50um等，这种高厚度Cu均需要电镀工艺制作。
目前常用的LTPS(低温多晶硅技术)背板+电镀工艺的Mini/Micro LED显示面板中，为了保障金属Cu CD Bias(关键尺寸偏差量)足够小，满足高分辨率产品要求，需要使用加成法电镀的方式。但加成法因为需要制作PR(光刻胶)挡墙，属于Pattern(图案)镀，挡墙的形状(Width/Space)以及密度分布，对电镀影响较大，导致电镀金属层的厚度均匀性差(同一电镀参数下，Cu厚度差异可能大于5um)，这就导致LED Bonding(绑定)时，LED阴阳极PAD高度差异超出锡膏所能覆盖(cover)的范围，以致Bonding失效。
发明内容
本发明提供了一种显示面板及其制作方法，用于改善电镀金属层的厚度均匀性较差，LED Bonding时，LED阴阳极PAD高度差异超出锡膏所能覆盖的范围，会造成Bonding失效的问题。
为达到上述目的，本发明提供以下技术方案：
一种显示面板，包括发光二极管、基板和器件层，其中：
所述器件层包括电极层和薄膜晶体管器件层，所述电极层包括间隔设置的第一金属部和第二金属部，所述第一金属部与所述薄膜晶体管器件层中的漏极连接；
所述第一金属部和所述第二金属部朝向所述发光二极管一侧设置有第一金属连接部和第二金属连接部，所述第一金属连接部与所述第一金属部以及所述发光二极管的第一电极连接，所述第二金属连接部与所述第二金属部以及所述发光二极管的第二电极连接，且所述第一金属连接部和所述第二金属连接部用于与所述发光二极管连接的面位于平行于所述基板的同一平面内。
本发明提供的显示面板中器件层包括电极层和薄膜晶体管器件层，电极层又包括间隔设置的第一金属部和第二金属部，第一金属部和第二金属部朝向发光二极管一侧设置有第一金属连接部和第二金属连接部；第一金属连接部用于连接第一金属部和发光二极管的第一电极，第二金属连接部用于连接第二金属部以及发光二极管的第二电极，且第一金属连接部用于与第一电极连接的面和第二金属连接部用于与第二电极连接的面，位于平行于基板的同一平面内，因而，能够减小甚至消除发光二极管阴阳极PAD(阴阳极底端用于与对应的金属连接部连接的部分)之间的高度差异，保证发光二极管的有效Bonding。
可选地，所述电极层位于所述基板与所述薄膜晶体管器件层之间；
所述发光二极管位于所述基板背离所述器件层的一侧，所述第一金属连接部穿过所述基板连接所述第一金属部与所述发光二极管的第一电极，所述第二金属连接部穿过所述基板连接所述第二金属部以及所述发光二极管的第二电极。
可选地，所述薄膜晶体管器件层包括设置于所述电极层背离所述基板一侧的第一钝化层、设置于所述第一钝化层上的平坦层、设置于所述平坦层上的栅极层、设置于所述栅极层上的栅极绝缘层、设置于所述栅极绝缘层上的有源层、设置于所述栅极绝缘层上的源漏电极层，以及设置于所述有源层、所述源漏电极层上的第二钝化层。
可选地，所述基板朝向所述发光二极管的一侧设置有第三钝化层，所述基板以及所述第三钝化层上均形成有对应与所述第一金属连接部和所述第二金属连接部的孔；
所述第一金属连接部和所述第二金属连接部形成于对应的所述孔中。
可选地，所述第一金属连接部以及所述第二金属连接部与所述电极层分层设置。
可选地，所述薄膜晶体管器件层位于所述基板与所述电极层之间。
可选地，所述第一金属连接部和所述第二金属连接部位于所述电极层背离所述薄膜晶体管器件层的一侧，且所述第一金属连接部上形成有用于与所述发光二极管的第一电极连接的第一台阶面，所述第一电极与所述第一台阶面连接；
所述第二金属连接部上形成有用于与所述发光二极管的第二电极连接的第二台阶面，所述第二电极与所述第二台阶面连接；
所述第一台阶面和所述第二台阶面位于同一平面内，且该所述平面与所述基板平行。
本实施例还提供一种显示面板的制作方法，包括：
在基板上制备器件层及第一金属连接部和第二金属连接部；其中，所述器件层包括电极层和薄膜晶体管器件层，所述电极层包括间隔设置的第一金属部和第二金属部，所述第一金属部与所述薄膜晶体管器件层中的漏极连接；
所述第一金属连接部设置于所述第一金属部朝向发光二极管一侧，所述第二金属连接部设置于所述第二金属部朝向所述发光二极管一侧，所述第一金属连接部与所述第一金属部以及所述发光二极管的第一电极连接，所述第二金属连接部与所述第二金属部以及所述发光二极管的第二电极连接，且所述第一金属连接部和所述第二金属连接部用于与所述发光二极管连接的面位于平行于所述基板的同一平面内。
本发明提供的显示面板的制作方法制备的显示面板中器件层包括电极层和薄膜晶体管器件层，电极层又包括间隔设置的第一金属部和第二金属部，第一金属部和第二金属部朝向发光二极管一侧设置有第一金属连接部和第二金属连接部；第一金属连接部用于连接第一金属部和发光二极管的第一电极，第二金属连接部用于连接第二金属部以及发光二极管的第二电极，且第一金属连接部用于与第一电极连接的面和第二金属连接部用于与第二电极连接的面，位于平行于基板的同一平面内，因而，能够减小甚至消除发光二极管阴阳极PAD之间的高度差异，保证发光二极管的有效Bonding。
可选地，所述在基板上制备器件层，具体包括：
在所述基板上制备所述电极层；
在所述电极层上制备所述薄膜晶体管器件层；
其中，所述发光二极管位于所述基板背离所述器件层的一侧，所述第一金属连接部穿过所述基板连接所述第一金属部与所述发光二极管的第一电极，所述第二金属连接部穿过所述基板连接所述第二金属部以及所述发光二极管的第二电极。
可选地，所述在所述基板上制备所述电极层之前，还包括：
在所述基板一侧形成第三钝化层，且在所述基板另一侧形成缓冲层；
在所述缓冲层一侧通过构图工艺形成第一过孔和第二过孔，其中，所述第一过孔和所述第二过孔均贯穿所述缓冲层以及所述基板，并有一部分延伸至所述第三钝化层中；
在所述基板上制备所述电极层、以及制备所述第一金属连接部和所述第二金属连接部，包括：
在所述缓冲层上通过电镀工艺形成金属层，并通过构图工艺形成所述第一金属部和第二金属部，其中，所述第一金属部覆盖所述第一过孔，且所述金属层填充于所述第一过孔内的部分形成所述第一金属连接部；所述第二金属部覆盖所述第二过孔，且所述金属层填充于所述第二过孔内的部分形成所述第二金属连接部。
可选地，所述在所述基板上制备所述电极层之后，包括：
在所述基板背离所述电极层的一侧通过构图工艺形成第一过孔和第二过孔，其中，所述第一过孔贯穿所述基板以露出所述第一金属部，所述第二过孔贯穿所述基板以露出所述第二金属部；
在所述基板背离所述电极层的一侧表面通过沉积工艺形成金属层，并通过构图工艺形成第一焊盘和第二焊盘，其中，所述第一焊盘覆盖所述第一过孔，且所述金属层填充于所述第一过孔内、与所述第一金属部电连接，所述第一焊盘和所述金属层填充于所述第一过孔内的部分配合形成所述第一金属连接部；所述第二焊盘覆盖所述第二过孔，且所述金属层填充于所述第二过孔内、与第二金属部电连接，所述第二焊盘和所述金属层填充于所述第二过孔内的部分配合形成所述第二金属连接部。
可选地，所述在基板上制备器件层，具体包括：
在所述基板上制备薄膜晶体管器件层；
在所述薄膜晶体管器件层上制备所述电极层。
可选地，所述在所述薄膜晶体管器件层上制备所述电极层之后，包括：
在所述电极层上制备第四钝化层，并通过构图工艺形成第一过孔和第二过孔，其中，所述第一过孔连通至所述第一金属部，所述第二过孔连通至所述第二金属部；
在所述第四钝化层上通过溅射工艺形成金属层，并通过构图工艺形成第一焊盘和第二焊盘，其中，所述第一焊盘覆盖所述第一过孔，且所述金属层填充于所述第一过孔内、与所述第一金属部电连接，所述第一焊盘和所述金属层填充于所述第一过孔内的部分配合形成所述第一金属连接部；所述第二焊盘覆盖所述第二过孔，且所述金属层填充于所述第二过孔内、与第二金属部电连接，所述第二焊盘和所述金属层填充于所述第二过孔内的部分配合形成所述第二金属连接部。
附图说明
图1为本发明实施例提供的一种显示面板的结构示意图；
图2为本发明实施例提供的另一种显示面板的结构示意图；
图3为本发明实施例提供的另一种显示面板的结构示意图。
图标：1-发光二极管；2-基板；3-电极层；31-第一金属部；32-第二金属部32；4-薄膜晶体管器件层；41-第一钝化层；42-平坦层；43-栅极层；44-栅极绝缘层；45-有源层；46-源漏电极层；47-第二钝化层；48-缓冲层；5-第一金属连接部；51-第一台阶面；6-第二金属连接部；61-第二台阶面；7-第三钝化层；101-遮光层；102-缓冲层；103-有源层；104-栅极绝缘层；105-栅极层；106-栅极绝缘层；107-栅极层；108-层间介电层；109-源漏电极层；110-平坦层；111-钝化层；112-钝化层；113-钝化层；114-平坦层；115-黑矩阵。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1-图3所示，本实施例提供的一种显示面板包括发光二极管1、基板2和器件层，其中：
器件层包括电极层3和薄膜晶体管器件层4，电极层3包括间隔设置的第一金属部31和第二金属部32，第一金属部31与薄膜晶体管器件层4中的漏极连接；
第一金属部31和第二金属部32朝向发光二极管1一侧设置有第一金属连接部5和第二金属连接部6，第一金属连接部5与第一金属部31以及发光二极管1的第一电极连接，第二金属连接部6与第二金属部32以及发光二极管1的第二电极连接，且第一金属连接部5和第二金属连接部6用于与发光二极管1连接的面位于平行于基板2的同一平面内。显然，第一电极和第二电极一个为发光二极管1的阳极，另一个为发光二极管1的阴极。
本实施例提供的显示面板中器件层包括电极层3和薄膜晶体管器件层4，电极层3又包括间隔设置的第一金属部31和第二金属部32，第一金属部31和第二金属部32朝向发光二极管1一侧设置有第一金属连接部5和第二金属连接部6；第一金属连接部5用于连接第一金属部31和发光二极管1的第一电极，第二金属连接部6用于连接第二金属部32以及发光二极管1的第二电极，且第一金属连接部5用于与第一电极连接的面和第二金属连接部6用于与第二电极连接的面，位于平行于基板2的同一平面内，因而，能够减小甚至消除发光二极管1阴阳极PAD(阴阳极底端用于与对应的金属连接部连接的部分)之间的高度差异，保证发光二极管1的有效Bonding(绑定)。
一种可选的实现方式中，上述第一电极为发光二极管1的阳极，上述第二电极为发光二极管1的阴极；第二金属部32为Vss走线，与第一金属部以及第二金属部同层制备的还可以有Vdd走线；发光二极管可以为uLED(多分区布光独立控制发光二极管)、Mini LED或者Micro LED。
一种可选的实现方式中，电极层3位于基板2与薄膜晶体管器件层4之间；发光二极管1位于基板2背离器件层的一侧，第一金属连接部5穿过基板2连接第一金属部31与发光二极管1的第一电极，第二金属连接部6穿过基板2连接第二金属部32以及发光二极管1的第二电极。
电极层3位于基板2与薄膜晶体管器件层4之间，因而，电极层3朝向基板2的一面基本为平面。第一金属连接部5穿过基板2与第一金属部31的底面连接，第二金属连接部6穿过基板2与第二金属部32的底面连接，能够尽可能保证第一金属连接部5用于与第一电极连接的面和第二金属连接部6用于与第二电极连接的面，位于平行于基板2的同一平面内。
此外，背面Bonding减少了Bonding时压力、温度对TFT特性的影响。因此大幅提升显示器件制作良率及显示品质，特别适用于透明显示。
一种可选的实现方式中，基板2与电极层3之间形成有缓冲层48，电极层3设置于缓冲层48上，位于缓冲层48与薄膜晶体管器件层4之间。
在上述实施例的基础上，具体设置上述薄膜晶体管器件层4时，薄膜晶体管器件层4可以包括设置于电极层3背离基板2一侧的第一钝化层41、设置于第一钝化层41上的平坦层42、设置于平坦层42上的栅极层43、设置于栅极层43上的栅极绝缘层44、设置于栅极绝缘层44上的有源层45、设置于栅极绝缘层44上的源漏电极层46，以及设置于有源层45、源漏电极层46上的第二钝化层47。
一种可选的实现方式中，第二钝化层47上设有平坦层。
在上述实施例的基础上，一种可选的实现方式中，基板2朝向发光二极管1的一侧设置有第三钝化层7，第三钝化层7上设有平坦层，基板2以及第三钝化层7上均形成有对应与第一金属连接部5和第二金属连接部6的孔；第一金属连接部5和第二金属连接部6形成于对应的孔中；平坦层上设有供发光二极管1的第一电极和第二电极穿过的通孔。
具体设置时，第一金属连接部5以及第二金属连接部6，与电极层3分层设置。
除了电极层3位于基板2与薄膜晶体管器件层4之间外，本实施例提供的显示面板中，还可以是薄膜晶体管器件层4位于基板2与电极层3之间，发光二极管1位于带电极层3背离薄膜晶体管器件层4的一侧。
进一步地，一种可选地实现方式中，第一金属连接部5和第二金属连接部6位于电极层3背离薄膜晶体管器件层4的一侧，且第一金属连接部5上形成有用于与发光二极管1的第一电极连接的第一台阶面51，第一电极与第一台阶面51连接；
第二金属连接部6上形成有用于与发光二极管1的第二电极连接的第二台阶面61，第二电极与第二台阶面61连接；
第一台阶面51和第二台阶面61位于同一平面内，且该平面与基板2平行。
本实施例提供的一种显示面板的制作方法包括：
在基板2上制备器件层及第一金属连接部5和第二金属连接部6；其中，器件层包括电极层3和薄膜晶体管器件层4，电极层3包括间隔设置的第一金属部31和第二金属部32，第一金属部31与薄膜晶体管器件层4中的漏极连接；
第一金属连接部5设置于第一金属部31朝向发光二极管1一侧，第二金属连接部6设置于第二金属部32朝向发光二极管1一侧，第一金属连接部5与第一金属部31以及发光二极管1的第一电极连接，第二金属连接部6与第二金属部32以及发光二极管1的第二电极连接，且第一金属连接部5和第二金属连接部6用于与发光二极管1连接的面位于平行于基板2的同一平面内。
显然，第一电极和第二电极一个为发光二极管1的阳极，另一个为发光二极管1的阴极。
本实施例提供的显示面板的制作方法制备的显示面板中器件层包括电极层3和薄膜晶体管器件层4，电极层3又包括间隔设置的第一金属部31和第二金属部32，第一金属部31和第二金属部32朝向发光二极管1一侧设置有第一金属连接部5和第二金属连接部6；第一金属连接部5用于连接第一金属部31和发光二极管1的第一电极，第二金属连接部6用于连接第二金属部32以及发光二极管1的第二电极，且第一金属连接部5用于与第一电极连接的面和第二金属连接部6用于与第二电极连接的面，位于平行于基板2的同一平面内，因而，能够减小甚至消除发光二极管1阴阳极PAD之间的高度差异，保证发光二极管1的有效Bonding。
一种可选的实现方式中，在基板2上制备器件层，具体包括：
在基板2上制备电极层3；
在电极层3上制备薄膜晶体管器件层4；
其中，发光二极管1位于基板2背离器件层的一侧，第一金属连接部5穿过基板2连接第一金属部31与发光二极管1的第一电极，第二金属连接部6穿过基板2连接第二金属部32以及发光二极管1的第二电极。
进一步地，一种可选地实现方式中，如图3所示，在基板2上制备电极层3之前，还包括：
在基板2一侧形成第三钝化层7，且在基板2另一侧形成缓冲层48；
在缓冲层48一侧通过构图工艺形成第一过孔和第二过孔，其中，第一过孔和第二过孔均贯穿缓冲层48以及基板2，并有一部分延伸至第三钝化层7中；
在基板2上制备电极层3、以及制备第一金属连接部5和第二金属连接部6，包括：
在缓冲层48上通过电镀工艺形成金属层，并通过构图工艺形成第一金属部31和第二金属部32，其中，第一金属部31覆盖第一过孔，且金属层填充于第一过孔内的部分形成第一金属连接部5；第二金属部32覆盖第二过孔，且金属层填充于第二过孔内的部分形成第二金属连接部6。
一种可选地实现方式中，如图2所示，在基板2上制备电极层3之后，包括：
在基板2背离电极层3的一侧通过构图工艺形成第一过孔和第二过孔，其中，第一过孔贯穿基板2以露出第一金属部31，第二过孔贯穿基板2以露出第二金属部32；
在基板2背离电极层3的一侧表面通过沉积工艺形成金属层，并通过构图工艺形成第一焊盘和第二焊盘，其中，第一焊盘覆盖第一过孔，且金属层填充于第一过孔内、与第一金属部31电连接，第一焊盘和金属层填充于第一过孔内的部分配合形成第一金属连接部5；第二焊盘覆盖第二过孔，且金属层填充于第二过孔内、与第二金属部32电连接，第二焊盘和金属层填充于第二过孔内的部分配合形成第二金属连接部6。
作为一种替换方式，在基板2上制备器件层，具体包括：
在基板2上制备薄膜晶体管器件层4；
在薄膜晶体管器件层4上制备电极层3。
进一步地，一种可选地实现方式中，如图1所示，在薄膜晶体管器件层4上制备电极层3之后，包括：
在电极层3上制备第四钝化层，并通过构图工艺形成第一过孔和第二过孔，其中，第一过孔连通至第一金属部31，第二过孔连通至第二金属部32；
在第四钝化层上通过溅射工艺形成金属层，并通过构图工艺形成第一焊盘和第二焊盘，其中，第一焊盘覆盖第一过孔，且金属层填充于第一过孔内、与第一金属部31电连接，第一焊盘和金属层填充于第一过孔内的部分配合形成第一金属连接部5；第二焊盘覆盖第二过孔，且金属层填充于第二过孔内、与第二金属部32电连接，第二焊盘和金属层填充于第二过孔内的部分配合形成第二金属连接部6。
下面结合图1对本实施例提供的一种显示面板的制作方法进行详细介绍，该制作方法包括如下步骤：
步骤S1、在基板2上制作LS(遮光层101)；
可选地，该遮光层101由Al、Mo等金属或合金制备而成，通常为金属Mo制备而成，遮光层101的厚度可以为500A；上述基板2可以为玻璃(glass)基板2。
步骤S2、在遮光层101上沉积Buffer(缓冲层102)；
其中，缓冲层102可由SiNx、SiO2、SiON中的一种或任意组合制备而成，具体地，可以为SiNx/SiO2叠层结构，其中，SiNx层的厚度可以为500A，SiO2层的厚度可以为3000A；
步骤S3、在缓冲层102上制作Active(有源层103)；
具体地，可以采用LTPS(低温多晶硅技术，Low Temperature Ploy-Silicon)；有源层103的厚度可以470A；
步骤S4、在有源层103上，沉积GI(栅极绝缘层104)，并形成相应通孔；
其中，栅极绝缘层104可以采用SiNx、SiO2、SiON中的一种或任意组合制备而成，具体可以为SiO2/SiNx叠层结构，其中SiO2层的厚度可以为800A，SiNx层的厚度可以为400A；
步骤S5、在栅极绝缘层104上，制作Gate(栅极层105)图形；
其中，该栅极层105可以采用Al、Mo等金属或合金制备而成，具体可为金属Mo制备而成；该栅极层105的厚度可以为3100A；
步骤S6、在步骤S5制备而成的栅极层105上，沉积GI(栅极绝缘层106)；
其中，该栅极绝缘层106可以采用SiNx、SiO2、SiON中的一种或任意组合制备而成，具体可以为SiNx结构，该栅极绝缘层106的厚度可以为1400A；
步骤S7、在步骤S6制备而成的栅极绝缘层106上，制作出栅极层107；
其中，该栅极层107可以采用Al、Mo等金属或合金制备而成，具体可为金属Mo制备而成；该栅极层107的厚度可以为3100A；
步骤S8、在骤S7制备而成的栅极层107上，沉积ILD(层间介电层108)；
其中，该层间介电层108具体可以采用SiNx、SiO2、SiON中的一种或任意组合制备而成，例如，可以为SiO2/SiNx叠层结构，此时，SiO2层的厚度可以为2000A，SiNx层的厚度可以为3000A；
通过Photo(光刻)、刻蚀、剥离等工艺将层间介电层图案化，从而制作出SD(源漏电极层)与有源层103电连接的通孔；
步骤S9、在层间介电层上沉积源漏电极层材料，并通过光刻、刻蚀、剥离等工艺将其图案化，制作出源漏电极层109；
其中，源漏电极层可以采用Mo、Al、Ti等金属或其合金组合制备而成，例如：为Ti/Al/Ti叠层，此时，该三层的厚度可以依次为500A、6500A和500A；
步骤S10、在源漏电极上制作PLN(平坦层110)；
其中，平坦层110可以采用树脂材料制备而成，平坦层110的厚度可以为2um；通过固化、灰化等工艺将平坦层图案化，制作出与上方Cu电极电性连接的通孔；
步骤S11、在平坦层110上沉积PVX(钝化层111)，并在钝化层111上制备通孔和排气；
其中，钝化层111可以为SiNx结构，厚度可以为2000A。
步骤S12、采用Cu电镀加成法在钝化层上制备第一金属部31以及第二金属部32。
可见电镀后形成Cu高低不平，即Cu厚度均匀性较差。例如：形成Cu厚度差＞5um，超出LED Bonding时锡膏所允许的段差，此时，如果直接进行LED Bonding将导致LED Bonding失效；
步骤S13、在第一金属部31以及第二金属部32等上沉积钝化层112，并在该钝化层上制作通孔和排气孔；
其中，钝化层112可以为SiNx结构，钝化层的厚度可以大于等于2000A。；
步骤S14、在步骤S13制备而成的钝化层上，采用Sputter(溅射)方式沉积金属层；通过光刻、刻蚀、剥离等工艺将金属层图案化形成第一金属连接部5及第二金属连接部6；
由于下方电镀层存在厚度差异，因此PAD图案形成时需做部分引出区域，确保该部分平整；
其中，该金属层可以采用Mo，Al，Ti等金属或其合金组合制备而成，例如：使用厚度为500A的CuNi层。
步骤S15、在第一金属连接部5及第二金属连接部6上沉积钝化层113；
其中，该钝化层113可以为SiNx结构，该钝化层的厚度可以大于等于2000A；
步骤S16、在步骤S15制备而成的钝化层上，制作平坦层114；
其中，该平坦层114可以采用树脂材料制备而成，该平坦层114的厚度可以大于等于2um(具体根据电镀Cu的厚度而定)；
步骤S17、在步骤S16制备而成的平坦层114上制作BM(黑矩阵115)，作为上防反射层，以提升显示效果(主要避免器件中各层金属，尤其是Cu的反射效应对显示效果的影响)；
步骤S18、通过构图工艺，在步骤S15制备而成的钝化层上以及步骤S16制备而成的平坦层上制作用于供发光二甲管的阳极和阴极通过以与对应的第一金属连接和第二金属连接部6连接的孔；
步骤S19、进行发光二极管1的转印，完成发光二极管1的阳极与第一金属连接部5的连接以及发光二极管1的阴极与第二金属连接部6的连接。
下面结合图2对本实施例提供的另一种显示面板的制作方法进行详细介绍，该制作方法包括如下步骤：
步骤S1、在基板2沉积缓冲层48；
其中，缓冲层48可由SiNx、SiO2、SiON中的一种或任意组合制备而成，缓冲层48的厚度可以大于等于2000A；
步骤S2、采用加成法电镀工艺在缓冲层48上制作出第一金属部31、第二金属部32等走线；
其中，上述走线可以采用金属Cu制备而成，上述走线的厚度根据设计需求而定，例如：大于等于2um；
步骤S3、在第一金属部31和第二金属部32上沉积第一钝化层41；
其中，第一钝化层41可以由SiNx制备而成，第一钝化层41的厚度可以大于2000A(具体根据电镀Cu的厚度而定)；
步骤S4、在第一钝化层41上制作平坦层42，将高低不平的电镀Cu层平坦化；同时制作出通孔(后续与源漏极电连接)；
步骤S5、在平坦层42上沉积金属层，通过光刻、刻蚀等工艺将其图案化形成栅极层43；
其中，栅极层43可以采用Mo、Al、Cu等金属或上述金属的合金制备而成，栅极层43结构上可以为单层或叠层；
步骤S6、在栅极层上，沉积栅极绝缘层44；
其中，栅极绝缘层44可以采用SiNx、SiOx、SiON中的一种或其中任意几种的组合制备而成；
步骤S7、在栅极绝缘层44上沉积有源层材料，并通过光刻、刻蚀等工艺将有源层材料图案化，形成有源层45；
其中，有源层45可以采用IGZO、IZO、GZO等材料制备而成。
步骤S8、在栅极绝缘层44上沉积源漏电极层材料，并通过光刻、刻蚀等工艺将其图案化以形成源漏电极层；
其中，源漏电极层46可以采用Mo、Al、Cu等金属或上述金属的合金制备而成，源漏电极层46在结构上可以为单层或叠层；
步骤S9、在源漏电极层46及有源层45上沉积第二钝化层47；
其中，第二钝化层47可以采用SiOx、SiNx、SiON中的一种或其中几种的组合制备而成；第二钝化层47的结构可以为单层、叠层或多层；与背沟道接触的为SiOx；
步骤S10、在第二钝化层47上制作平坦层，进行平坦化；
优选地，该平坦层可以是采用黑色resin(树脂)制备而成，该平坦层的厚度可以为5000A以上；
黑色树脂材料制备的平坦层能够起到防反射层作用、防止Cu等金属反射及LED串色，提升显示效果；
步骤S11、将基板2翻面，在基板2背离缓冲层48的一面制作通孔到电镀Cu层；
步骤S12、沉积金属层，通过光刻、刻蚀、剥离等工艺将其图案化，形成第一焊盘和第二焊盘；其中，金属层可以采用Mo，Al，Ti等金属或其合金组合制备而成，例如：使用厚度为500A的CuNi层。第一焊盘与对应的电镀Cu层配合形成第一金属连接部5；第二焊盘与对应的电镀Cu层配合形成第二金属连接部6。
由于第一金属连接部5和第二金属连接部6与电镀Cu层下表面接触，因而，无需做引出区域也可以确保平整；同时能够减少金属占比面积；
步骤S13、沉积第三钝化层7；
其中，第三钝化层7可以采用SiNx制备而成，第三钝化层7的厚度可以大于2000A(具体可根据电镀Cu的厚度而定)；
步骤S14、在第三钝化层7上制作平坦层，进行平坦化，并形成通孔。
其中，该平坦层可以采用黑色resin(树脂)材料，厚度可以为5000A以上。
黑色树脂材料制备的该平坦层能够起到防反射层作用：防止Cu等金属反射及LED串色，提升显示效果；
步骤S15、在步骤S14制备完成的平坦层上制作通孔，漏出第一焊盘和第二焊盘；
步骤S16、进行发光二极管1(例如：Micro LED)的转印和封胶。
该实施例中采用Oxide(氧化物)工艺(无LTPS高温工艺，可将电镀Cu层设置于TFT下方)，因与电镀层下表面接触，所以能够确保第一焊盘和第二焊盘平整；且无需额外引出PAD区，不增加金属占比面积，提升了透过率，尤其对于透明显示器件；同时，采用11道Mask工艺，简化制程，提升了成本竞争力。
下面结合图3对本实施例提供的另一种显示面板的制作方法进行详细介绍，该制作方法包括如下步骤：
背面制程：
步骤S1、在基板2一侧表面沉积第三钝化层7；
其中，第三钝化层7可以由SiNx制备而成，第三钝化层7的厚度可以大于2000A；
步骤S2、在第三钝化层7上制作平坦层，进行平坦化，并形成通孔。
可选地，平坦层可以采用黑色resin材料，第三钝化层7的厚度可以为5000A以上；
采用黑色树脂材料制备平坦层，能够起到防反射层作用：防止Cu等金属反射及LED串色，提升显示效果；
正面制程：
步骤S1、在基板2背离第三钝化层7的一面沉积缓冲层48；
其中，缓冲层48可以采用SiNx、SiO2、SiON中的一种或任意组合制备而成，例如：缓冲层48可以由SiNx制备而成，厚度可以大于等于2000A；
步骤S2、在缓冲层48一侧通过构图工艺形成第一过孔和第二过孔，其中，第一过孔和第二过孔均贯穿缓冲层48以及基板2，并有一部分延伸至第三钝化层7中；
步骤S3、采用加成法电镀工艺在缓冲层48上制作出第一金属部31、第二金属部32等走线；
其中，上述走线可以采用金属Cu制备而成，上述走线的厚度根据设计需求而定，例如：大于等于2um；
步骤S3、在第一金属部31和第二金属部32上沉积第一钝化层41；
其中，第一钝化层41可以由SiNx制备而成，第一钝化层41的厚度可以大于2000A(具体根据电镀Cu的厚度而定)；
步骤S4、在第一钝化层41上制作平坦层42，将高低不平的电镀Cu层平坦化；同时制作出通孔(后续与源漏极电连接)；
步骤S5、在平坦层42上沉积金属层，通过光刻、刻蚀等工艺将其图案化形成栅极层43；
其中，栅极层43可以采用Mo、Al、Cu等金属或上述金属的合金制备而成，栅极层43结构上可以为单层或叠层；
步骤S6、在栅极层上，沉积栅极绝缘层44；
其中，栅极绝缘层44可以采用SiNx、SiOx、SiON中的一种或其中任意几种的组合制备而成；
步骤S7、在栅极绝缘层44上沉积有源层材料，并通过光刻、刻蚀等工艺将有源层材料图案化，形成有源层45；
其中，有源层45可以采用IGZO、IZO、GZO等材料制备而成。
步骤S8、在栅极绝缘层44上沉积源漏电极层材料，并通过光刻、刻蚀等工艺将其图案化以形成源漏电极层；
其中，源漏电极层46可以采用Mo、Al、Cu等金属或上述金属的合金制备而成，源漏电极层46在结构上可以为单层或叠层；
步骤S9、在源漏电极层46及有源层45上沉积第二钝化层47；
其中，第二钝化层47可以采用SiOx、SiNx、SiON中的一种或其中几种的组合制备而成；第二钝化层47的结构可以为单层、叠层或多层；与背沟道接触的为SiOx；
步骤S10、在第二钝化层47上制作平坦层，进行平坦化；
优选地，该平坦层可以是采用黑色resin(树脂)制备而成，该平坦层的厚度可以为5000A以上；
黑色树脂材料制备的平坦层能够起到防反射层作用、防止Cu等金属反射及LED串色，提升显示效果；
背面制程：
步骤S1、在平坦层上制作对应于第一过孔和第二过孔的通孔，且通孔延伸至对应的第一过孔和第二过孔；
步骤S2、进行发光二极管(例如：Micro LED)的转印和封胶。
本实施例提供的显示面板的制作方法在上一实施例的基础上，进一步简化制程，最多只用9道Mask工艺，进一步提升了成本竞争力。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (13)
1.一种显示面板，其特征在于，包括发光二极管、基板和器件层，其中：
所述器件层包括电极层和薄膜晶体管器件层，所述电极层包括间隔设置的第一金属部和第二金属部，所述第一金属部与所述薄膜晶体管器件层中的漏极连接；
所述第一金属部和所述第二金属部朝向所述发光二极管一侧设置有第一金属连接部和第二金属连接部，所述第一金属连接部与所述第一金属部以及所述发光二极管的第一电极连接，所述第二金属连接部与所述第二金属部以及所述发光二极管的第二电极连接，且所述第一金属连接部和所述第二金属连接部用于与所述发光二极管连接的面位于平行于所述基板的同一平面内。
2.根据权利要求1所述的显示面板，其特征在于，所述电极层位于所述基板与所述薄膜晶体管器件层之间；
所述发光二极管位于所述基板背离所述器件层的一侧，所述第一金属连接部穿过所述基板连接所述第一金属部与所述发光二极管的第一电极，所述第二金属连接部穿过所述基板连接所述第二金属部以及所述发光二极管的第二电极。
3.根据权利要求2所述的显示面板，其特征在于，所述薄膜晶体管器件层包括设置于所述电极层背离所述基板一侧的第一钝化层、设置于所述第一钝化层上的平坦层、设置于所述平坦层上的栅极层、设置于所述栅极层上的栅极绝缘层、设置于所述栅极绝缘层上的有源层、设置于所述栅极绝缘层上的源漏电极层，以及设置于所述有源层、所述源漏电极层上的第二钝化层。
4.根据权利要求2所述的显示面板，其特征在于，所述基板朝向所述发光二极管的一侧设置有第三钝化层，所述基板以及所述第三钝化层上均形成有对应与所述第一金属连接部和所述第二金属连接部的孔；
所述第一金属连接部和所述第二金属连接部形成于对应的所述孔中。
5.根据权利要求2-4任一项所述的显示面板，其特征在于，所述第一金属连接部以及所述第二金属连接部与所述电极层分层设置。
6.根据权利要求1所述的显示面板，其特征在于，所述薄膜晶体管器件层位于所述基板与所述电极层之间。
7.根据权利要求6所述的显示面板，其特征在于，所述第一金属连接部和所述第二金属连接部位于所述电极层背离所述薄膜晶体管器件层的一侧，且所述第一金属连接部上形成有用于与所述发光二极管的第一电极连接的第一台阶面，所述第一电极与所述第一台阶面连接；
所述第二金属连接部上形成有用于与所述发光二极管的第二电极连接的第二台阶面，所述第二电极与所述第二台阶面连接；
所述第一台阶面和所述第二台阶面位于同一平面内，且该所述平面与所述基板平行。
8.一种显示面板的制作方法，其特征在于，包括：
在基板上制备器件层及第一金属连接部和第二金属连接部；其中，所述器件层包括电极层和薄膜晶体管器件层，所述电极层包括间隔设置的第一金属部和第二金属部，所述第一金属部与所述薄膜晶体管器件层中的漏极连接；
所述第一金属连接部设置于所述第一金属部朝向发光二极管一侧，所述第二金属连接部设置于所述第二金属部朝向所述发光二极管一侧，所述第一金属连接部与所述第一金属部以及所述发光二极管的第一电极连接，所述第二金属连接部与所述第二金属部以及所述发光二极管的第二电极连接，且所述第一金属连接部和所述第二金属连接部用于与所述发光二极管连接的面位于平行于所述基板的同一平面内。
9.根据权利要求8所述的制作方法，其特征在于，所述在基板上制备器件层，具体包括：
在所述基板上制备所述电极层；
在所述电极层上制备所述薄膜晶体管器件层；
其中，所述发光二极管位于所述基板背离所述器件层的一侧，所述第一金属连接部穿过所述基板连接所述第一金属部与所述发光二极管的第一电极，所述第二金属连接部穿过所述基板连接所述第二金属部以及所述发光二极管的第二电极。
10.根据权利要求9所述的制作方法，其特征在于，所述在所述基板上制备所述电极层之前，还包括：
在所述基板一侧形成第三钝化层，且在所述基板另一侧形成缓冲层；
在所述缓冲层一侧通过构图工艺形成第一过孔和第二过孔，其中，所述第一过孔和所述第二过孔均贯穿所述缓冲层以及所述基板，并有一部分延伸至所述第三钝化层中；
在所述基板上制备所述电极层、以及制备所述第一金属连接部和所述第二金属连接部，包括：
在所述缓冲层上通过电镀工艺形成金属层，并通过构图工艺形成所述第一金属部和第二金属部，其中，所述第一金属部覆盖所述第一过孔，且所述金属层填充于所述第一过孔内的部分形成所述第一金属连接部；所述第二金属部覆盖所述第二过孔，且所述金属层填充于所述第二过孔内的部分形成所述第二金属连接部。
11.根据权利要求9所述的制作方法，其特征在于，所述在所述基板上制备所述电极层之后，包括：
在所述基板背离所述电极层的一侧通过构图工艺形成第一过孔和第二过孔，其中，所述第一过孔贯穿所述基板以露出所述第一金属部，所述第二过孔贯穿所述基板以露出所述第二金属部；
在所述基板背离所述电极层的一侧表面通过沉积工艺形成金属层，并通过构图工艺形成第一焊盘和第二焊盘，其中，所述第一焊盘覆盖所述第一过孔，且所述金属层填充于所述第一过孔内、与所述第一金属部电连接，所述第一焊盘和所述金属层填充于所述第一过孔内的部分配合形成所述第一金属连接部；所述第二焊盘覆盖所述第二过孔，且所述金属层填充于所述第二过孔内、与第二金属部电连接，所述第二焊盘和所述金属层填充于所述第二过孔内的部分配合形成所述第二金属连接部。
12.根据权利要求8所述的制作方法，其特征在于，所述在基板上制备器件层，具体包括：
在所述基板上制备薄膜晶体管器件层；
在所述薄膜晶体管器件层上制备所述电极层。
13.根据权利要求12所述的制作方法，其特征在于，所述在所述薄膜晶体管器件层上制备所述电极层之后，包括：
在所述电极层上制备第四钝化层，并通过构图工艺形成第一过孔和第二过孔，其中，所述第一过孔连通至所述第一金属部，所述第二过孔连通至所述第二金属部；
在所述第四钝化层上通过溅射工艺形成金属层，并通过构图工艺形成第一焊盘和第二焊盘，其中，所述第一焊盘覆盖所述第一过孔，且所述金属层填充于所述第一过孔内、与所述第一金属部电连接，所述第一焊盘和所述金属层填充于所述第一过孔内的部分配合形成所述第一金属连接部；所述第二焊盘覆盖所述第二过孔，且所述金属层填充于所述第二过孔内、与第二金属部电连接，所述第二焊盘和所述金属层填充于所述第二过孔内的部分配合形成所述第二金属连接部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110692762.2A CN113421894B (zh) | 2021-06-22 | 2021-06-22 | 一种显示面板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110692762.2A CN113421894B (zh) | 2021-06-22 | 2021-06-22 | 一种显示面板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113421894A true CN113421894A (zh) | 2021-09-21 |
| CN113421894B CN113421894B (zh) | 2024-03-01 |
Family
ID=77716048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110692762.2A Active CN113421894B (zh) | 2021-06-22 | 2021-06-22 | 一种显示面板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113421894B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050093876A (ko) * | 2004-03-19 | 2005-09-23 | 엘지전자 주식회사 | 발광 소자 및 그의 제조 방법 |
| KR20050100291A (ko) * | 2004-04-13 | 2005-10-18 | 엘지전자 주식회사 | 발광 소자 및 그 제조 방법 |
| US20060284208A1 (en) * | 2005-06-15 | 2006-12-21 | Kang Jong H | Light emitting diode device using electrically conductive interconnection section |
| CN107768495A (zh) * | 2016-08-18 | 2018-03-06 | 新世纪光电股份有限公司 | 微型发光二极管及其制造方法 |
-
2021
- 2021-06-22 CN CN202110692762.2A patent/CN113421894B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050093876A (ko) * | 2004-03-19 | 2005-09-23 | 엘지전자 주식회사 | 발광 소자 및 그의 제조 방법 |
| KR20050100291A (ko) * | 2004-04-13 | 2005-10-18 | 엘지전자 주식회사 | 발광 소자 및 그 제조 방법 |
| US20060284208A1 (en) * | 2005-06-15 | 2006-12-21 | Kang Jong H | Light emitting diode device using electrically conductive interconnection section |
| CN107768495A (zh) * | 2016-08-18 | 2018-03-06 | 新世纪光电股份有限公司 | 微型发光二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113421894B (zh) | 2024-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11923382B2 (en) | Method of fabricating array substrate, array substrate and display device | |
| US6902943B2 (en) | Flat panel display device with anti-reflection layer having concentration gradient and fabrication method thereof | |
| US6873100B2 (en) | Organic electro luminescent display device and method of fabricating the same | |
| US8455893B2 (en) | Light-emitting apparatus and production method thereof | |
| CN109037282A (zh) | 一种阵列基板及其制作方法、显示面板、显示装置 | |
| CN109037297B (zh) | 一种有机发光显示基板及其制作方法 | |
| WO2019080255A1 (zh) | 透明oled显示器及其制作方法 | |
| CN111312742B (zh) | 背光模组及其制备方法、显示装置 | |
| WO2019100478A1 (zh) | 触控显示面板及其制造方法 | |
| CN104576957A (zh) | 有机电致发光显示设备及其制造方法 | |
| KR20020001812A (ko) | 유기 전기 발광 디스플레이 장치 및 그의 제조 방법 | |
| KR102618593B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| CN110211994B (zh) | 阵列基板及其制造方法、有机发光二极管显示器 | |
| CN110660839B (zh) | 一种显示面板及其制备方法 | |
| CN109065590B (zh) | 有机发光显示基板及其制作方法、有机发光显示装置 | |
| CN113421904B (zh) | 显示面板及其制作方法 | |
| WO2021077332A1 (zh) | 显示基板及其制备方法、显示装置 | |
| JP2005056846A (ja) | 有機電界発光素子及びその製造方法 | |
| CN113053924A (zh) | 显示基板及其制备方法、显示装置 | |
| JP2023518622A (ja) | 表示基板及びその製造方法、表示マザーボード並びに表示装置 | |
| US20220246812A1 (en) | Light-emitting substrate, method for forming the light-emitting substrate and display device | |
| US20220344448A1 (en) | Display Substrate and Preparation Method Thereof, and Display Apparatus | |
| CN111933671A (zh) | 一种显示基板及其制作方法、显示面板 | |
| CN113421894B (zh) | 一种显示面板及其制作方法 | |
| CN213042915U (zh) | 显示基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |