CN113411946B - 一种印刷电路板以及制作方法 - Google Patents

一种印刷电路板以及制作方法 Download PDF

Info

Publication number
CN113411946B
CN113411946B CN202010181750.9A CN202010181750A CN113411946B CN 113411946 B CN113411946 B CN 113411946B CN 202010181750 A CN202010181750 A CN 202010181750A CN 113411946 B CN113411946 B CN 113411946B
Authority
CN
China
Prior art keywords
transmission line
main body
printed circuit
circuit board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010181750.9A
Other languages
English (en)
Other versions
CN113411946A (zh
Inventor
蔡步森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Uniview Technologies Co Ltd
Original Assignee
Zhejiang Uniview Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Uniview Technologies Co Ltd filed Critical Zhejiang Uniview Technologies Co Ltd
Priority to CN202010181750.9A priority Critical patent/CN113411946B/zh
Publication of CN113411946A publication Critical patent/CN113411946A/zh
Application granted granted Critical
Publication of CN113411946B publication Critical patent/CN113411946B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种印刷电路板以及制作方法,其中,印刷电路板包括:至少一层绝缘介质层和至少一层传输线层;所述绝缘介质层和所述传输线层交替设置;所述传输线层包括传输线,所述传输线包括走线主体和凸出部,所述凸出部向所述绝缘介质层的方向延伸,所述凸出部的延伸方向与所述走线主体的延伸方向垂直;所述凸出部设置于所述走线主体的一侧或两侧;靠近所述凸出部远离所述走线主体的一侧的绝缘介质层包括凹槽,所述凹槽与所述凸出部一一对应,所述凸出部与对应的所述凹槽吻合。本发明提供了一种印刷电路板以及制作方法,以改善现有PCB传输线因通道限制线宽较低,导致传输线阻抗较高的问题。

Description

一种印刷电路板以及制作方法
技术领域
本发明涉及PCB板技术领域,尤其涉及一种印刷电路板以及制作方法。
背景技术
印刷电路(Printed Circuit Board,PCB)板是电子产品的重要组成部分,芯片及元器件之间的通信信号是以PCB板上传输线作为载体进行传送的。
传输线设计时,为保证信号完整性,需要考虑到阻抗控制,例如,一般单线阻抗为50ohm,在一些特殊的设计场合,如需要考虑容性补偿时,要求单线阻抗控制在小于50ohm的范围内。
传输线的阻抗和线宽成反比,线宽越小则阻抗越大。而在一些空间比较紧张的区域,需要走大量信号线,由于通道宽度限制,只能缩小线宽以保证走线可通过的基本需求,而缩小线宽会直接导致阻抗增加。如果传输线在发送端到接收端之间的通道宽度时宽时窄,如上述在空间紧张的地方线宽较窄,而在空间充裕的区域线宽较宽,则会导致该区域阻抗出现不连续的情况。而当阻抗出现不连续的情况时,阻抗不连续点前后的传输电阻不同,根据欧姆定律,传输电压和电流则会出现不连续的问题,但是阻抗不连续点的电压和电流的需要保持连续性,导致传输线内会产生信号反射,从而出现过冲、回沟等信号完整性的问题。
发明内容
本发明实施例提供了一种印刷电路板以及制作方法,以解决现有PCB传输线因通道限制线宽较低,导致传输线阻抗较高的问题。
第一方面,本发明实施例提供了一种印刷电路板,包括:至少一层绝缘介质层和至少一层传输线层;所述绝缘介质层和所述传输线层交替设置;
所述传输线层包括传输线,所述传输线包括走线主体和凸出部,所述凸出部向所述绝缘介质层的方向延伸,所述凸出部的延伸方向与所述走线主体的延伸方向垂直;所述凸出部设置于所述走线主体的一侧或两侧;
靠近所述凸出部远离所述走线主体的一侧的绝缘介质层包括凹槽,所述凹槽与所述凸出部一一对应,所述凸出部与对应的所述凹槽吻合。
第二方面,本发明实施例还提供了一种印刷电路板的制作方法,适用于本发明任意实施例提供的印刷电路板,包括:
提供基板,所述基板包括依次设置的第一金属层、绝缘介质层和第二金属层;
对所述第二金属层和所述绝缘介质层打孔,使得所述第二金属层上形成多个通孔,并使得所述绝缘介质层形成与所述通孔一一对应的凹槽;所述通孔在所述基板上正投影覆盖所述凹槽;
在所述凹槽内进行金属材料的沉积,使得所述凹槽内形成凸出部,并填充所述通孔或在所述通孔远离所述绝缘介质层的一侧形成凸出部;
对所述第二金属层进行刻蚀,形成走线主体;所述走线主体和所述凸出部形成所述传输线。
本发明中,印刷电路板包括绝缘介质层和传输线层交替设置的层叠结构,传输线层可设置一层或多层,同理,绝缘介质层也可设置一层或多层。每个传输线层包括传输线,传输线可包括走线主体和走线上的凸出部,凸出部设置在走线主体的一侧或两侧,从而在一定程度上增大传输线的横截面尺寸,降低传输线的阻抗,则可在保证满足阻抗要求的前提下,降低走线主体在平行于印刷电路板所在平面占用的宽度,减小印刷电路板的总体面积,并避免空间紧张的区域因线宽的降低导致阻抗较大的情况。相对应的,凸出部远离走线主体的一侧的绝缘介质层包括与凸出部一一对应的凹槽,凹槽用于容纳对应的凸出部,并且相互对应的凹槽和凸出部紧密嵌套,恰好完全吻合,从而保证传输线能够形成在空间较小的平面界面上。本实施例中,凸出部的设置使得传输线的阻抗较小,并能够防止线宽过小造成的信号反射情况,从而避免过冲、回沟等信号完整性问题。
附图说明
图1是背景技术中的一种传输线的平面俯视结构示意图;
图2是背景技术中的另一种传输线的平面俯视结构示意图;
图3是本发明实施例提供的一种印刷电路板的剖视结构示意图;
图4是图3中印刷电路板的一种平面俯视结构示意图;
图5是本发明实施例提供的另一种印刷电路板的剖视结构示意图;
图6是本发明实施例提供的又一种印刷电路板的剖视结构示意图;
图7是本发明实施例提供的再一种印刷电路板的剖视结构示意图;
图8是图6中印刷电路板的一种平面俯视结构示意图;
图9是图6中印刷电路板的另一种平面俯视结构示意图;
图10是图2中传输线的阻抗值示意图;
图11是本发明实施例提供的一种传输线阻抗曲线图;
图12是本发明实施例提供的一种传输线的插损波形图;
图13是本发明实施例提供的一种传输线的回损波形图;
图14是本发明实施例提供的一种传输线的近端串扰对比图;
图15是本发明实施例提供的一种传输线的远端串扰对比图;
图16是本发明实施例提供的一种传输线的有源串扰对比图;
图17是本发明实施例提供的一种印刷电路板的制作方法的流程示意图;
图18是本发明实施例提供的一种基板的结构示意图;
图19是本发明实施例提供的一种对基板进行打孔后的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
图1是背景技术中的一种传输线的平面俯视结构示意图,图2是背景技术中的另一种传输线的平面俯视结构示意图,图1示出的是在平行于印刷电路板所在平面的图形结构,根据国际标准中的相关规定,一般单线阻抗需要满足50ohm的控制要求,为了在有限平面空间内,实现传输线11’的50ohm阻抗控制要求,可以在传输线11’上形成凸块112’,则传输线层与传输线11’相关的参数包括线宽a1、线间距b1和凸块高度c1,则相邻两个传输线11’之间的走线通道宽度为2a1+b1+c1。如图2所示,而常规走线的相邻两个传输线11’之间的走线通道宽度为2a1+b1,因此图1中占用了较多的走线通道,空间紧张时,很难实现布线要求。而图2中的传输线11’则因为线宽过小,造成阻抗值较大,无法满足50ohm阻抗控制要求。
为解决上述问题,本发明实施例提供了一种印刷电路板,包括:至少一层绝缘介质层和至少一层传输线层;绝缘介质层和传输线层交替设置;
传输线层包括多条传输线,传输线包括走线主体和凸出部,凸出部向绝缘介质层的方向延伸,凸出部的延伸方向与走线主体的延伸方向垂直;凸出部设置于走线主体的一侧或两侧;
靠近凸出部远离走线主体的一侧的绝缘介质层包括凹槽,凹槽与凸出部一一对应,凸出部与对应的凹槽吻合。
本发明实施例中,印刷电路板包括绝缘介质层和传输线层交替设置的层叠结构,传输线层可设置一层或多层,同理,绝缘介质层也可设置一层或多层。每个传输线层包括多条传输线,传输线可包括走线主体和走线上的凸出部,凸出部设置在走线主体的一侧或两侧,从而在一定程度上增大传输线的横截面尺寸,降低传输线的阻抗,则可在保证满足阻抗要求的前提下,降低走线主体在平行于印刷电路板所在平面占用的宽度,减小印刷电路板的总体面积,并避免空间紧张的区域因线宽的降低导致阻抗较大的情况。相对应的,凸出部远离走线主体的一侧的绝缘介质层包括与凸出部一一对应的凹槽,凹槽用于容纳对应的凸出部,并且相互对应的凹槽和凸出部紧密嵌套,紧密配合,从而保证传输线能够形成在空间较小的平面界面上。本实施例中,凸出部的设置有利于减小传输线的阻抗,并能够降低线宽过小造成的信号反射的概率,从而避免过冲、回沟等信号完整性问题。
以上是本发明的核心思想,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本发明保护的范围。
图3是本发明实施例提供的一种印刷电路板的剖视结构示意图,图4是图3中印刷电路板的一种平面俯视结构示意图,印刷电路板由交替铺设的绝缘介质层12和传输线层11形成,印刷电路板包括一层或多层绝缘介质层12,以及一层或多层传输线层11,本实施例中绝缘介质层12和传输线层11的层数可根据线路密集程度以及布线规则进行设置,本实施例对此不进行限定。如图3所示,本实施例以一层绝缘介质层12和一层传输线层11的结构为例进行说明。
参考图3和图4,传输线层11包括多条传输线111,传输线111包括走线主体111a和走线主体111a上凸出部111b,凸出部111b向靠近绝缘介质层12的方向延伸,并且凸出部111b延伸方向与走线主体111a的延伸方向垂直,这里所说的垂直具体指的是凸出部111b延伸方向与走线主体111a的延伸方向呈90°,可允许误差范围为±10°,从而增大传输线111的传输截面的尺寸,凸出部111b设置于走线主体111a的至少一侧。图3示出了凸出部111b设置于走线主体111a一侧情况,可选的,走线主体111a的两侧均可设置有凸出部111b。如图5所示,图5是本发明实施例提供的另一种印刷电路板的剖视结构示意图,凸出部111b还可以设置于走线主体111a的两侧,也即,在走线主体111a的上侧和下侧均设置凸出部111b,从而进一步增大传输线111的传输截面面积,在满足阻抗条件的前提下,能够进一步减小传输线111在平行于印刷电路板所在平面上占用面积,使得在平面空间较小的区域内,也能够实现复杂路线布置,实现功能电路的搭建。提高传输线的传输精度和传输效率,并能够将走线主体的宽度设置更小,满足更为严苛的空间设置需求,实现印刷电路板的小型化趋势。
绝缘介质层12设置于两层传输线层11之间,或者传输线层11和其他金属层之间,用于实现相邻两层金属的绝缘。传输线层11包括走线主体111a上形成的凸出部111b,与之对应的,绝缘介质层12可设置有凹槽121与凸出部111b相匹配。具体的,凸出部111b远离走线主体111a的一侧的绝缘介质层12包括与凸出部111b一一对应的凹槽121,凸出部111b与对应凹槽121相吻合,使得印刷电路板表面能够维持平滑结构,便于进行芯片和元件的焊接。
可选的,绝缘介质层12的材料为玻璃纤维布和聚丙烯中的至少一种。上述材料绝缘性能好,耐热性强,机械强度高,能够有效保证金属层之间的绝缘性,并且作为印刷电路板的支撑结构,有效增强了印刷电路板的整体强度。
可选的,走线主体111a上的凸出部111b可等间距设置。继续参考图3和图4,每相邻两个凸出部111b的中心之间的距离D为固定值,有利于实现单位长度的传输线111的阻抗值固定,也即,保持传输线111的阻抗的连续性,有利于信号传输稳定,保证信号完整。可选的,相邻两个凸出部111b的几何中心之间的距离范围可为3~20mil,上述距离范围工艺易于实现,并且,能够维持一个较佳的信号传输效率,提高了印刷电路板的可靠性。
可选的,凸出部111b的形状可以为圆柱体、圆台、圆锥体、椭圆柱体、椭圆锥体、长方体、正方体、平行六面体中的至少一种。图6是本发明实施例提供的又一种印刷电路板的剖视结构示意图,图7是本发明实施例提供的再一种印刷电路板的剖视结构示意图,图3和图5示出了凸出部111b为圆台形的结构示意图。图6则示出了凸出部111b为柱体的结构,图8是图6中印刷电路板的一种平面俯视结构示意图,图9是图6中印刷电路板的另一种平面俯视结构示意图,图8示出了凸出部111b为椭圆柱体的结构,图9则示出了凸出部111b为长方体的结构,除此之外,凸出部111b还可以为圆柱体、正方体以及平行六面体等。图7示出了凸出部111b为椎体的结构,则凸出部111b可以为圆锥体、椭圆锥体等椎体。除了上述形状,凸出部111b还可以为其他规则或不规则的形状,本实施例对此不进行限定。
可选的,继续参考图3和图4,本实施例中,凸出部111b的形状为圆台;圆台包括第一面s1和第二面s2,第一面s1为圆台与走线主体111a相接触的表面,第二面s2为圆台远离走线主体111a一侧的表面,第二面s2的直径小于第一面s1的直径。
传输线111的阻抗大小与传输线的传输截面有关,具体的,与走线主体111a的线宽d3和凸出部111b的体积有关。线宽与阻抗值呈反比,凸出部111b的体积与阻抗值呈反比,本实施例中凸出部111b的形状优选为圆台形,圆台与走线主体111a接触的第一面s1,第二面s2为圆台远离走线主体111a一侧的表面,圆台形结构有利于形成体积较大的凸出部111b,并且第二面s2的直径小于第一面s1的直径,有利于实现凸出部111b的结构稳定。
走线主体111a的线宽d3可以小于或等于6mil;第一面s1的直径范围为3mil~6mil;第二面s2的直径范围为2mil~5mil。线宽与阻抗值呈反比,本实施例可设置线宽d3可以小于或等于6mil,使得线宽d3占据较小的平面面积,且具有合适的阻抗值。凸出部111b的体积与阻抗值呈反比,圆台与走线主体111a接触的第一面s1的直径范围d1为3mil~6mil,圆台远离走线主体111a一侧的第二面s2的直径范围d2为2mil~5mil。第一面直径d1和第二面直径d2均与阻抗值呈反比,上述直径范围有利于将阻抗值维持在50ohm左右,实现较高传输效率。
可选的,参考图3,第一面s1在沿走线主体111a的宽度方向上的尺寸与走线主体111a的宽度相等。凸出部111b与走线主体111a的接触面(第一面s1)在沿走线主体111a的宽度方向上的尺寸与走线主体111a的宽度d3相等,以最大限度利用传输线111在平行于印刷电路板所在平面的空间,降低传输线111的阻抗值,有利于实现宽度更小的传输线,节约平面占用空间,避免空间过小无法布线的情况。示例性的,若走线主体111a的线宽为6mil,则凸出部111b与走线主体111a接触的第一面s1在走线主体111a的宽度方向上的尺寸也为6mil。
可选的,凸出部111b在垂直于传输线层11的方向的尺寸范围可以为0.5mil~2mil。传输线111阻抗值大小还与凸出部111b在垂直于传输线层11的方向上高度h有关,具体为高度h越大,传输线111的阻抗值越小,本实施例选取凸出部111b在垂直于传输线层11的方向的高度范围为0.5mil~2mil,既能够降低传输线111的阻抗值,又能够避免传输线层11厚度过大。
在上述实施例的基础上,假设凸出部111b为圆台状,本实施例可采用三维电磁场仿真工具对传输线进行建模,设置传输信号带宽,并以变量形式设置传输线结构参数,其结构参数和参数调整步进值如下:
凸出部111b的高度h:初始值为0.5min,参数调整步进值0.5min;
凸出部111b的第一面半径r1:初始值为3mil,参数调整步进值1mil;
凸出部111b的第二面半径r2:(r1-1)min;
凸出部111b的中心间距D:最小初始值等于第一面半径r1,参数调整步进值0.5mil。三维电磁场仿真工具根据以上设置对参数进行扫描,可获得不同参数下的阻抗值,用户可根据所需阻抗选取相应的传输线结构参数。示例性的,印刷电路板上一传输线111需要50ohm阻抗,该信号带宽为12.5GHz,在芯片FAN-OUT区域,由于布线空间比较紧张,该信号传输线只能走4mil线宽。经仿真工具求解,常规叠层(即不设置凸出部)设置下:绝缘介质层12的厚度为3.2mil(即传输线到参考平面的距离)、相对介电常数为4.4、传输线层11的厚度为1.4mil。求解得传输线111的阻抗如图10所示,图10是图2中传输线的阻抗值示意图,可知阻抗值为54.8ohm时,则该走线不能满足50ohm阻抗控制要求。
为了达到50ohm阻抗控制,可采用本发明设计传输线结构,如图3所示,传输线线宽、传输线层厚度、绝缘层厚度等参数依然与上述传输线相同。为了获取50ohm阻抗,需要寻找到一组对应传输线结构尺寸。三维建模时,可对该传输线模型进行参数化建模,该案例中仅对凸出部111b的中心间距D以及凸出部111b的高度h进行参数化扫描设置。经过三维电磁场求解之后,会获取不同参数下的传输线阻抗,如表1所示,表1示出了传输线阻抗表。表1中示出了传输线不同凸出部间距D,对应不同凸出部高度h的传输线阻抗值变化,示例性的,当凸出部间距D=4min,且凸出部高度h=1.0mil时,传输线阻抗值为47.499ohm。参考图11,图11是本发明实施例提供的一种传输线阻抗曲线图。该曲线图根据表1绘制,分别示出了当凸出部高度h为0.5mil,1mil,以及1.5mil时,传输线阻抗值随着凸出部间距D的逐渐增大而变化的曲线图,并能够根据曲线图直观获取当传输线阻抗值为50ohm时,凸出部间距D和凸出部高度h的具体取值。结合表1和图11,可选出凸出部高度h=1.0mil,凸出部间距D=8mil的传输线最接近50ohm阻抗设计要求。
表1:本实施例中传输线结构阻抗表
Figure BDA0002412773060000111
此外,可根据仿真工具求解出相同线宽下,本实施例的传输线与图2中不设置凸出部的常规传输线损耗情况。图12是本发明实施例提供的一种传输线的插损波形图。图13是本发明实施例提供的一种传输线的回损波形图。图12和图13均示出了传输线的损耗随着频率变化的曲线,曲线L1为本实施例传输线插损波形,L2为常规传输线波插损波形,曲线L3为本实施例传输线回损波形,L4为常规传输线波回损波形,从仿真结构看出,在插损方面,本实施例传输线在6.5GHz之前损耗更小,在0至12.5GHz频段范围内本实施例中传输线插损波动小,在回损方面,本实施例提供的传输线的回损在12.5GHz频段范围内基本上都小于常规传输线。综上,本实施例提供的传输线在损耗方面性能更优。
此外,可以对常规传输线和本实施例提供的传输线的串扰进行仿真对比,仿真条件如下:
传输线阻抗:对本实施例传输线和图2中常规传输线的50ohm传输线进行对比;
传输线结构:对本实施例传输线和常规传输线绝缘介质层厚度、相邻传输线间距、传输线长度设置值相同,分别为3.2mil、4mil、372mil;
其他仿真条件均相同。
仿真结果图14和图15所示,图14是本发明实施例提供的一种传输线的近端串扰对比图,图15是本发明实施例提供的一种传输线的远端串扰对比图。曲线L5为本实施例传输线近端串扰波形图,L6为常规传输线波近端串扰波形图,曲线L7为本实施例传输线远端串扰波形图,L8为常规传输线波远端串扰波形图,从近端串扰图看,两种传输线的近端串扰在0至12.5GHz频段内不同频段区间各有优劣,在3.5GHz之前本实施例传输线的近端串扰更小;从远端串扰图看出,本实施例传输线的远端串扰要更小,相比常规传输线大约小2.5dB。
搭建有源仿真电路,对两种传输线进行串扰仿真,仿真波形如图16所示,图16是本发明实施例提供的一种传输线的有源串扰对比图。图16示出的是串扰随时间变化的曲线图,曲线L5’为本实施例传输线近端串扰波形图,L6’为常规传输线波近端串扰波形图,曲线L7’为本实施例传输线远端串扰波形图,L8’为常规传输线波远端串扰波形图。从有源仿真结果看出,本实施例传输线远近端串扰幅值都是最小的。因此可以得出,本实施例的传输线与常规传输线相比能够减小传输线间远近端串扰。
基于同一构思,本发明实施例还提供一种印刷电路板的制作方法。图17是本发明实施例提供的一种印刷电路板的制作方法的流程示意图,如图17所示,本实施例的方法包括如下步骤:
步骤S110、提供基板,基板包括依次设置的第一金属层、绝缘介质层和第二金属层。
如图18所示,图18是本发明实施例提供的一种基板的结构示意图,基板包括第一金属层23、绝缘介质层12和第二金属层21依次压合形成的基本叠层结构。后续对第二金属层21进行处理,形成包括多条传输线的传输线层。
步骤S120、对第二金属层和绝缘介质层打孔,使得第二金属层上形成多个通孔,并使得绝缘介质层形成与通孔一一对应的凹槽;通孔在基板上正投影覆盖凹槽。
如图19所示,图19是本发明实施例提供的一种对基板进行打孔后的结构示意图,对基板靠近第二金属层21的一侧进行打孔,孔径穿过第二金属层21至绝缘介质层12,并在绝缘介质层12形成凹槽121,并且第二金属层21形成了通孔211,如图19所示,通孔211在基板上正投影覆盖凹槽121。
步骤S130、在凹槽内进行金属材料的沉积,使得凹槽内形成凸出部,并填充通孔或在通孔远离绝缘介质层的一侧形成凸出部。
在第二金属层21形成通孔211,并在绝缘介质层12形成凹槽121后,对凹槽121内进行金属材料的沉积,使得金属材料填充所述凹槽121,并填充通孔211,形成图3所示的填充结构,此外,可以在此基础上继续进行金属材料的沉积,直至形成图5所示结构,也即,在第二金属层21的两侧均形成凸出部111b。以进一步增大最终形成的传输线的纵向面积。可选的,上述金属材料可以为铜,并通过电沉积或化学气相沉积的方式沉积在凹槽121内。
步骤S140、对第二金属层进行刻蚀,形成走线主体;走线主体和凸出部形成传输线。
在凹槽121和通孔211内沉积金属材料后,对第二金属层21进行刻蚀,形成走线主体111a,如图3所示,走线主体111a和凸出部111b形成传输线111。而多条传输线111形成了传输线层11。
本发明实施例中,印刷电路板包括绝缘介质层和传输线层交替设置的层叠结构,传输线层可设置一层或多层,同理,绝缘介质层也可设置一层或多层。每个传输线层可包括多条传输线,传输线包括走线主体和走线上的凸出部,凸出部设置在走线主体的一侧或两侧,从而在一定程度上增大传输线的横截面尺寸,降低传输线的阻抗,则可在保证满足阻抗要求的前提下,降低走线主体在平行于印刷电路板所在平面占用的宽度,减小印刷电路板的总体面积,并避免空间紧张的区域因线宽的降低导致阻抗较大的情况。相对应的,凸出部远离走线主体的一侧的绝缘介质层包括与凸出部一一对应的凹槽,凹槽用于容纳对应的凸出部,并且相互对应的凹槽和凸出部紧密嵌套,恰好实现吻合,从而保证传输线能够形成在空间较小的平面界面上。本实施例中,凸出部的设置使得传输线的阻抗较小,并能够防止线宽过小造成的信号反射情况,从而避免过冲、回沟等信号完整性问题,提高传输线的传输精度和传输效率,并能够将走线主体的宽度设置更小,满足更为严苛的空间设置需求,实现印刷电路板的小型化趋势。
在上述实施例的基础上,凹槽通过镭射激光挖孔工艺形成。镭射成孔,就是运用二氧化碳、紫外线激光切割制成。气体或者光线形成光束,具有强大的热能,可以将铜箔烧穿,即可制造出所需要的孔。原理跟切割一样,主要是控制光束。电浆也就是等离子体,构成等离子体的粒子间距较大,处于无规则的地不断碰撞之中,其热运动与普通气体相似。除此之外,还可以通过机械钻孔式、感光成孔、电浆蚀孔及化学蚀孔等方式形成上述凹槽,本实施例对凹槽的形成过程不进行特殊限定。例如,机械钻孔乃高速机械加工制成,其中最主要的是钻头,钻头一般采用钨钴类合金,该合金以碳化钨粉末为基体,以钴为粘结剂,经高温、高压烧结而成,具有高硬度和高耐磨性,可顺利地钻出所需要的孔。
本实施例提供的印刷电路板的传输线能够在布线空间紧张的情况下,也能够保证阻抗控制要求,并达到拉通信号布线的目的,并在不需要改变布线及叠层设计,有利于避免出现信号完整性问题。此外,本实施例的传输线结构可以减小传输线间远端串扰,具有更强的信号传输性能。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种印刷电路板的制作方法,其特征在于,所述印刷电路板包括:至少一层绝缘介质层和至少一层传输线层;所述绝缘介质层和所述传输线层交替设置;
所述传输线层包括传输线,所述传输线包括走线主体和凸出部,所述凸出部向所述绝缘介质层的方向延伸,所述凸出部的延伸方向与所述走线主体的延伸方向垂直;所述凸出部设置于所述走线主体的一侧或两侧;
靠近所述凸出部远离所述走线主体的一侧的绝缘介质层包括凹槽,所述凹槽与所述凸出部一一对应,所述凸出部与对应的所述凹槽吻合;
所述制作方法包括:
提供基板,所述基板包括依次设置的第一金属层、绝缘介质层和第二金属层;
对所述第二金属层和所述绝缘介质层打孔,使得所述第二金属层上形成多个通孔,并使得所述绝缘介质层形成与所述通孔一一对应的凹槽;所述通孔在所述基板上正投影覆盖所述凹槽;
在所述凹槽内进行金属材料的沉积,使得所述凹槽内形成凸出部,并填充所述通孔或在所述通孔远离所述绝缘介质层的一侧形成凸出部;
对所述第二金属层进行刻蚀,形成走线主体;所述走线主体和所述凸出部形成所述传输线。
2.根据权利要求1所述的印刷电路板的制作方法,其特征在于,所述凸出部等间距设置。
3.根据权利要求2所述的印刷电路板的制作方法,其特征在于,相邻两个凸出部的几何中心之间的距离范围为3~20mil。
4.根据权利要求1所述的印刷电路板的制作方法,其特征在于,
所述凸出部的形状为圆台;所述圆台包括第一面和第二面,所述第一面为所述圆台与所述走线主体相接触的表面,所述第二面为所述圆台远离所述走线主体一侧的表面,所述第二面的直径小于所述第一面的直径。
5.根据权利要求4所述的印刷电路板的制作方法,其特征在于,所述走线主体的线宽小于或等于6mil;
所述第一面的直径范围为3mil~6mil;所述第二面的直径范围为2mil~5mil。
6.根据权利要求4所述的印刷电路板的制作方法,其特征在于,所述第一面在沿所述走线主体的宽度方向上的尺寸与所述走线主体的宽度相等。
7.根据权利要求1-6任一项所述的印刷电路板的制作方法,其特征在于,
所述走线主体的两侧均设置有凸出部。
8.根据权利要求1-6任一项所述的印刷电路板的制作方法,其特征在于,所述凸出部在垂直于所述传输线层的方向的尺寸范围为0.5mil~2mil。
9.一种电子设备,其特征在于,包括上述权利要求1-8任一项所述印刷电路板的制作方法。
CN202010181750.9A 2020-03-16 2020-03-16 一种印刷电路板以及制作方法 Active CN113411946B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010181750.9A CN113411946B (zh) 2020-03-16 2020-03-16 一种印刷电路板以及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010181750.9A CN113411946B (zh) 2020-03-16 2020-03-16 一种印刷电路板以及制作方法

Publications (2)

Publication Number Publication Date
CN113411946A CN113411946A (zh) 2021-09-17
CN113411946B true CN113411946B (zh) 2022-07-26

Family

ID=77676325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010181750.9A Active CN113411946B (zh) 2020-03-16 2020-03-16 一种印刷电路板以及制作方法

Country Status (1)

Country Link
CN (1) CN113411946B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154580A (ja) * 2013-02-05 2014-08-25 Nippon Mektron Ltd プリント配線板およびプリント配線板用導体シート

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE0101709D0 (sv) * 2001-05-15 2001-05-15 Hesselbom Innovation & Dev Hb Transmissionsledning
US9332642B2 (en) * 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
CN203896579U (zh) * 2014-03-31 2014-10-22 深圳市兴森快捷电路科技股份有限公司 一种优化阻抗的差分走线结构
CN108154892A (zh) * 2017-12-18 2018-06-12 曙光信息产业(北京)有限公司 Ddr4布线及其布线方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154580A (ja) * 2013-02-05 2014-08-25 Nippon Mektron Ltd プリント配線板およびプリント配線板用導体シート

Also Published As

Publication number Publication date
CN113411946A (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
US7349196B2 (en) Composite distributed dielectric structure
CN1158485A (zh) 可表面安装的电感器
JP2014216449A (ja) プリント配線板およびプリント配線板製造方法
CN113573463B (zh) 电路板
JP2017204598A5 (zh)
JP2017204598A (ja) プリント回路基板、及び光モジュール
EP0768813B1 (en) Printed circuit boards
KR20040043736A (ko) 세라믹 다층기판 및 그 제조방법
CN113411946B (zh) 一种印刷电路板以及制作方法
US7589416B2 (en) Substrate, electronic component, and manufacturing method of these
US7035082B2 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
CN108650777B (zh) 印制电路板及通信设备
CN114121853B (zh) 大尺寸芯片适配小尺寸封装体的封装结构
JP2019192844A (ja) 印刷配線板
KR102463392B1 (ko) 배선 기체, 전자부품 수납용 패키지 및 전자장치
CN211047387U (zh) 线路板
EP1698017A1 (en) Multi-channel waveguide structure
US11317511B2 (en) Circuit board
WO2022070856A1 (ja) 配線基体および電子装置
EP4262328A1 (en) Loading pads for impedance management in printed circuit board
CN111225499A (zh) 局部混压电路板结构及其制作方法
CN215601552U (zh) 线路板
CN114340168B (zh) 金属化盲槽的加工方法及印制电路板
CN215647560U (zh) 多层印刷电路板
JP7432703B2 (ja) 配線基体および電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant