CN1134045C - 一种钴-自对准硅化物的方法 - Google Patents

一种钴-自对准硅化物的方法 Download PDF

Info

Publication number
CN1134045C
CN1134045C CNB001357522A CN00135752A CN1134045C CN 1134045 C CN1134045 C CN 1134045C CN B001357522 A CNB001357522 A CN B001357522A CN 00135752 A CN00135752 A CN 00135752A CN 1134045 C CN1134045 C CN 1134045C
Authority
CN
China
Prior art keywords
cobalt
self
titanium
sputter
aligned silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB001357522A
Other languages
English (en)
Other versions
CN1360340A (zh
Inventor
徐秋霞
钱鹤
季红浩
柴淑敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Institute of Microelectronics of CAS
Original Assignee
MICROELECTRONIC CT CHINESE ACA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MICROELECTRONIC CT CHINESE ACA filed Critical MICROELECTRONIC CT CHINESE ACA
Priority to CNB001357522A priority Critical patent/CN1134045C/zh
Publication of CN1360340A publication Critical patent/CN1360340A/zh
Application granted granted Critical
Publication of CN1134045C publication Critical patent/CN1134045C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种钴-自对准硅化物的方法,本方法具有五个步骤:步骤1:采用钴/钛/硅固相反应结构;步骤2:采用氢氟酸/异丙醇溶液的清洗;步骤3:采用溅射钴/钛膜前的真空腔内退火处理;步骤4:低应力双层钴/钛复合膜的溅射;步骤5:钴-自对准硅化物工艺。

Description

一种钴-自对准硅化物的方法
技术领域
本发明属于半导体技术领域,特别是指一种钴-自对准硅化物的方法。
背景技术
由于在多晶硅栅上的二硅化钴(CoSi2)薄膜的薄层电阻不存在随多晶硅栅的线宽的减小而上升的现象,同时CoSi2有适用于自对准硅化物工艺的高的热稳定性、低电阻率、可选择腐蚀等特点,因而作为TiSi2的替代材料,Co-自对准硅化物工艺得到了广泛的研究。但常规Co-自对准硅化物工艺存在固有的结漏电大的问题,因而限制了它在超大规模集成电路(VLSI)中的应用。尽管采用以注入掺杂的CoSi2作为扩散源的方法得到了结深很浅的P/N结,但由于N沟金属氧化物半导体(NMOS)和P沟金属氧化物半导体(PMOS)的杂质推进条件难于匹配,使得这种方法在CMOS VLSI中的应用受到了限制。为解决CoSi2遇到的问题,我们采用了钴/钛/硅(Co/Ti/Si)结构的固相反应,并在硅上异质外延生长单晶CoSi2薄膜的方法以得到均匀的CoSi2膜的生长和平整的CoSi2/Si界面,同时又限制了Si的消耗,这些都使漏电大大减小,同时又保留了CoSi2窄线条薄层电阻小的优点。采用此新方法,使Co-自对准硅化物工艺能成功地应用于亚-0.1微米CMOS集成电路的制造。
目前钴-自对准硅化物的方法,均是利用大型的专用设备,其不仅价格昂贵,且购到也很不易,现有的方法还具有工艺复杂、性能受限和成本高的缺点。
发明内容
本发明的目的在于提供一种钴-自对准硅化物的方法,其可利用现有的设备,具有工艺简单、易行,成本低和没有环境污染的优点。
本发明一种钴-自对准硅化物的方法,其特征在于,本方法具有五个步骤:
步骤1:采用钴/钛/硅固相反应结构;
步骤2:采用氢氟酸/异丙醇溶液的清洗;
步骤3:采用溅射钴/钛膜前的真空腔内退火处理;
步骤4:低应力双层钴/钛复合膜的溅射;
步骤5:钴-自对准硅化物工艺。
其中步骤1中采用了钴/钛/硅固相反应结构,在硅上异质外延生长二硅化钴单晶薄膜。
其中步骤2中在进溅射腔前,采用氢氟酸/异丙醇溶液清洗,其氢氟酸/异丙醇溶液配比为:氢氟酸∶异丙醇∶去离子水=37.5ml∶0.6ml∶3000ml,室温下,浸渍40秒后冲水,甩干后,立即进入溅射真空锁内,尽量缩短在空气中滞留的时间。
其中步骤3溅钴/钛前真空腔内退火处理:本底真空度:6×10-7乇,衬底加热:加温至300℃,恒温10分;然后降温,待本底真空度恢复到6×10-7乇时即可预溅射5分,然后再溅射。
其中步骤4溅射低应力钴/钛双层膜,溅射步骤:先溅钛膜5nm,再溅钴膜11nm;溅射条件:本底真空度都为6×10-7乇,溅射功率都为800w,承片台转速都为13转/分,工作压力不同,溅钛的工作压力为5×10-3乇,溅钴为6.2×10-3乇;溅射速率:钛膜为75/min,钴膜为50/min。
其中步骤5钴-自对准硅化物工艺:两次快速热退火加上其间进行两次选择腐蚀:第一次快速热退火:温度650℃,时间20秒;选择腐蚀:第一次用盐酸∶双氧水∶去离子水=3∶1∶15,时间1分-1分30秒;第二次用硫酸∶双氧水=5∶1,温度120 ℃,时间10分,第二次快速热退火:温度900℃,时间10秒。
附图说明
为进一步说明本发明的方法特征,以下对本发明作一详细的描述,其中:
图1是在硅(100)衬底上异质外延生长的二硅化钴薄膜的X射线衍射分析的结果图;
图2是在硅(100)衬底上异质外延生长的二硅化钴薄膜的透射电子显微镜剖面照片;
图3是真空腔内退火和无真空腔内退火样品的电流-电压特性比较图;
图4是重掺杂薄膜N+多晶硅上CoSi2薄层电阻与多晶硅线宽的关系图。
具体实施方式
本发明一种钴-自对准硅化物的方法,本方法具有五个步骤:
步骤1:采用钴/钛/硅固相反应结构,在硅上异质外延生长二硅化钴单晶薄膜;
步骤2:采用氢氟酸/异丙醇溶液的清洗,在进溅射腔前,采用氢氟酸/异丙醇溶液清洗,其氢氟酸/异丙醇溶液配比为:氢氟酸∶异丙醇∶去离子水=37.5ml∶0.6ml∶3000ml,室温下,浸渍40秒后冲水,甩干后,立即进入溅射真空锁内,尽量缩短在空气中滞留的时间;
步骤3:采用溅射钴/钛膜前的真空腔内退火处理,溅钴/钛前真空腔内退火处理:本底真空度:6×10-7乇,衬底加热:加温至300℃,恒温10分,然后降温,待本底真空度恢复到6×10-7乇时即可预溅射5分,然后再溅射;
步骤4:低应力双层钴/钛复合膜的溅射,溅射步骤:先溅钛膜5nm,再溅钴膜11nm;溅射条件:本底真空度都为6×10-7乇,溅射功率都为800w,承片台转速都为13转/分,工作压力不同,溅钛的工作压力为5×10-3乇,溅钴为6.2×10-3乇;溅射速率:钛膜为75/min,钴膜为50/min;
步骤5:钴-自对准硅化物工艺:两次快速热退火加上其间进行两次选择腐蚀:第一次快速热退火:温度650℃,时间20秒;选择腐蚀:第一次用盐酸∶双氧水∶去离子水=3∶1∶15,时间1分-1分30秒;第二次用硫酸∶双氧水=5∶1,温度120℃,时间10分;第二次快速热退火:温度900℃,时间10分。
本发明钴-自对准硅化物的方法主要特色及其机理:
(1)采用Co/Ti/Si结构的固相反应,在硅上外延生长CoSi2单晶薄膜,从而得到了平整的CoSi2/Si界面。这是由于CoSi2的CaF2的结构与硅的金刚石结构较匹配,在室温下晶格常数只差1.07%,所以具有异质外延的可能性。在Co与Si中间使用极薄的Ti膜,一方面用来萃取硅表面的自然氧化物,使Co与新鲜洁净的硅表面反应,使异质外延获得成功,得到平整的CoSi2/Si界面;另一方面由于Ti的存在,减缓了Co的扩散,抑制了Si的消耗,这些都使浅结漏电大大减小,从而克服了Co-自对准硅化物(SALICIDE)固有的缺点。
图1给出了对Co/Ti/Si固相反应异质外延生长的CoSi2薄膜的X射线衍射分析的结果。图中的两个衍射峰分别对应(200)Si和(100)CoSi2,从而表明得到了单晶CoSi2外延薄膜。
图2给出了样品的透射电子显微镜(TEM)剖面照片和电子衍射图象。电子衍射图象表明,CoSi2膜与硅衬底的电子衍射斑点重合极好,充分证实了CoSi2薄膜具有与(100)硅衬底相同的晶格结构。
(2)采用HF/IPA清洗处理代替HF稀释液处理,能明显改善结漏电,可能的机理是因为HF/IPA清洗处理能使表面更光滑,更少的颗粒及有机物污染,及对自然氧化物的抑制等,使CoSi2/Si界面更平整、光滑的缘故。它的机理是因为H+使硅表面悬挂键饱和钝化所致。而1#液的降温处理和降低浓度是为了改善硅表面的粗糙度。
(3)真空腔内预退火处理,明显减小膜内及界面处的应力,进一步释放潮气,并提高了Co/Ti双层膜与硅表面的亲和力。
(4)Co/Ti低应力双层复合膜的溅射,优化溅射条件及预退火以减少膜内及界面处的应力,才能得到光滑、平整、洁净的双层复合膜。
(5)Co-自对准硅化物工艺,采用两次快速热退火(RTA),尽量避免氧的危害。在第一次RTA后,采用两次不同的湿法选择腐蚀,分别去除未反应的Co和Ti等。然后进行第二次温度较高的RTA,形成CoSi2薄膜。
图3给出了真空腔内预退火加两次RTA后的反向电流-电压(I-V)特性,并与常规两次RTA的反向I-V特性作了比较,可见加上真空腔内退火后反向I-V特性有了进一步改善。
图4给出了Co/Ti自对准硅化物在重掺杂多晶硅上的薄层电阻随多晶硅线宽Lg的变化。从图可见,当多晶硅线宽降到0.1μm及以下时,Co-自对准硅化的多晶硅栅比Ti-自对准硅化的多晶硅栅有更小的薄层电阻,更令人感兴趣的是当多晶硅线宽降到80nm时,其上的CoSi2薄层电阻降到了3.2欧姆/方块(Ω/□),比0.5μm的宽线条的薄层电阻降低了约48%,这在下一代亚50纳米特征尺寸的CMOS技术中是非常吸引人的优越性,展示了其目前看来广阔的应用前景。

Claims (6)

1、一种钴-自对准硅化物的方法,其特征在于,本方法具有五个步骤:
步骤1:采用钴/钛/硅固相反应结构;
步骤2:采用氢氟酸/异丙醇溶液的清洗;
步骤3:采用溅射钴/钛膜前的真空腔内退火处理;
步骤4:低应力双层钴/钛复合膜的溅射;
步骤5:钴-自对准硅化物工艺。
2、根据权利要求1所述的钴-自对准硅化物的方法,其特征在于,其中步骤1中采用了钴/钛/硅固相反应结构,在硅上异质外延生长二硅化钴单晶薄膜。
3、根据权利要求1所述的钴-自对准硅化物的方法,其特征在于,其中步骤2中在进溅射腔前,采用氢氟酸/异丙醇溶液清洗,其氢氟酸/异丙醇溶液配比为:氢氟酸∶异丙醇∶去离子水=37.5ml∶0.6ml∶3000ml,室温下,浸渍40秒后冲水,甩干后,立即进入溅射真空锁内,尽量缩短在空气中滞留的时间。
4、根据权利要求1所述的钴-自对准硅化物的方法,其特征在于,其中步骤3溅钴/钛前真空腔内退火处理:本底真空度:6×10-7乇,衬底加热:加温至300℃,恒温10分,然后降温,待本底真空度恢复到6×10-7乇时即可预溅射5分,然后再溅射。
5、根据权利要求1所述的钴-自对准硅化物的方法,其特征在于,其中步骤4溅射低应力钴/钛双层膜,溅射步骤:先溅钛膜5nm,再溅钴膜11nm;溅射条件:本底真空度都为6×10-7乇,溅射功率都为800w,承片台转速都为13转/分,工作压力不同,溅钛的工作压力为5×10-3乇,溅钴为6.1×10-3乇;溅射速率:钛膜为75/min,钴膜为50/min。
6、根据权利要求1所述的钴-自对准硅化物的方法,其特征在于,其中步骤5钴-自对准硅化物工艺:两次快速热退火加上其间进行两次选择腐蚀:第一次快速热退火:温度650℃,时间20秒;选择腐蚀:第一次用盐酸∶双氧水∶去离子水=3∶1∶15,时间1分-1分30秒;第二次用硫酸∶双氧水=5∶1,温度120℃,时间10分;第二次快速热退火:温度900℃,时间10秒。
CNB001357522A 2000-12-19 2000-12-19 一种钴-自对准硅化物的方法 Expired - Lifetime CN1134045C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB001357522A CN1134045C (zh) 2000-12-19 2000-12-19 一种钴-自对准硅化物的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB001357522A CN1134045C (zh) 2000-12-19 2000-12-19 一种钴-自对准硅化物的方法

Publications (2)

Publication Number Publication Date
CN1360340A CN1360340A (zh) 2002-07-24
CN1134045C true CN1134045C (zh) 2004-01-07

Family

ID=4596846

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001357522A Expired - Lifetime CN1134045C (zh) 2000-12-19 2000-12-19 一种钴-自对准硅化物的方法

Country Status (1)

Country Link
CN (1) CN1134045C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296971C (zh) * 2004-09-29 2007-01-24 中国科学院微电子研究所 一种适用于纳米器件制造的硅化物工艺

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151255B (zh) * 2013-04-01 2016-03-23 清华大学 一种半导体栅结构及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296971C (zh) * 2004-09-29 2007-01-24 中国科学院微电子研究所 一种适用于纳米器件制造的硅化物工艺

Also Published As

Publication number Publication date
CN1360340A (zh) 2002-07-24

Similar Documents

Publication Publication Date Title
US6811448B1 (en) Pre-cleaning for silicidation in an SMOS process
JP3600399B2 (ja) コバルトシリサイドの薄い層が形成されるデバイスの作製プロセス
US7071103B2 (en) Chemical treatment to retard diffusion in a semiconductor overlayer
US5960319A (en) Fabrication method for a semiconductor device
JP3779371B2 (ja) シリコン表面の酸化防止方法、シリコン表面にシリサイド層を形成する方法および高架型半導体構造の垂直面上に酸化層を形成する方法
JPH1116853A (ja) 半導体装置及びその製造方法
KR100982420B1 (ko) 실리사이드 박막을 갖는 반도체 소자 및 그 제조 방법
US6153484A (en) Etching process of CoSi2 layers
US6555451B1 (en) Method for making shallow diffusion junctions in semiconductors using elemental doping
US6342422B1 (en) Method for forming MOSFET with an elevated source/drain
CN1134045C (zh) 一种钴-自对准硅化物的方法
JPH11354467A (ja) 半導体装置及びその製造方法
Wu et al. Improved electrical characteristics of CoSi 2 using HF-vapor pretreatment
CN1296971C (zh) 一种适用于纳米器件制造的硅化物工艺
CN1144266C (zh) 采用锗或锑预无定形注入及清洗的钛硅化物方法
JP3023189B2 (ja) 半導体装置の製造方法
Sun et al. Impact of nitrogen (N/sub 2//sup+/) implantation into polysilicon gate on thermal stability of cobalt silicide formed on polysilicon gate
CN1219316C (zh) 可改善接面电性特性的自行对准金属硅化物的制造方法
CN101800171A (zh) 一种镍-自对准硅化物的制备方法
Agnello JUNCTION PERIMETER LEAKAGE CONSIDERATIONS FOR THE INTEGRATION OF CoSi₂ AND DAMASCENE W LOCAL INTERCONNECT IN DYNAMIC LOGIC COMPATIBLE, SUB 0.25 μm CMOS TECHNOLOGIES
KR100469221B1 (ko) 디바이스제조공정
Sano et al. Selective etching of HfN gate electrode for HfN/HfSiON gate stack in-situ formations
Oh et al. Novel nitrogen doped Ni self-alingned silicide process for nanoscale complementary metal oxide semiconductor technology
Huang et al. Impact of Ge implantation on the electrical characteristics of TiSi/sub 2/p/sup+//n shallow junctions with an a-Si (or a poly-Si) buffer layer
Lin et al. Formation of excellent shallow n+ junctions by As+ implantation into thin CoSi films on Si substrate

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20130422

Owner name: INST OF MICROELECTRONICS, C. A. S

Effective date: 20130422

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INST OF MICROELECTRONICS, C. A. S

Free format text: FORMER NAME: MICROELECTRONIC CENTER, CHINESE ACADEMY OF SCIENCES

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 201203 PUDONG NEW AREA, SHANGHAI

CP01 Change in the name or title of a patent holder

Address after: Beijing City, Qi Jia Huo Zi 100029

Patentee after: Institute of Microelectronics of the Chinese Academy of Sciences

Address before: Beijing City, Qi Jia Huo Zi 100029

Patentee before: Insitute of microelectronics of the chinese academy of sciences

TR01 Transfer of patent right

Effective date of registration: 20130422

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Patentee after: Institute of Microelectronics of the Chinese Academy of Sciences

Address before: Beijing City, Qi Jia Huo Zi 100029

Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences

CX01 Expiry of patent term

Granted publication date: 20040107

CX01 Expiry of patent term