CN113394180A - 通信用高频功放芯片的封装结构及其封装方法 - Google Patents

通信用高频功放芯片的封装结构及其封装方法 Download PDF

Info

Publication number
CN113394180A
CN113394180A CN202110648693.5A CN202110648693A CN113394180A CN 113394180 A CN113394180 A CN 113394180A CN 202110648693 A CN202110648693 A CN 202110648693A CN 113394180 A CN113394180 A CN 113394180A
Authority
CN
China
Prior art keywords
groove
chip
copper base
power amplifier
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110648693.5A
Other languages
English (en)
Other versions
CN113394180B (zh
Inventor
施保球
易炳川
黄乙为
张怡
陈勇
盛高红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Chippacking Technology Co ltd
Original Assignee
Guangdong Chippacking Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Chippacking Technology Co ltd filed Critical Guangdong Chippacking Technology Co ltd
Priority to CN202110648693.5A priority Critical patent/CN113394180B/zh
Publication of CN113394180A publication Critical patent/CN113394180A/zh
Application granted granted Critical
Publication of CN113394180B publication Critical patent/CN113394180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及5G通信用芯片领域，提供一种对芯片工作时由于自热现象产生较高结温进行有效散热的通信用高频功放芯片的封装结构，它包括设有用于放置芯片的铜底座，所述铜底座上设有复合凹槽，所述复合凹槽包括有第一凹槽，和从第一凹槽衍生向周侧发散延伸的多个第二凹槽，所述第二凹槽被置于第一凹槽周侧的一倾斜面上延伸；所述复合凹槽内还设有烧结胶，所述烧结胶上放置GaN芯片，所述GaN芯片通过至少一条金属焊丝电连接位于所述铜底座上的被动元件和引线脚。本发明加快了热量的传导速度，提高了高频功放芯片的使用寿命，适用于芯片封装中应用。

Description

通信用高频功放芯片的封装结构及其封装方法
技术领域
本发明涉及通信基站芯片领域，具体的指一种通信用高频功放芯片的封装结构及其封装方法。
背景技术
现有技术中诸如电子设备尤其是通讯基站中的高频功放器件是用第一代半导体材料硅来制造的，但它的电子饱和迁移速度低、禁带宽度窄、热导小等原因，不能用于高频、大功率密度器件。后来在这个领域开始使用第二代半导体材料，典型的是GaAs砷化镓，但还是有不足，例如这类功放器件只能用于3G和4G的通讯基站。进入5G通讯和智能时代，开始使用第三代半导体材料，典型的如AlGaN氮化铝镓、GaN氮化镓、SiC碳化硅等。
通常第三代半导体器件的禁带宽度大，可以有较高的击穿电压；热导性能优良，可以用于大功率方面；饱和电子偏移速度大，可用于高频和高速数据下载方面。由于这些优点，第三代半导体正越来越得到重视，具有潜在的广泛应用前景，其中GaN禁带宽度大、电子饱和漂移速度大，非常适合用于高频功放器件，例如5G基站功放模块等，但热导小于SiC。因此，在较大偏压工作时，大的耗散功率会使器件温度升高，从而加强声子的散射，导致势阱中载流子迁移率下降，这种效应会对器件的静态I-V特性产生重大影响，这种现象叫做自热现象，自热现象会使结温太高，影响器件的电性能和使用寿命。尤其是芯片底部的焊接料，连接了芯片和引线框基岛，芯片产生的热先传递到引线框基岛上，再散失到空气中，是决定产品散热性能的非常关键性的材料。目前，为了满足产品的高散热要求，都选用热导率大于100W/m.K的焊接材料，既烧结银胶，但是此类材料也有一些缺点。在烘烤固化焊接后，芯片与引线框基岛之间的焊接料中会出现很多空洞，这严重的影响了产品的散热性。且长期在高温情况下，还会使构成器件的材料会出现退化和分解，以及高温引起的故障。通常封装结构是将芯片粘结在铜基岛平面上，然后通过焊接金属线，和被动元件以及内引线脚相连，最后树脂包封。在芯片封装结构中，件表面的结温是通过树脂途径、金属线途径、铜基岛途径将GaN芯片栅极-漏极的热量传导散发出去，而树脂的热导只有1W/cm.k,传导速度慢；金属线又比较细，可传导的热量少；铜的热导为397W/m.k。因此，芯片工作时其表面的栅极-漏极的热量主要是通过芯片垂直传导到芯片的背面，然后再通过热导为1-20W/m.k导电胶传导到铜基岛，最后到PCB表面，热传导的效率比较低。对芯片本体而言，热传导的面积几乎是芯片的面积，且导电胶的热导比较小，传导的效率也低。
发明内容
本发明的技术目的是克服现有技术中，高频功放芯片封装结构存在着自热现象，结温太高，影响器件的电性能和使用寿命，且长期在高温情况下，还会使构成器件的材料会出现退化和分解引起的芯片故障的技术缺陷，提供一种对高频功放芯片工作时由于自热现象产生较高的结温进行快速散热，以保证器件的电性能，提高高频功放芯片的使用寿命的通信用高频功放芯片的封装结构及其封装方法。
为实现以上技术目的，本发明的技术方案是：
包括用于放置芯片的带有铜底座的基底，其特征在于：所述铜底座上设有复合凹槽，所述复合凹槽包括有第一凹槽，和从第一凹槽衍生向周侧发散延伸的多个第二凹槽，所述第二凹槽被置于第一凹槽周侧的一倾斜面上延伸；所述复合凹槽内还设有烧结胶，所述烧结胶上放置GaN芯片，所述GaN芯片通过至少一条金属焊丝电连接位于所述铜底座上的被动元件和引线脚。
本发明高频功放芯片封装的封装方法，包括如下步骤：
a.提供一设有铜底座的基底；
b.在所述铜底座上刻蚀出复合凹槽，所述复合凹槽包括凹陷的第一凹槽，和以第一凹槽为中心从第一凹槽衍生向周侧发散延伸的多个第二凹槽，所述第二凹槽安置于第一凹槽周侧的倾斜面上衍生延伸至铜底座的边界区域；
c.在铜底座正面和复合凹槽的表面镀一层银；
d.在复合凹槽里面点烧结胶，将一GaN芯片安置于第一凹槽内的烧结胶上与之粘接，然后放入烘箱固化；
e.在底座正面点导电胶，在导电胶上面放置被动元件，然后放入烘箱固化；
f.用金属焊丝连接GaN芯片、被动元件及至少一引线脚，用塑封体封装上述结构完成封装。
本发明的有益技术效果是：本发明采用复合凹槽结构，在主凹槽里面套小凹槽，并采用热导为100-200W/m.k高热导率的烧结胶填充在复合凹槽里面芯片的底部和四周，这种复合凹槽的结构使芯片表面的栅极-漏极的热量不仅可以垂直通过芯片的底面传导到铜基座，还可以通过芯片的四个侧面传导到铜基座，相对芯片本体而言，不仅有垂直向下的热传导通道，还有横向热传导的通道，增加了一个热传导通道，加快了热量的传导速度，并且复合凹槽也加大了铜基座的表面积，起到极佳的散热效果，提高了高频功放芯片的使用寿命。
附图说明
图1是本发明芯片封装结构的结构示意图；
图2是本发明图1中散热示意图；
图3为本发明芯片封装结构的正面投影示意图；
图4为本发明芯片封装的步骤示意图。
具体实施方式
下面结合附图对本发明的具体实施方式进行详细描述，从而凸显本发明的技术方案及有益效果。
参图1-3所示，为通信用高频功放芯片的封装结构，包括有塑封体8，所述塑封体8包括用于放置芯片的基底，所述基底包括一铜底座1。所述铜底座1上方设有一凹形的复合凹槽。所述复合凹槽包括第一凹槽10，和以所述第一凹槽为中心呈发散辐射状的第二凹槽11。所述复合凹槽内设有烧结胶3，所述烧结胶3上放置有GaN芯片5，GaN芯片5通过金属焊丝7连接被动元件6，被动元件6设于铜底座1上方的镀银层9；所述被动元件6与基底1之间设有导电胶4；被动元件6通过金属焊丝7连接引线脚2。
在本发明中，所述铜底座1用来放置芯片，起导电和主要导热作用。位于铜底座1周侧的引线脚2起输入/输出传导作用。烧结胶3，将GaN芯片5粘结在铜底座1上，它是芯片热量传导到底座的主要途径，热导率大。所述导电胶4将被动元件或者其他集成电路粘结在铜底座1的表面。所述GaN芯片5是高频大功率模块的主要器件芯片。被动元件6，被动元件6可以各类无源器件如电感、电容及其他集成电路的集成或芯片组。所述金属焊丝7，主要起电信号连接作用，它可以是金丝、铜丝、表面镀钯铜丝、银合金线等的一种或几种。所述塑封体8保护芯片、焊丝及其他内部元件，塑封体8可以是树脂、硅胶、金属、陶瓷材料中的一种或几种的混合。本实施例中铜底座1上设有镀银层9，镀银层9覆盖第一凹槽10，及第二凹槽11形成复合凹槽。
本发明芯片的封装结构采用复合凹槽设计，复合凹槽位于基底的正面，所述基底正面上的复合凹槽的表面设有镀银层9，镀银层9根据设计需要可以覆盖复合凹槽。所述第一凹槽10为方形或圆形等形状的凹槽，其形状在此并不限制于上述结构，可根据实际需求和工艺设定。以第一凹槽10为中心向周侧发散设有多个第二凹槽11，所述第二凹槽11与第一凹槽10联通。本实施例中，所述第二凹槽如图所示为10条，但不限制于10条，应根据产品设计需要而定。所述第一凹槽10的底面10a低于周侧的铜底座1边缘区域1b，则从该底面10a向周侧延伸的侧面为倾斜面1a，所述第二凹槽11置于该倾斜面1b呈发散辐射状至边缘区域1b。具体的，所述第二凹槽包括置于第一凹槽10周侧倾斜面1a上的第一条状槽111和置于铜底座1边缘区域1b的第二条状槽112，所述第二条状槽112从第一条状槽111延伸并联通。在本发明中，所述铜底座1边缘区域1b并非是位于边界附近的区域，而是指该区域在第一凹槽10的周侧，其相对于倾斜面1a呈水平面的区域。所述复合凹槽内安设有热导率为100-200W/m.k的烧结胶3，使GaN芯片5表面的栅极-漏极的热量散发通道由芯片表面向塑封体8传导散热、通过金属线金属焊丝7散热、从GaN芯片5下表面垂直穿过芯片到底座途径(1)、通过GaN芯片5的四个侧面方向(3),顶面方向(2)和第二凹槽11构成的复合凹槽横向传导散热到铜底座1的途径(4)。更优的是，所述第二凹槽11的槽宽度是逐渐变大的。也就是说，从第一凹槽10的边缘向平面边缘区域延伸的每个第二凹槽11的槽宽是沿着远离第一凹槽10的方向逐渐增加的，但槽深度是沿着远离第一凹槽10的方向逐渐变小或变深的。而且，所述第二凹槽11的边界113形成一个间断的与第一凹槽10的边界相一致的形状。在本实施例中，第一凹槽10的边界呈矩形，则第二凹槽11的第二边界113同样形成一个相匹配的矩形。另外，所述第二凹槽11以第一凹槽10的径向中心线相互对称设置。本发明和传统结构相比，其基底上的芯片具有一个横向散热途径(4)：散热途径不仅有可以垂直通过芯片的底面传导到铜基座，还多了一个可以通过芯片的四个侧面横向传导到铜基座，增加了一个主要热热传导通道，加快了热量的传导速度。其次本发明的复合凹槽增加大了铜底座1的散热传导表面积，对散热也有帮助的。第二凹槽11的特殊设计进一步加大铜底座的表面积，增加了烧结胶3固化时溶剂挥发的挥发面积，有利于控制烧结胶固化时内部气孔的产生。最后粘结GaN芯片5的材料由热导为1-20W/m.k导电胶改为热导为100-200W/m.k烧结胶，加快了热从芯片表面传导到铜底座1的速度。所述铜底座1的正面上的复合凹槽还有镀银层，可以提高铜基座和导电胶之间的界面电导率和热导率。
本发明高频功放芯片封装的封装方法，如附图4所示。在实施时，在预先做好的基底上使用铜底板材料作为复合凹槽的底座，铜底板厚度在GaN芯片厚度的2倍或者以上；。由于基底结构复杂，各结构精度要求高，制造工艺难度加大，需要同时使用多种工艺来加工，具体包括化学蚀刻、激光蚀刻和冲压成型，首先要预成型，加工出基底主体和引脚2，然后再在基底主体上加工细部结构。根据芯片封装的设计要求，刻蚀出引线脚2和复合凹槽。当然也可以根据需求用冲压工艺来实现，或者刻蚀和冲压混合使用。复合凹槽中的第一凹槽10的深度为GaN芯片厚度的2/3到1/2之间，第一凹槽10底部的边界尺寸比对应芯片尺寸大100μm以上，第一凹槽10上部的开口尺寸大于凹槽底部尺寸，具体尺寸根据装片机的精度来确定，优选是80μm以上，呈放射状开口结构。第二凹槽11分布在第一凹槽10的周侧，其单个正面投影呈四边形，甚至是梯形以有效的增加槽宽。所述第二凹槽11的第一边界与第一凹槽10的边界重合，第二边界113在铜基岛平面上，正如附图所示,所述第二凹槽的槽宽是逐渐变大的，但槽深度是逐渐变小或变深的。所述第二凹槽包括位于倾斜面上的第一条状槽，和从第一条状槽衍生延伸至铜底座边缘区域的第二条状槽。采用化学沉积或其镀层方法在铜底座1的正面及复合凹槽的表面镀一层银，在复合凹槽里面点烧结银胶，在烧结胶上面放置GaN芯片5，然后放入烘箱固化。在实施时，烧结银胶固化后与复合凹槽形成上下对称结构的第三凹槽。本发明的复合凹槽构成一个围坝结构能有效的防止烧结胶3溢出。再在底座正面点导电胶，在胶上面放置被动元件或者其他集成电路，然后放入烘箱固化，用金属丝将GaN芯片5、被动元件6(或者其他集成电路)和引线脚连接起来，对整个产品塑封，塑封材料可以采用树脂、硅胶、或者金属/陶瓷。
在本发明的实施中，复合凹槽是用于有自热现象的GaN高频大功率器件或者模块的封装形式上，该结构可以用在有引脚的、无引脚的、球阵列的封装形式，甚至是IGBT(Insulated Gate Bipolar Transistor)、PCB封装形式等。根据产品的需要，铜基岛上可以有两个复合凹槽或者更多，用来放置更多的GaN芯片，提高模块的功能。可以根据实际情况，复合凹槽里面改用其他导电胶，而不是烧结胶来节省成本。复合凹槽结构可以用于其他快速散热要求的芯片，因此，应用复合凹槽的芯片可以是第一代半导体、第二代半导体、或第三代半导体。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种通信用高频功放芯片的封装结构，包括用于放置芯片的带有铜底座的基底，其特征在于：所述铜底座上设有复合凹槽，所述复合凹槽包括有第一凹槽，和从第一凹槽衍生向周侧发散延伸的多个第二凹槽，所述第二凹槽被置于第一凹槽周侧的一倾斜面上延伸；所述复合凹槽内还设有烧结胶，所述烧结胶上放置GaN芯片，所述GaN芯片通过至少一条金属焊丝电连接位于所述铜底座上的被动元件和引线脚。
2.根据权利要求1所述通信用高频功放芯片的封装结构，其特征在于：所述铜底座上设有一镀银层，所述复合凹槽被所述镀银层覆盖。
3.根据权利要求1或2中任意一项所述通信用高频功放芯片的封装结构，其特征在于：所述第二凹槽的槽宽沿着远离第一凹槽的方向逐渐变大，第二凹槽的槽深度沿着远离第一凹槽的方向逐渐变深。
4.根据权利要求1或2中任意一项所述通信用高频功放芯片的封装结构，其特征在于：所述倾斜面位于第一凹槽与铜底座的边缘区域之间，所述第二凹槽包括位于倾斜面上的第一条状槽，和从第一条状槽衍生延伸至铜底座边缘区域内的第二条状槽。
5.根据权利要求4所述通信用高频功放芯片的封装结构，其特征在于：所述第二凹槽的正面投影呈梯形或四边形或三角形。
6.根据权利要求5所述通信用高频功放芯片的封装结构，其特征在于：所述第二凹槽的第一边界与第一凹槽的边界重合，所述第二凹槽的第二边界形成一个间断的与第一凹槽边界相一致的形状。
7.根据权利要求4或5中任意一项所述通信用高频功放芯片的封装结构，其特征在于：所述第二凹槽以第一凹槽的中心线相互对称。
8.根据权利要求7所述通信用高频功放芯片的封装结构，其特征在于：所述第二凹槽的数量不少于10条。
9.一种通信用高频功放芯片的封装方法，其特征在于，包括如下步骤：
a.提供一设有铜底座的基底；
b.在所述铜底座上刻蚀出复合凹槽，所述复合凹槽包括凹陷的第一凹槽，和以第一凹槽为中心从第一凹槽衍生向周侧发散延伸的多个第二凹槽，所述第二凹槽安置于第一凹槽周侧的倾斜面上衍生延伸至铜底座的边界区域；
c.在铜底座正面和复合凹槽的表面镀一层银；
d.在复合凹槽里面点烧结胶，将一GaN芯片安置于第一凹槽内的烧结胶上与之粘接，然后放入烘箱固化；
e.在底座正面点导电胶，在导电胶上面放置被动元件，然后放入烘箱固化；
f.用金属焊丝连接GaN芯片、被动元件及至少一引线脚，用塑封体封装上述结构完成封装。
10.根据权利要求9所述通信用高频功放芯片的封装方法，其特征在于：在步骤b中，所述第二凹槽的槽宽是逐渐变大，第二凹槽的槽深是逐渐变深，所述第二凹槽包括位于倾斜面上的第一条状槽，和从第一条状槽衍生延伸至铜底座边缘区域的第二条状槽。
CN202110648693.5A 2021-06-10 2021-06-10 通信用高频功放芯片的封装结构及其封装方法 Active CN113394180B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110648693.5A CN113394180B (zh) 2021-06-10 2021-06-10 通信用高频功放芯片的封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110648693.5A CN113394180B (zh) 2021-06-10 2021-06-10 通信用高频功放芯片的封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN113394180A true CN113394180A (zh) 2021-09-14
CN113394180B CN113394180B (zh) 2022-05-31

Family

ID=77620333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110648693.5A Active CN113394180B (zh) 2021-06-10 2021-06-10 通信用高频功放芯片的封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN113394180B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101054022A (zh) * 2002-07-08 2007-10-17 精工爱普生株式会社 转子、驱动转换装置、清洗装置、擦拭装置和液体喷射装置
CN102983189A (zh) * 2011-09-07 2013-03-20 广东量晶光电科技有限公司 光电元器件封装结构
CN207489846U (zh) * 2017-10-13 2018-06-12 宁夏新思科管理咨询有限公司 一种半导体封装件
WO2019043844A1 (ja) * 2017-08-30 2019-03-07 日本碍子株式会社 光学部品及び透明封止部材
CN110335855A (zh) * 2019-07-10 2019-10-15 广东气派科技有限公司 一种改善焊接空洞的芯片封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101054022A (zh) * 2002-07-08 2007-10-17 精工爱普生株式会社 转子、驱动转换装置、清洗装置、擦拭装置和液体喷射装置
CN102983189A (zh) * 2011-09-07 2013-03-20 广东量晶光电科技有限公司 光电元器件封装结构
WO2019043844A1 (ja) * 2017-08-30 2019-03-07 日本碍子株式会社 光学部品及び透明封止部材
CN207489846U (zh) * 2017-10-13 2018-06-12 宁夏新思科管理咨询有限公司 一种半导体封装件
CN110335855A (zh) * 2019-07-10 2019-10-15 广东气派科技有限公司 一种改善焊接空洞的芯片封装结构

Also Published As

Publication number Publication date
CN113394180B (zh) 2022-05-31

Similar Documents

Publication Publication Date Title
US7605451B2 (en) RF power transistor having an encapsulated chip package
US7892882B2 (en) Methods and apparatus for a semiconductor device package with improved thermal performance
US20080017998A1 (en) Semiconductor component and method of manufacture
JP2008042063A (ja) 半導体装置
US11621231B2 (en) Methods of fabricating leadless power amplifier packages including topside terminations
CN104037152B (zh) 芯片载体结构、芯片封装及其制造方法
US10937767B2 (en) Chip packaging method and device with packaged chips
CN113394180B (zh) 通信用高频功放芯片的封装结构及其封装方法
US8288863B2 (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
US10991670B2 (en) Semiconductor device assemblies including spacer with embedded semiconductor die
EP4160668A1 (en) Leadless power amplifier package including topside termination arrangements
US20220246595A1 (en) Semiconductor device and a method of manufacturing a semiconductor device
US11107753B2 (en) Packaging structure for gallium nitride devices
CN215680662U (zh) 高频功放芯片封装的散热结构
US9245837B1 (en) Radio frequency power device
US20230420430A1 (en) Modular power transistor component assemblies with flip chip interconnections
CN204792767U (zh) 二极管功率模块
Gongyue et al. Thermal design and analysis of high power SiC module with low profile and enhanced thermal performance
US20230421119A1 (en) Semiconductor device packages with exposed heat dissipating surfaces and methods of fabricating the same
US20230421117A1 (en) Packages with backside mounted die and exposed die interconnects and methods of fabricating the same
CN116259602A (zh) 一种射频封装及其制造方法
CN109742057B (zh) 功率器件及其基底、功率器件组件、射频模块和基站
JP2023055205A (ja) 半導体デバイス及び半導体デバイスの製造方法
US20230197645A1 (en) Radio frequency packages containing multilevel power substrates and associated fabrication methods
US20210320054A1 (en) Heatsink for thermal response control for integrated circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant