CN113393880A - 一种用于提高sram读电流的结构 - Google Patents

一种用于提高sram读电流的结构 Download PDF

Info

Publication number
CN113393880A
CN113393880A CN202110597287.0A CN202110597287A CN113393880A CN 113393880 A CN113393880 A CN 113393880A CN 202110597287 A CN202110597287 A CN 202110597287A CN 113393880 A CN113393880 A CN 113393880A
Authority
CN
China
Prior art keywords
reading
tube
pull
fin
fin structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110597287.0A
Other languages
English (en)
Other versions
CN113393880B (zh
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202110597287.0A priority Critical patent/CN113393880B/zh
Publication of CN113393880A publication Critical patent/CN113393880A/zh
Application granted granted Critical
Publication of CN113393880B publication Critical patent/CN113393880B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种用于提高SRAM读电流的结构，分别包括第一至第三Fin结构的第一、第二读取上拉管和第一、第二读取通过门；第一栅极置于第一读取上拉管的第一至第三Fin结构上；第二栅极置于第二读取上拉管的第一至第三Fin结构上；第三栅极置于第一读取通过门的第一至第三Fin结构上；第四栅极置于第二读取通过门的第一至第三Fin结构上；第三栅极和第四栅极通过第一栅极金属连接；第二读取上拉管的第一至第三Fin结构的另一端通过第三金属条形结构与第二读取通过门的第一至第三Fin结构的一端连接。本发明的RPD和RPG中的至少一个改变为NLVT或NULVT后，读取电流得到明显改善，对读取干扰问题没有副作用。不增加新光罩，RPD和RPG之间的间距足够大，可以进行工艺修改。

Description

一种用于提高SRAM读电流的结构
技术领域
本发明涉及半导体技术领域，特别是涉及一种用于提高SRAM读电流的结构。
背景技术
对于双端口SRAM，写字线和写位线与标准8T SRAM相同，但为读操作指定了一个额外的读取上拉管PD(RPD)和读取通过门PG(RPG)，这可以提高读速度并避免读干扰。
读取电流由RPD和RPG控制。为了增加读取电流，我们需要增加RPD或RPG驱动能力。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于提高SRAM读电流的结构，用于解决现有技术中标准8T SRAM中RPD或RPG驱动能力低下的问题。
为实现上述目的及其他相关目的，本发明提供一种用于提高SRAM读电流的结构，至少包括：
横向对称分布的两个相同的第一、第二读取上拉管；横向对称分布的两个相同的第一、第二读取通过门；所述第一、第二读取通过门位于所述第一、第二读取上拉管的纵向一侧；
所述第一、第二读取上拉管分别包括第一至第三Fin结构；
所述第一读取上拉管还包括第一栅极；所述第一栅极置于所述第一读取上拉管的所述第一至第三Fin结构上；
所述第二读取上拉管还包括第二栅极；所述第二栅极置于所述第二读取上拉管的所述第一至第三Fin结构上；
所述第一、第二读取上拉管的所述第一至第三Fin结构的一端通过第一金属条形结构连接；
第一、第二读取通过门分别包含第一至第三Fin结构；第三栅极；所述第三栅极置于所述第一读取通过门的所述第一至第三Fin结构上；第四栅极；所述第四栅极置于所述第二读取通过门的所述第一至第三Fin结构上；所述第三栅极和所述第四栅极通过第一栅极金属连接；
所述第一读取上拉管的所述第一至第三Fin结构的另一端通过第二金属条形结构与所述第一读取通过门的所述第一至第三Fin结构的一端连接；
所述第二读取上拉管的所述第一至第三Fin结构的另一端通过第三金属条形结构与所述第二读取通过门的所述第一至第三Fin结构的一端连接；
所述第一读取通过门的所述第一至第三Fin结构的另一端通过第四金属条形结构相互连接；所述第二读取通过门的所述第一至第三Fin结构的另一端通过第五金属条形结构相互连接。
优选地，所述第一金属条形结构连接电压Vss。
优选地，第一读取上拉管的所述第一栅极的功函数层为nulvt管的功函数层；所述第二读取上拉管的所述第二栅极的功函数层为nulvt管的功函数层。
优选地，所述第三、第四栅极的功函数层为nulvt管的功函数层。
优选地，所述第一、第二读取上拉管的所述第一至第三Fin结构中至少有一个Fin结构设有阈值电压离子注入。
优选地，所述第一、第二读取通过门的所述第一至第三Fin结构中至少有一个Fin结构设有阈值电压离子注入。
优选地，所述第一、第二读取上拉管为nlvt管。
优选地，所述第一、第二读取通过门为nlvt管。
如上所述，本发明的用于提高SRAM读电流的结构，具有以下有益效果：本发明的结构中。RPD和RPG中的至少一个改变为NLVT或NULVT后，读取电流可以得到明显的改善，同时对读取干扰问题没有任何副作用。这不会增加新的光罩，由于RPD和RPG之间的间距足够大，可以进行工艺修改，因此工艺余量对于2端口SRAM来说是足够的。
附图说明
图1显示为本发明的用于提高SRAM读电流的结构的版图示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种用于提高SRAM读电流的结构，如图1所示，图1显示为本发明的用于提高SRAM读电流的结构的版图示意图，至少包括：
横向对称分布的两个相同的第一、第二读取上拉管；横向对称分布的两个相同的第一、第二读取通过门；所述第一、第二读取通过门位于所述第一、第二读取上拉管的纵向一侧；
所述第一、第二读取上拉管分别包括第一至第三Fin结构；
所述第一读取上拉管还包括第一栅极；所述第一栅极置于所述第一读取上拉管的所述第一至第三Fin结构上；
所述第二读取上拉管还包括第二栅极；所述第二栅极置于所述第二读取上拉管的所述第一至第三Fin结构上；
所述第一、第二读取上拉管的所述第一至第三Fin结构的一端通过第一金属条形结构连接；
第一、第二读取通过门分别包含第一至第三Fin结构；第三栅极；所述第三栅极置于所述第一读取通过门的所述第一至第三Fin结构上；第四栅极；所述第四栅极置于所述第二读取通过门的所述第一至第三Fin结构上；所述第三栅极和所述第四栅极通过第一栅极金属连接；
所述第一读取上拉管的所述第一至第三Fin结构的另一端通过第二金属条形结构与所述第一读取通过门的所述第一至第三Fin结构的一端连接；
所述第二读取上拉管的所述第一至第三Fin结构的另一端通过第三金属条形结构与所述第二读取通过门的所述第一至第三Fin结构的一端连接；
所述第一读取通过门的所述第一至第三Fin结构的另一端通过第四金属条形结构相互连接；所述第二读取通过门的所述第一至第三Fin结构的另一端通过第五金属条形结构相互连接。
本实施例中，所述用于提高SRAM读电流的结构至少包括以下结构：
横向对称分布(图1中位于左右对称分布，本实施例中的横向指的是左右方向)的两个相同的第一读取上拉管RPD(图1中位于左侧的RPD)、第二读取上拉管RPD(图1中位于左侧的RPD)；本发明所述的两个相同的第一、第二读取上拉管指的是二者结构相同。
横向对称分布的两个相同的第一读取通过门RPG(图1中位于左侧的RPG)、第二读取通过门RPG(图1中位于右侧的RPG)；所述第一、第二读取通过门位于所述第一、第二读取上拉管的纵向一侧；也就是说，本发明中的所述纵向在本实施例中指的是上下方向，亦即所述第一、第二读取上拉管位于所述第一、第二读取通过门的上方。
所述第一读取上拉管RPD包括第一至第三Fin结构(Fin1～Fin3)、第二读取上拉管RPD包括第一至第三Fin结构(Fin1～Fin3)；
所述第一读取上拉管RPD还包括第一栅极GT1；所述第一栅极GT1置于所述第一读取上拉管RPD的所述第一至第三Fin结构(Fin1～Fin3)上；
所述第二读取上拉管RPD还包括第二栅极GT2；所述第二栅极GT2置于所述第二读取上拉管RPD的所述第一至第三Fin结构(Fin1～Fin3)上；
所述第一、第二读取上拉管的所述第一至第三Fin结构的一端通过第一金属条形结构M1连接；本发明进一步地，本实施例的所述第一金属条形结构M1连接电压Vss。
第一读取通过门RPG包含第一至第三Fin结构(Fin1～Fin3)、第二读取通过门RPG包含第一至第三Fin结构(Fin1～Fin3)；第三栅极GT3；所述第三栅极GT3置于所述第一读取通过门RPG的所述第一至第三Fin结构(Fin1～Fin3)上；第四栅极GT4；所述第四栅极GT4置于所述第二读取通过门RPG的所述第一至第三Fin结构(Fin1～Fin3)上；所述第三栅极GT3和所述第四栅极GT4通过第一栅极金属GM1连接；
所述第一读取上拉管RPD的所述第一至第三Fin结构(Fin1～Fin3)的另一端通过第二金属条形结构M2与所述第一读取通过门的所述第一至第三Fin结构的一端连接；
所述第二读取上拉管的所述第一至第三Fin结构的另一端通过第三金属条形结构M3与所述第二读取通过门的所述第一至第三Fin结构的一端连接；
所述第一读取通过门的所述第一至第三Fin结构的另一端通过第四金属条形结构M4相互连接；所述第二读取通过门的所述第一至第三Fin结构的另一端通过第五金属条形结构M5相互连接。
本发明进一步地，本实施例的所述第一、第二读取上拉管为nlvt管(n-type lowVt，N型低阈值电压)。当本发明的所述第一、第二上拉读取管取代现有技术中的nsvt管(N型标准阈值电压管)成为nlvt管(n-type low Vt，N型低阈值电压)时，本实施例的所述第一读取上拉管的所述第一栅极的功函数层为nulvt管(n-type ultra-low Vt，N型超低阈值电压)的功函数层；所述第二读取上拉管的所述第二栅极的功函数层为nulvt管(n-typeultra-low Vt，N型超低阈值电压)的功函数层。并且所述第一读取上拉管的所述第一至第三Fin结构中至少有一个Fin结构设有阈值电压vt离子注入。所述第二读取上拉管的所述第一至第三Fin结构中至少有一个Fin结构设有阈值电压vt离子注入。
本发明进一步地，本实施例的所述第一、第二读取通过门为nlvt管(n-type lowVt，N型低阈值电压)。当本发明的所述第一、第二读取通过门取代现有技术中的nsvt管(N型标准阈值电压管)成为nlvt管(n-type low Vt，N型低阈值电压)时，本实施例的所述第三、第四栅极的功函数层为nulvt管的功函数层。并且所述第一、第二读取通过门的所述第一至第三Fin结构中至少有一个Fin结构设有阈值电压离子注入。
当本发明的所述第一、第二上拉读取管取代现有技术中的nsvt管(N型标准阈值电压管)成为nulvt管(n-type ultra-low Vt，N型超低阈值电压)时，所述第一读取上拉管的所述第一栅极的功函数层为nulvt管(n-type ultra-low Vt，N型超低阈值电压)的功函数层；所述第二读取上拉管的所述第二栅极的功函数层为nulvt管(n-type ultra-low Vt，N型超低阈值电压)的功函数层。
当本发明的所述第一、第二读取通过门取代现有技术中的nsvt管(N型标准阈值电压管)成为nulvt管(n-type ultra-low Vt，N型超低阈值电压)时，所述第三、第四栅极的功函数层为nulvt管的功函数层。
综上所述，本发明的结构中。RPD和RPG中的至少一个改变为NLVT或NULVT后，读取电流可以得到明显的改善，同时对读取干扰问题没有任何副作用。这不会增加新的光罩，由于RPD和RPG之间的间距足够大，可以进行工艺修改，因此工艺余量对于2端口SRAM来说是足够的。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种用于提高SRAM读电流的结构，其特征在于，至少包括：
横向对称分布的两个相同的第一、第二读取上拉管；横向对称分布的两个相同的第一、第二读取通过门；所述第一、第二读取通过门位于所述第一、第二读取上拉管的纵向一侧；
所述第一、第二读取上拉管分别包括第一至第三Fin结构；
所述第一读取上拉管还包括第一栅极；所述第一栅极置于所述第一读取上拉管的所述第一至第三Fin结构上；
所述第二读取上拉管还包括第二栅极；所述第二栅极置于所述第二读取上拉管的所述第一至第三Fin结构上；
所述第一、第二读取上拉管的所述第一至第三Fin结构的一端通过第一金属条形结构连接；
第一、第二读取通过门分别包含第一至第三Fin结构；第三栅极；所述第三栅极置于所述第一读取通过门的所述第一至第三Fin结构上；第四栅极；所述第四栅极置于所述第二读取通过门的所述第一至第三Fin结构上；所述第三栅极和所述第四栅极通过第一栅极金属连接；
所述第一读取上拉管的所述第一至第三Fin结构的另一端通过第二金属条形结构与所述第一读取通过门的所述第一至第三Fin结构的一端连接；
所述第二读取上拉管的所述第一至第三Fin结构的另一端通过第三金属条形结构与所述第二读取通过门的所述第一至第三Fin结构的一端连接；
所述第一读取通过门的所述第一至第三Fin结构的另一端通过第四金属条形结构相互连接；所述第二读取通过门的所述第一至第三Fin结构的另一端通过第五金属条形结构相互连接。
2.根据权利要求1所述的用于提高SRAM读电流的结构，其特征在于：所述第一金属条形结构连接电压Vss。
3.根据权利要求1所述的用于提高SRAM读电流的结构，其特征在于：第一读取上拉管的所述第一栅极的功函数层为nulvt管的功函数层；所述第二读取上拉管的所述第二栅极的功函数层为nulvt管的功函数层。
4.根据权利要求1所述的用于提高SRAM读电流的结构，其特征在于：所述第三、第四栅极的功函数层为nulvt管的功函数层。
5.根据权利要求3所述的用于提高SRAM读电流的结构，其特征在于：所述第一、第二读取上拉管的所述第一至第三Fin结构中至少有一个Fin结构设有阈值电压离子注入。
6.根据权利要求4所述的用于提高SRAM读电流的结构，其特征在于：所述第一、第二读取通过门的所述第一至第三Fin结构中至少有一个Fin结构设有阈值电压离子注入。
7.根据权利要求5所述的用于提高SRAM读电流的结构，其特征在于：所述第一、第二读取上拉管为nlvt管。
8.根据权利要求6所述的用于提高SRAM读电流的结构，其特征在于：所述第一、第二读取通过门为nlvt管。
CN202110597287.0A 2021-05-31 2021-05-31 一种用于提高sram读电流的结构 Active CN113393880B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110597287.0A CN113393880B (zh) 2021-05-31 2021-05-31 一种用于提高sram读电流的结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110597287.0A CN113393880B (zh) 2021-05-31 2021-05-31 一种用于提高sram读电流的结构

Publications (2)

Publication Number Publication Date
CN113393880A true CN113393880A (zh) 2021-09-14
CN113393880B CN113393880B (zh) 2024-03-15

Family

ID=77619433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110597287.0A Active CN113393880B (zh) 2021-05-31 2021-05-31 一种用于提高sram读电流的结构

Country Status (1)

Country Link
CN (1) CN113393880B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010046800A1 (en) * 2008-10-22 2010-04-29 Nxp B.V. Dual-rail sram with independent read and write ports
CN106601287A (zh) * 2015-10-15 2017-04-26 中芯国际集成电路制造(上海)有限公司 静态随机存取存储器单元、静态随机存取存储器及电子装置
US9640540B1 (en) * 2016-07-19 2017-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for an SRAM circuit
US20170221552A1 (en) * 2016-01-29 2017-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory (sram) tracking cells and methods of forming same
CN109509752A (zh) * 2018-12-12 2019-03-22 上海华力集成电路制造有限公司 Sram的存储单元结构
CN111968978A (zh) * 2020-08-27 2020-11-20 上海华力集成电路制造有限公司 一种双通道静态随机存储器
CN112309460A (zh) * 2020-11-20 2021-02-02 上海华力集成电路制造有限公司 读写分离的双端口sram

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010046800A1 (en) * 2008-10-22 2010-04-29 Nxp B.V. Dual-rail sram with independent read and write ports
CN106601287A (zh) * 2015-10-15 2017-04-26 中芯国际集成电路制造(上海)有限公司 静态随机存取存储器单元、静态随机存取存储器及电子装置
US20170221552A1 (en) * 2016-01-29 2017-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory (sram) tracking cells and methods of forming same
US9640540B1 (en) * 2016-07-19 2017-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for an SRAM circuit
CN109509752A (zh) * 2018-12-12 2019-03-22 上海华力集成电路制造有限公司 Sram的存储单元结构
CN111968978A (zh) * 2020-08-27 2020-11-20 上海华力集成电路制造有限公司 一种双通道静态随机存储器
CN112309460A (zh) * 2020-11-20 2021-02-02 上海华力集成电路制造有限公司 读写分离的双端口sram

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
景旭斌;徐翠芹;田明;: "利用halo注入倾斜角和栅极尺寸组合调整来提升SRAM性能", 电子技术, no. 02, 20 February 2020 (2020-02-20), pages 37 - 39 *

Also Published As

Publication number Publication date
CN113393880B (zh) 2024-03-15

Similar Documents

Publication Publication Date Title
US9305633B2 (en) SRAM cell and cell layout method
KR101402264B1 (ko) 집적회로 내의 ｆｉｎＦＥＴ ＳＲＡＭ 어레이를 위한 방법 및 장치
US7362606B2 (en) Asymmetrical memory cells and memories using the cells
TWI427772B (zh) 記憶體元件
US7417889B2 (en) Independent-gate controlled asymmetrical memory cell and memory using the cell
CN111354392B (zh) 磁性存储器阵列及读写控制方法
US20080084733A1 (en) Back-gate controlled asymmetrical memory cell and memory using the cell
KR20130085054A (ko) 독립적 게이트 ｆｉｎｆｅｔ를 이용하는 안정적 ｓｒａｍ 비트셀 설계
CN104183268B (zh) 静态随机存储器结构
Abbasian et al. A single-bitline 9T SRAM for low-power near-threshold operation in FinFET technology
JP6847295B1 (ja) Ｎｏｒフラッシュメモリ回路及びデータ書き込み、読み取り、消去方法
CN111489777A (zh) 磁性存储器结构、阵列、读写控制方法及制备方法
CN101118785A (zh) 半导体单元阵列以及静态随机存取存储单元阵列
CN104134456A (zh) 一种stt-mram存储单元
Limachia et al. A near-threshold 10t differential sram cell with high read and write margins for tri-gated finfet technology
CN112309460B (zh) 读写分离的双端口sram
CN111968978B (zh) 一种双通道静态随机存储器
CN113393880B (zh) 一种用于提高sram读电流的结构
Rajput et al. Energy efficient 9T SRAM with R/W margin enhanced for beyond Von-Neumann computation
CN109494223B (zh) Sram的6t存储单元结构
CN105719689A (zh) 一种增强存储单元写能力的静态随机存储器及其写操作方法
CN104882159A (zh) 一种近阈值8管静态随机存储器单元
Haq et al. Improved Stability for Robust and Low-Power SRAM Cell using FinFET Technology
Cho et al. Device-circuit cosimulation for energy efficiency in sub-10-nm gate length logic and memory
CN104409092A (zh) 基于切断反馈技术的存储单元电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant