CN113393792A - 驱动电路、驱动方法和显示装置 - Google Patents

Abstract

本发明提供一种驱动电路、驱动方法和显示装置。驱动电路，包括第一驱动信号生成电路和第二驱动信号生成电路；第二驱动信号生成电路根据第一起始电压信号和第二节点的电位，控制第三节点的电位，并在第一节点的电位和第三节点的电位的控制下，控制所述第二驱动信号输出端输出驱动信号。本发明通过增加第二驱动信号生成电路，能够通过一个驱动电路同时生成高电平有效的驱动信号和低电平有效的驱动信号，通过一个驱动电路即可为LTPO(低温多晶氧化物)像素电路提供驱动信号，采用的晶体管的个数少，利于实现窄边框。

Description

驱动电路、驱动方法和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种驱动电路、驱动方法和显示装置。

背景技术

在应用了低频驱动技术的显示装置中，每个像素电路可以包括不同类型的晶体管。例如，显示装置的每个像素电路不仅可以包括低温多晶硅薄膜晶体管，而且可以包括氧化物薄膜晶体管。显示装置的扫描驱动器不仅应当包括可以产生用于低温多晶硅薄膜晶体管的低电平有效的扫描信号，而且应当包括可以产生用于氧化物薄膜晶体管的高电平有效的扫描信号。现有的扫描驱动器需要采用两个驱动电路分别生成高电平有效的扫描信号和低电平有效的扫描信号，采用的晶体管的个数多，不利于实现窄边框。

发明内容

本发明的主要目的在于提供一种驱动电路、驱动方法和显示装置，解决现有技术中生成高电平有效的驱动信号和低电平有效的驱动信号需要采用两个驱动电路，采用的晶体管的个数多，不利于实现窄边框的问题。

本发明实施例提供了一种驱动电路，包括第一驱动信号生成电路和第二驱动信号生成电路；

所述第一驱动信号生成电路分别与第一节点、第二节点和第一驱动信号输出端电连接，用于控制所述第一节点的电位和所述第二节点的电位，并根据所述第一节点的电位和所述第二节点的电位，通过第一驱动信号输出端输出第一驱动信号；

所述第二驱动信号生成电路分别与所述第一节点、所述第二节点、第一起始电压端和第二驱动信号输出端电连接，用于根据所述第一起始电压端提供的第一起始电压信号和所述第二节点的电位，控制第三节点的电位，并在所述第一节点的电位和所述第三节点的电位的控制下，控制通过所述第二驱动信号输出端输出第二驱动信号。

可选的，所述第二驱动信号生成电路包括第三节点控制电路和第二驱动生成电路；

所述第三节点控制电路分别与所述第二节点、所述第一起始电压端和所述第三节点电连接，用于在所述第一起始电压信号的控制下，控制所述第三节点与所述第二节点之间连通或断开，并根据所述第一起始电压信号，控制所述第三节点的电位；

所述第二驱动生成电路分别与所述第一节点、所述第三节点、第二驱动信号输出端、第一电压端和第一时钟信号端电连接，用于在所述第一节点的电位的控制下，控制所述第二驱动信号输出端与所述第一电压端之间连通或断开，并在所述第三节点的电位的控制下，控制所述第二驱动信号输出端与所述第一时钟信号端之间连通或断开。

可选的，所述第三节点控制电路包括第一晶体管和第一电容；

所述第一晶体管的控制极与所述第一起始电压端电连接，所述第一晶体管的第一极与所述第二节点电连接，所述第一晶体管的第二极与所述第三节点电连接；

所述第一电容的第一端与所述第一起始电压端电连接，所述第一电容的第二端与所述第三节点电连接。

可选的，所述第二驱动生成电路包括第二晶体管和第三晶体管；

所述第二晶体管的控制极与所述第一节点电连接，所述第二晶体管的第一极与所述第一电压端电连接，所述第二晶体管的第二极与所述第二驱动信号输出端电连接；

所述第三晶体管的控制极与所述第三节点电连接，所述第三晶体管的第一极与所述第二驱动信号输出端电连接，所述第三晶体管的第二极与所述第一时钟信号端电连接。

可选的，所述第一驱动信号生成电路包括第一节点控制电路、第四节点控制电路和第一驱动生成电路；

所述第一节点控制电路分别与第一节点、第二时钟信号端、第二电压端和第四节点电连接，用于在所述第二时钟信号端提供的第二时钟信号的控制下，控制所述第一节点与所述第二电压端之间连通或断开，并在第四节点的电位的控制下，控制所述第一节点与所述第二时钟信号端之间连通或断开；

所述第四节点控制电路分别与第二起始信号端、第二时钟信号端、所述第一节点、第三电压端、第三时钟信号端和第四节点电连接，用于在所述第二时钟信号的控制下，控制所述第四节点与所述第二起始信号端之间连通或断开，在所述第一节点的电位和所述第三时钟信号端提供的第三时钟信号的控制下，控制所述第四节点与所述第三电压端之间连通或断开；

所述第一驱动生成电路分别与第一节点、第二节点、第三电压端、所述第三时钟信号端和第一驱动信号输出端电连接，用于在所述第一节点的电位的控制下，控制所述第一驱动信号输出端与所述第三电压端之间连通或断开，并在所述第二节点的电位的控制下，控制所述第一驱动信号输出端与所述第三时钟信号端之间连通或断开。

可选的，所述第二节点与所述第四节点为同一节点；或者，

所述驱动电路还包括通断控制电路；所述通断控制电路分别与第一电压端、所述第二节点和所述第四节点电连接，用于在所述第一电压端提供的第一电压信号的控制下，控制所述第二节点与所述第四节点之间连通或断开。

可选的，所述第一节点控制电路包括第四晶体管和第五晶体管；

所述第四晶体管的控制极与所述第二时钟信号端电连接，所述第四晶体管的第一极与所述第二电压端电连接，所述第四晶体管的第二极与所述第一节点电连接；

所述第五晶体管的控制极与所述第四节点电连接，所述第五晶体管的第一极与所述第二时钟信号端电连接，所述第五晶体管的第二极与所述第一节点电连接。

可选的，所述第四节点控制电路包括第六晶体管、第七晶体管和第八晶体管；

所述第六晶体管的控制极与所述第二时钟信号端电连接，所述第六晶体管的第一极与所述第二起始电压端电连接，所述第六晶体管的第二极与所述第四节点电连接；

所述第七晶体管的控制极与所述第一节点电连接，所述第七晶体管的第一极与所述第三电压端电连接；

所述第八晶体管的控制极与所述第三时钟信号端电连接，所述第八晶体管的第一极与所述第七晶体管的第二极电连接，所述第八晶体管的第二极与所述第四节点电连接。

可选的，所述第一驱动生成电路包括第九晶体管、第二电容、第十晶体管和第三电容；

所述第九晶体管的控制极与所述第一节点电连接，所述第九晶体管的第一极与所述第三电压端电连接，所述第九晶体管的第二极与所述第一驱动信号输出端电连接；

所述第二电容的第一端与所述第一节点电连接，所述第二电容的第二端与所述第三电压端电连接；

所述第十晶体管的控制极与所述第二节点电连接，所述第十晶体管的第一极与所述第一驱动信号输出端电连接，所述第十晶体管的第二极与所述第三时钟信号端电连接；

所述第三电容的第一端与所述第二节点电连接，所述第三电容的第二端与所述第一驱动信号输出端电连接。

可选的，所述驱动电路还包括通断控制电路；

所述通断控制电路包括第十一晶体管；

所述第十一晶体管的控制极与所述第一电压端电连接，所述第十一晶体管的第一极与所述第四节点电连接，所述第十一晶体管的第二极与所述第二节点电连接。

本发明实施例还提供一种驱动方法，应用于上述的驱动电路，所述驱动方法包括：

第一驱动信号生成电路根据第一节点的电位和第二节点的电位，通过第一驱动信号输出端输出第一驱动信号；

第二驱动信号生成电路根据第一起始电压端提供的第一起始电压信号和所述第二节点的电位，控制第三节点的电位，并在第一节点的电位和第三节点的电位的控制下，控制通过第二驱动信号输出端输出第二驱动信号。

可选的，所述第二驱动信号生成电路包括第三节点控制电路和第二驱动生成电路；所述第二驱动信号生成电路根据第一起始电压端提供的第一起始电压信号和所述第二节点的电位，控制第三节点的电位，并在第一节点的电位和第三节点的电位的控制下，控制通过第二驱动信号输出端输出第二驱动信号步骤包括：

所述第三节点控制电路在所述第一起始电压信号的控制下，控制所述第三节点与所述第二节点之间连通或断开，并根据所述第一起始电压信号，控制所述第三节点的电位；

所述第二驱动生成电路在所述第一节点的电位的控制下，控制所述第二驱动信号输出端与所述第一电压端之间连通或断开，并在所述第三节点的电位的控制下，控制所述第二驱动信号输出端与所述第一时钟信号端之间连通或断开。

可选的，驱动周期包括第一阶段、第二阶段、输出阶段和复位阶段；所述驱动方法包括：

在所述第一阶段，第二驱动生成电路在第一节点的电位的控制下，控制所述第二驱动信号输出端与第一电压端之间连通；

在所述第二阶段、所述输出阶段和所述复位阶段，第二驱动生成电路在第一节点的电位的控制下，控制所述第二驱动信号输出端与第一电压端之间断开，第三节点控制电路在第一起始电压信号的控制下，控制所述第三节点与第二节点之间连通，第三节点控制电路根据所述第一起始电压信号，控制改变所述第三节点的电位，以使得第二驱动生成电路在所述第三节点的电位的控制下，控制所述第二驱动信号输出端与所述第一时钟信号端之间连通。

可选的，所述驱动周期还包括设置于所述复位阶段之后的输出截止保持时间段；所述驱动方法还包括：

在所述输出截止保持时间段，第二驱动生成电路在第一节点的电位的控制下，控制所述第二驱动信号输出端与第一电压端之间连通，第三节点控制电路在第一起始电压信号的控制下，控制所述第三节点与第二节点之间连通，以使得所述第二驱动生成电路在所述第三节点的电位的控制下，控制所述第二驱动信号输出端与所述第一时钟信号端之间断开。

本发明实施例还提供了一种显示装置，包括上述的驱动电路。

本发明实施例所述的驱动电路、驱动方法和显示装置通过增加第二驱动信号生成电路，能够通过一个驱动电路同时生成高电平有效的驱动信号和低电平有效的驱动信号，通过一个驱动电路即可为LTPO(低温多晶氧化物)像素电路提供驱动信号，采用的晶体管的个数少，利于实现窄边框。

附图说明

图1是本发明实施例所述的驱动电路的结构图；

图2是本发明至少一实施例所述的驱动电路的结构图；

图3是本发明至少一实施例所述的驱动电路的结构图；

图4是本发明至少一实施例所述的驱动电路的结构图；

图5是本发明至少一实施例所述的驱动电路的电路图；

图6是本发明图5所示的驱动电路的至少一实施例的工作时序图；

图7是本发明图5所示的驱动电路的至少一实施例在第一阶段t1的工作状态示意图；

图8是本发明图5所示的驱动电路的至少一实施例在第二阶段t2的工作状态示意图；

图9是本发明图5所示的驱动电路的至少一实施例在输出阶段t3的工作状态示意图；

图10是本发明图5所示的驱动电路的至少一实施例在复位阶段t4的工作状态示意图；

图11是本发明图5所示的驱动电路的至少一实施例在第一保持阶段t5的工作状态示意图；

图12是本发明图5所示的驱动电路的至少一实施例在第三保持阶段t7的工作状态示意图；

图13是本发明图5所示的驱动电路的至少一实施例的仿真工作时序图；

图14是本发明实施例所述的显示装置包括的驱动模组的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。

在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。

在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。

如图1所示，本发明实施例所述的驱动电路包括第一驱动信号生成电路11和第二驱动信号生成电路12；

所述第一驱动信号生成电路11分别与第一节点N1、第二节点N2和第一驱动信号输出端OUT1电连接，用于控制所述第一节点N1的电位和第二节点N2的电位，并根据所述第一节点N1的电位和所述第二节点N2的电位，通过第一驱动信号输出端OUT1输出第一驱动信号；

所述第二驱动信号生成电路12分别与所述第一节点N1、所述第二节点N2、第一起始电压端STV1和第二驱动信号输出端OUT2电连接，用于根据所述第一起始电压端STV1提供的第一起始电压信号和所述第二节点N2的电位，控制第三节点N3的电位，并在所述第一节点N1的电位和所述第三节点N3的电位的控制下，控制通过所述第二驱动信号输出端OUT2输出第二驱动信号。

本发明实施例所述的驱动电路通过增加第二驱动信号生成电路12，能够通过一个驱动电路同时生成高电平有效的驱动信号和低电平有效的驱动信号，通过一个驱动电路即可为LTPO像素电路提供驱动信号，利于实现窄边框。

如图2所示，在图1所示的驱动电路的实施例中的基础上，所述第二驱动信号生成电路可以包括第三节点控制电路21和第二驱动生成电路22；

所述第三节点控制电路21分别与所述第二节点N2、所述第一起始电压端STV1和所述第三节点N3电连接，用于在所述第一起始电压信号的控制下，控制所述第三节点N3与所述第二节点N2之间连通或断开，并根据所述第一起始电压信号，控制所述第三节点N3的电位；

所述第二驱动生成电路22分别与所述第一节点N1、所述第三节点N3、第二驱动信号输出端OUT2、第一电压端V1和第一时钟信号端K1电连接，用于在所述第一节点N1的电位的控制下，控制所述第二驱动信号输出端OUT2与所述第一电压端V1之间连通或断开，并在所述第三节点N3的电位的控制下，控制所述第二驱动信号输出端OUT2与所述第一时钟信号端K1之间连通或断开。

本发明如图2所示的驱动电路的实施例在工作时，驱动周期可以包括第一阶段、第二阶段、输出阶段、复位阶段和输出截止保持时间段；

在所述第一阶段，第二驱动生成电路22在第一节点N1的电位的控制下，控制所述第二驱动信号输出端OUT2与第一电压端V1之间连通；

在所述第二阶段、所述输出阶段和所述复位阶段，第二驱动生成电路22在第一节点N1的电位的控制下，控制所述第二驱动信号输出端OUT2与第一电压端V1之间断开，第三节点控制电路21在第一起始电压信号的控制下，控制所述第三节点N3与第二节点N2之间连通，第三节点控制电路21根据所述第一起始电压信号，控制改变所述第三节点N3的电位，以使得第二驱动生成电路22在所述第三节点N3的电位的控制下，控制所述第二驱动信号输出端OUT2与所述第一时钟信号端K1之间连通；

在所述输出截止保持时间段，第二驱动生成电路22在第一节点N1的电位的控制下，控制所述第二驱动信号输出端OUT2与第一电压端V1之间连通，第三节点控制电路21在第一起始电压信号的控制下，控制所述第三节点N3与第二节点N2之间连通，以使得所述第二驱动生成电路22在所述第三节点N3的电位的控制下，控制所述第二驱动信号输出端OUT2与所述第一时钟信号端K1之间断开。

可选的，所述第三节点控制电路包括第一晶体管和第一电容；

所述第一晶体管的控制极与所述第一起始电压端电连接，所述第一晶体管的第一极与所述第二节点电连接，所述第一晶体管的第二极与所述第三节点电连接；

所述第一电容的第一端与所述第一起始电压端电连接，所述第一电容的第二端与所述第三节点电连接。

可选的，所述第二驱动生成电路包括第二晶体管和第三晶体管；

所述第二晶体管的控制极与所述第一节点电连接，所述第二晶体管的第一极与所述第一电压端电连接，所述第二晶体管的第二极与所述第二驱动信号输出端电连接；

所述第三晶体管的控制极与所述第三节点电连接，所述第三晶体管的第一极与所述第二驱动信号输出端电连接，所述第三晶体管的第二极与所述第一时钟信号端电连接。

在具体实施时，所述第一驱动信号生成电路可以包括第一节点控制电路、第四节点控制电路和第一驱动生成电路，第一节点控制电路控制第一节点的电位，第四节点控制电路控制第四节点的电位；第一驱动生成电路根据第一节点的电位和第四节点的电位，控制第一驱动信号端输出的信号。

在具体实施时，所述第二节点与所述第四节点可以为同一节点；或者，

所述驱动电路还包括通断控制电路；所述通断控制电路分别与第一电压端、所述第二节点和所述第四节点电连接，用于在所述第一电压端提供的第一电压信号的控制下，控制所述第二节点与所述第四节点之间连通或断开。

如图3所示，在图2所示的驱动电路的实施例的基础上，所述第一驱动信号生成电路可以包括第一节点控制电路31、第四节点控制电路32和第一驱动生成电路33；

所述第一节点控制电路31分别与第一节点N1、第二时钟信号端K2、第二电压端V2和第四节点电连接，用于在所述第二时钟信号端K3提供的第二时钟信号的控制下，控制所述第一节点N1与所述第二电压端V2之间连通或断开，并在第四节点的电位的控制下，控制所述第一节点N1与所述第二时钟信号端K2之间连通或断开；

所述第四节点控制电路32分别与第二起始信号端STV2、第二时钟信号端K2、所述第一节点N1、第三电压端V3、第三时钟信号端K3和第四节点电连接，用于在所述第二时钟信号的控制下，控制所述第四节点与所述第二起始信号端STV2之间连通或断开，在所述第一节点N1的电位和所述第三时钟信号端K3提供的第三时钟信号的控制下，控制所述第四节点与所述第三电压端V3之间连通或断开；

所述第一驱动生成电路33分别与第一节点N1、第二节点N2、第三电压端V3、所述第三时钟信号端K3和第一驱动信号输出端OUT1电连接，用于在所述第一节点N1的电位的控制下，控制所述第一驱动信号输出端OUT1与所述第三电压端V3之间连通或断开，并在所述第二节点N2的电位的控制下，控制所述第一驱动信号输出端OUT1与所述第三时钟信号端K3之间连通或断开；

所述第二节点N2与所述第四节点为同一节点。

在本发明实施例中，第一电压端V1可以为第一低电压端，第二电压端V2可以为第二低电压端，第三电压端V3可以为高电压端；所述第一低电压端提供的第一低电压信号的电压值可以大于所述第二低电压端提供的第二低电压信号的电压值，第一低电压信号的电压值和第二低电压信号的电压值可以都小于0。例如，所述第一低电压信号的电压值可以为-6V，所述第二低电压信号的电压值可以为-8V。

在本发明实施例中，所述第一时钟信号端K1提供的第一时钟信号可以与第三时钟信号端K3提供的第三时钟信号反相。如图4所示，在图2所示的驱动电路的实施例的基础上，所述第一驱动信号生成电路可以包括第一节点控制电路31、第四节点控制电路32和第一驱动生成电路33；所述驱动电路还包括通断控制电路40；

所述第一节点控制电路31分别与第一节点N1、第二时钟信号端K2、第二电压端V2和第四节点N4电连接，用于在所述第二时钟信号端K3提供的第二时钟信号的控制下，控制所述第一节点N1与所述第二电压端V2之间连通或断开，并在第四节点N4的电位的控制下，控制所述第一节点N1与所述第二时钟信号端K2之间连通或断开；

所述第四节点控制电路32分别与第二起始信号端STV2、第二时钟信号端K2、所述第一节点N1、第三电压端V3、第三时钟信号端K3和第四节点N4电连接，用于在所述第二时钟信号的控制下，控制所述第四节点N4与所述第二起始信号端STV2之间连通或断开，在所述第一节点N1的电位和所述第三时钟信号端K3提供的第三时钟信号的控制下，控制所述第四节点N4与所述第三电压端V3之间连通或断开；

所述第一驱动生成电路33分别与第一节点N1、第二节点N2、第三电压端V3、所述第三时钟信号端K3和第一驱动信号输出端OUT1电连接，用于在所述第一节点N1的电位的控制下，控制所述第一驱动信号输出端OUT1与所述第三电压端V3之间连通或断开，并在所述第二节点N2的电位的控制下，控制所述第一驱动信号输出端OUT1与所述第三时钟信号端K3之间连通或断开；

所述通断控制电路40分别与第一电压端V1、所述第二节点N2和所述第四节点N4电连接，用于在所述第一电压端V1提供的第一电压信号的控制下，控制所述第二节点N2与所述第四节点N4之间连通或断开。

在图4所示的驱动电路的实施例中，通过增加通断控制电路40，能够使得N4的电位不会受到N2的电位的影响。

可选的，所述第一节点控制电路包括第四晶体管和第五晶体管；

所述第四晶体管的控制极与所述第二时钟信号端电连接，所述第四晶体管的第一极与所述第二电压端电连接，所述第四晶体管的第二极与所述第一节点电连接；

所述第五晶体管的控制极与所述第四节点电连接，所述第五晶体管的第一极与所述第二时钟信号端电连接，所述第五晶体管的第二极与所述第一节点电连接。

可选的，所述第四节点控制电路包括第六晶体管、第七晶体管和第八晶体管；

所述第六晶体管的控制极与所述第二时钟信号端电连接，所述第六晶体管的第一极与所述第二起始电压端电连接，所述第六晶体管的第二极与所述第四节点电连接；

所述第七晶体管的控制极与所述第一节点电连接，所述第七晶体管的第一极与所述第三电压端电连接；

所述第八晶体管的控制极与所述第三时钟信号端电连接，所述第八晶体管的第一极与所述第七晶体管的第二极电连接，所述第八晶体管的第二极与所述第四节点电连接。

可选的，所述第一驱动生成电路包括第九晶体管、第二电容、第十晶体管和第三电容；

所述第九晶体管的控制极与所述第一节点电连接，所述第九晶体管的第一极与所述第三电压端电连接，所述第九晶体管的第二极与所述第一驱动信号输出端电连接；

所述第二电容的第一端与所述第一节点电连接，所述第二电容的第二端与所述第三电压端电连接；

所述第十晶体管的控制极与所述第二节点电连接，所述第十晶体管的第一极与所述第一驱动信号输出端电连接，所述第十晶体管的第二极与所述第三时钟信号端电连接；

所述第三电容的第一端与所述第二节点电连接，所述第三电容的第二端与所述第一驱动信号输出端电连接。

在具体实施时，当所述驱动电路还包括通断控制电路时，所述通断控制电路可以包括第十一晶体管；

所述第十一晶体管的控制极与所述第一电压端电连接，所述第十一晶体管的第一极与所述第四节点电连接，所述第十一晶体管的第二极与所述第二节点电连接。

如图5所示，在图4所示的驱动电路的实施例的基础上，

所述第三节点控制电路21包括第一晶体管M1和第一电容C1；

所述第一晶体管M1的栅极与所述第一起始电压端STV1电连接，所述第一晶体管M1的源极与所述第二节点N2电连接，所述第一晶体管M1的漏极与所述第三节点N3电连接；

所述第一电容C1的第一端与所述第一起始电压端STV1电连接，所述第一电容C1的第二端与所述第三节点N3电连接；

所述第二驱动生成电路22包括第二晶体管M2和第三晶体管M3；

所述第二晶体管M2的栅极与所述第一节点N1电连接，所述第二晶体管M2的源极与所述第一低电压端电连接，所述第二晶体管M2的漏极与所述第二驱动信号输出端OUT2电连接；所述第一低电压端用于提供第一低电压信号VL；

所述第三晶体管M3的栅极与所述第三节点N3电连接，所述第三晶体管M3的源极与所述第二驱动信号输出端OUT2电连接，所述第三晶体管M3的漏极与所述第一时钟信号端K1电连接；

所述第一节点控制电路31包括第四晶体管M4和第五晶体管M5；

所述第四晶体管M4的栅极与所述第二时钟信号端K2电连接，所述第四晶体管M4的源极与第二低电压端电连接，所述第四晶体管M4的漏极与所述第一节点N1电连接；所述第二低电压端用于提供第二低电压信号VL2；

所述第五晶体管M5的栅极与所述第四节点N4电连接，所述第五晶体管M5的源极与所述第二时钟信号端K2电连接，所述第五晶体管M5的漏极与所述第一节点N2电连接；

所述第四节点控制电路32包括第六晶体管M6、第七晶体管M7和第八晶体管M8；

所述第六晶体管M6的栅极与所述第二时钟信号端K2电连接，所述第六晶体管M6的源极与所述第二起始电压端STV2电连接，所述第六晶体管M6的漏极与所述第四节点N4电连接；

所述第七晶体管M7的栅极与所述第一节点N1电连接，所述第七晶体管M7的源极与高电压端电连接；所述高电压端用于提供高电压信号VH；

所述第八晶体管M8的栅极与所述第三时钟信号端K3电连接，所述第八晶体管M8的源极与所述第七晶体管M7的漏极电连接，所述第八晶体管M8的漏极与所述第四节点N4电连接；

所述第一驱动生成电路33包括第九晶体管M9、第二电容C2、第十晶体管M10和第三电容C3；

所述第九晶体管M9的栅极与所述第一节点N1电连接，所述第九晶体管M9的源极与所述高电压端电连接，所述第九晶体管M9的漏极与所述第一驱动信号输出端OUT1电连接；

所述第二电容C2的第一端与所述第一节点N1电连接，所述第二电容C2的第二端与所述高电压端电连接；

所述第十晶体管M10的栅极与所述第二节点N2电连接，所述第十晶体管M10的源极与所述第一驱动信号输出端OUT1电连接，所述第十晶体管M10的漏极与所述第三时钟信号端K3电连接；

所述第三电容C3的第一端与所述第二节点N2电连接，所述第三电容C3的第二端与所述第一驱动信号输出端OUT1电连接；

所述通断控制电路40包括第十一晶体管M11；

所述第十一晶体管M11的栅极与所述第一低电压端电连接，所述第十一晶体管M11的源极与所述第四节点N4电连接，所述第十一晶体管M11的漏极与所述第二节点N2电连接。

在图5所示的驱动电路的实施例中，所有的晶体管都为PMOS晶体管(P型金属-氧化物-半导体晶体管)。

在图5所示的驱动电路的实施例中，C2的电容值和C3的电容值可以为2pF，C1的电容值可以为0.2pF。

在图5中，第五节点N5为与M8的源极连接的节点。

在图5所示的实施例中，VL2的电压值为-8V，VL的电压值为-6V。

如图6所示，本发明如图5所示的驱动电路的实施例在工作时，驱动周期可以包括第一阶段t1、第二阶段t2、输出阶段t3、复位阶段t4和输出截止保持时间段；所述输出截止保持时间段可以包括第一保持阶段t5、第二保持阶段t6、第三保持阶段t7和第四保持阶段t8；

在第一阶段t1，STV2提供低电压信号，STV1提供高电压信号，K1提供的第一时钟信号的电位为高电压，K2提供的第二时钟信号的电位为低电压，K3提供的第三时钟信号的电位为高电压，如图7所示，M4打开，M6打开，N1的电位为低电压，N4的电位为低电压，M5打开，M7打开，N5的电位为高电压，M8关断，M9打开，M11打开，N2的电位为低电压，M10打开，OUT1输出高电压信号；M2打开，M1关断，N3的电位为高电压，M3关断，OUT2输出低电压信号。

在所述第一阶段t1，受到上一帧的影响，以及STV1提供的第一起始电压信号的电位由低变高，N3的电位为高电压；N1的电位为-8V，M2打开，由于M2的栅源电压小于M2的阈值电压Vth(M2的栅源电压为(-8-(-6))V，M2的阈值电压为-1.5V)，OUT2输出的第二驱动信号的电位为-6V，与VL的电压值一致，不存在阈值损耗；

在第二阶段t2，STV2提供高电压信号，STV1提供低电压信号，K2提供的第二时钟信号的电位为高电压，K3提供的第三时钟信号的电位为高电压，K1提供的第一时钟信号的电位为低电压；

在第二阶段t2，由于C3的存在，N2的电位维持为低电压，如图8所示，由于K2提供的第二时钟信号的电位跳变为高电压，M5打开，N1的电位变为高电压，M9和M2都关断；STV1提供的第一起始电压信号的电位跳变为低电压后，M1打开，此时M10仍然保持打开状态，因此由STV1提供的第一起始电压信号的电位由高电压跳变为低电压产生的电压变化，由C1和C3进行分压(此时C1和C3相当于串联在一起)，因此N2的电位和N3的电位都为Vl+(Vh-Vl)×(Cz1/(Cz1+Cz3))，此时只需要控制Cz1和Cz3，即可控制N3的电位，以使得M3开启。其中，Cz1为C1的电容值，Cz3为C3的电容值，Vh为高电压值，Vl为低电压值；当第一起始电压信号的电位为高电压时，所述第一起始电压信号的电位为Vh；当第一起始电压信号的电位为低电压时，所述第一起始电压信号的电位为Vl。

在第二阶段t2，如图8所示，M4关断，M6关断，M7关断，M8关断，M10打开，OUT1输出高电压信号；M1和M3打开，OUT2输出低电压信号；

在第二阶段t2，N1的电位为高电压，N4的电位为低电压，N5的电位为高电压。

在输出阶段t3，STV2提供高电压信号，STV1提供低电压信号，K2提供的第二时钟信号的电位为高电压，K3提供的第三时钟信号的电位为低电压，K1提供的第一时钟信号的电位为高电压；

在输出阶段t3，N2的电位由于C3的存在仍然保持为低电压，M5仍旧打开，由于K2提供的第二时钟信号的电位跳变为高电压，则M9和M2仍旧关闭，STV1提供的第一起始电压信号的电位维持为低电压不变，M10和M3仍然保持打开状态，K3提供的第三时钟信号的电位为低电压，因此OUT1输出低电压信号，K1提供的第一时钟信号的电位为高电压，因此OUT1输出高电压信号。

在输出阶段t3，N1的电位为高电压，N4的电位为低电压，N2的电位为低电压，N5的电位为低电压，N3的电位为低电压，如图9所示，M4关断，M6关断，M5打开，M7关断，M8打开，M11打开，M9关断，M10打开，M2关断，M1打开，M3打开。

在复位阶段t4，STV2提供高电压信号，STV1提供低电压信号，K2提供的第二时钟信号的电位为高电压，K3提供的第三时钟信号的电位为高电压，K1提供的第一时钟信号的电位为低电压；

在复位阶段t4，如图10所示，M8关闭，其他晶体管状态不变；由于K3提供的第三时钟信号的电位为高电压，因此OUT1输出高电压信号，K1提供的第一时钟信号的电位为低电压，因此OUT2输出低电压信号。

在复位阶段t4，N3的电位为高电压，N1的电位为高电压，N4的电位为低电压，N2的电位为低电压，N5的电位为低电压。

在第一保持阶段t5，STV2提供高电压信号，STV1提供低电压信号，K2提供的第二时钟信号的电位为低电压，K3提供的第三时钟信号的电位为高电压，K1提供的第一时钟信号的电位为低电压；

在第一保持阶段t5，第二时钟信号的电位为低电压，所以M6打开，STV2提供的高电压信号写入，N4的电位、N2的电位和N3的电位都为高电压，由于STV1提供的第一起始电压信号为低电压信号，因此M1打开，同时VL2写入N1，使得M9和M2打开，所以OUT1输出高电压信号，OUT2输出低电压信号。

在第一保持阶段t5，如图11所示，M4打开，M6打开，M5关闭，M7打开，M8关闭，M11打开，M9打开，M2打开，M1打开，M3关闭。

在第二保持阶段t6，STV2提供高电压信号，STV1提供低电压信号，K2提供的第二时钟信号的电位为高电压，K3提供的第三时钟信号的电位为高电压，K1提供的第一时钟信号的电位为低电压；

在第二保持阶段t6，M4关闭，M6关闭，M8关闭，N2的电位维持为高电压，M5关闭，N1的电位维持为低电压，M7打开，M9和M2打开，M11打卡，N3的电位维持为高电压，M10关闭，OUT1输出高电压信号；M1打开，N3的电位为高电压，M3关闭，OUT2输出低电压信号。

在第三保持阶段t7，STV2提供高电压信号，STV1提供低电压信号，K2提供的第二时钟信号的电位为高电压，K3提供的第三时钟信号的电位为低电压，K1提供的第一时钟信号的电位为高电压；

在第三保持阶段t7，N4的电位、N2的电位和N3的电位维持为高电压，M10和M3都关闭，M4虽然关闭，但是由于C2维持了N1的低电位，因此输出与t5一致，OUT1输出高电压信号，OUT2输出低电压信号。

在第三保持阶段t7，如图12所示，M4关闭，M5关闭，M6关闭，M7和M8都打开，M11打开，M9打开，M10关闭，M2打开，M1打开，M3关闭。

在第四保持阶段t8，STV2提供高电压信号，STV1提供低电压信号，K2提供的第二时钟信号的电位为高电压，K3提供的第三时钟信号的电位为高电压，K1提供的第一时钟信号的电位为低电压。

在第四保持阶段t8，M4关闭，M6关闭，M8关闭，N4的电位维持为高电压，M5关闭，N1的电位为低电压，M7打开，M9打开，M2打开，N2的电位为高电压，M10关闭，OUT1输出高电压信号，M1打开，N3的电位为高电压，M3关闭，OUT2输出低电压信号。

图13是本发明如图5所示的驱动电路的实施例的仿真工作时序图，在图13中，标号为V(N3)的为N3的电位。

本发明实施例所述的驱动方法，应用于上述的驱动电路，所述驱动方法包括：

第一驱动信号生成电路根据第一节点的电位和第二节点的电位，通过第一驱动信号输出端输出第一驱动信号；

第二驱动信号生成电路根据第一起始电压端提供的第一起始电压信号和所述第二节点的电位，控制第三节点的电位，并在第一节点的电位和第三节点的电位的控制下，控制通过第二驱动信号输出端输出第二驱动信号。

在本发明实施例所述的驱动方法中，第二驱动信号生成电路12，能够通过一个驱动电路同时生成高电平有效的驱动信号和低电平有效的驱动信号，通过一个驱动电路即可为LTPO像素电路提供驱动信号，利于实现窄边框。

在具体实施时，所述第二驱动信号生成电路可以包括第三节点控制电路和第二驱动生成电路；所述第二驱动信号生成电路根据第一起始电压端提供的第一起始电压信号和所述第二节点的电位，控制第三节点的电位，并在第一节点的电位和第三节点的电位的控制下，控制通过第二驱动信号输出端输出第二驱动信号步骤包括：

所述第三节点控制电路在所述第一起始电压信号的控制下，控制所述第三节点与所述第二节点之间连通或断开，并根据所述第一起始电压信号，控制所述第三节点的电位；

所述第二驱动生成电路在所述第一节点的电位的控制下，控制所述第二驱动信号输出端与所述第一电压端之间连通或断开，并在所述第三节点的电位的控制下，控制所述第二驱动信号输出端与所述第一时钟信号端之间连通或断开。

可选的，所述第二驱动信号生成电路可以包括第三节点控制电路和第二驱动生成电路，第三节点控制电路控制第三节点的电位，第二驱动生成电路在第一节点的电位和第三节点的电位的控制下，控制第二驱动信号输出端输出的信号。

在本发明实施例中，驱动周期可以包括第一阶段、第二阶段、输出阶段和复位阶段；所述驱动方法包括：

在所述第一阶段，第二驱动生成电路在第一节点的电位的控制下，控制所述第二驱动信号输出端与第一电压端之间连通；

在所述第二阶段、所述输出阶段和所述复位阶段，第二驱动生成电路在第一节点的电位的控制下，控制所述第二驱动信号输出端与第一电压端之间断开，第三节点控制电路在第一起始电压信号的控制下，控制所述第三节点与第二节点之间连通，第三节点控制电路根据所述第一起始电压信号，控制改变所述第三节点的电位，以使得第二驱动生成电路在所述第三节点的电位的控制下，控制所述第二驱动信号输出端与所述第一时钟信号端之间连通。

在具体实施时，驱动周期可以包括依次设置的第一阶段、第二阶段、输出阶段和复位阶段，在输出阶段，OUT1输出的第一驱动信号的电位为低电压信号，OUT2输出的第二驱动信号的电位为高电压信号，在输出阶段，OUT1输出的第一驱动信号的电位为高电压信号，OUT2输出的第二驱动信号的电位为低电压信号。

在具体实施时，所述驱动周期还可以包括设置于所述复位阶段之后的输出截止保持时间段；所述驱动方法还包括：

在所述输出截止保持时间段，第二驱动生成电路在第一节点的电位的控制下，控制所述第二驱动信号输出端与第一电压端之间连通，第三节点控制电路在第一起始电压信号的控制下，控制所述第三节点与第二节点之间连通，以使得所述第二驱动生成电路在所述第三节点的电位的控制下，控制所述第二驱动信号输出端与所述第一时钟信号端之间断开。

在本发明实施例中，在复位阶段之后还设置有输出截止保持时间段，在所述输出截止保持时间段，OUT1输出的第一驱动信号的电位为高电压信号，OUT2输出的第二驱动信号的电位为低电压信号。

本发明实施例所述的显示装置包括上述的驱动电路。

本发明实施例所述的显示装置可以包括驱动模组。

如图14所示，所述驱动模组包括第一级驱动电路G1、第二级驱动电路G2、第三级驱动电路G3、第四级驱动电路G4、第n级驱动电路Gn和第n+1级驱动电路Gn+1；n为大于4的整数；

G1包括第一级第一驱动信号端OUT1(1)和第一级第二驱动信号端OUT2(1)；

G2包括第二级第一驱动信号端OUT1(2)和第二级第二驱动信号端OUT2(2)；

G3包括第三级第一驱动信号端OUT1(3)和第三级第二驱动信号端OUT2(3)；

G4包括第四级第一驱动信号端OUT1(4)和第四级第二驱动信号端OUT2(4)；

G1的第一起始电压端接入第一起始电压S1，G1的第二起始电压端接入第二起始电压S2；

G2的第一起始电压端与OUT2(1)电连接，G2的第二起始电压端与OUT1(1)电连接；

G3的第一起始电压端与OUT2(2)电连接，G3的第二起始电压端与OUT2(2)电连接；

G4的第一起始电压端与OUT2(3)电连接，G4的第二起始电压端与OUT2(3)电连接；

Gn+1的第一起始电压端与OUT2(n)电连接，Gn+1的第二起始电压端与OUT2(n)电连接。

在图14中，每一级驱动电路分别与第一时钟信号端K1、第二时钟信号端K2和第三时钟信号端K3电连接。

本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种驱动电路，其特征在于，包括第一驱动信号生成电路和第二驱动信号生成电路；

所述第一驱动信号生成电路分别与第一节点、第二节点和第一驱动信号输出端电连接，用于控制所述第一节点的电位和所述第二节点的电位，并根据所述第一节点的电位和所述第二节点的电位，通过第一驱动信号输出端输出第一驱动信号；

所述第二驱动信号生成电路分别与所述第一节点、所述第二节点、第一起始电压端和第二驱动信号输出端电连接，用于根据所述第一起始电压端提供的第一起始电压信号和所述第二节点的电位，控制第三节点的电位，并在所述第一节点的电位和所述第三节点的电位的控制下，控制通过所述第二驱动信号输出端输出第二驱动信号。

2.如权利要求1所述的驱动电路，其特征在于，所述第二驱动信号生成电路包括第三节点控制电路和第二驱动生成电路；

所述第三节点控制电路分别与所述第二节点、所述第一起始电压端和所述第三节点电连接，用于在所述第一起始电压信号的控制下，控制所述第三节点与所述第二节点之间连通或断开，并根据所述第一起始电压信号，控制所述第三节点的电位；

所述第二驱动生成电路分别与所述第一节点、所述第三节点、第二驱动信号输出端、第一电压端和第一时钟信号端电连接，用于在所述第一节点的电位的控制下，控制所述第二驱动信号输出端与所述第一电压端之间连通或断开，并在所述第三节点的电位的控制下，控制所述第二驱动信号输出端与所述第一时钟信号端之间连通或断开。

3.如权利要求2所述的驱动电路，其特征在于，所述第三节点控制电路包括第一晶体管和第一电容；

所述第一晶体管的控制极与所述第一起始电压端电连接，所述第一晶体管的第一极与所述第二节点电连接，所述第一晶体管的第二极与所述第三节点电连接；

所述第一电容的第一端与所述第一起始电压端电连接，所述第一电容的第二端与所述第三节点电连接。

4.如权利要求2所述的驱动电路，其特征在于，所述第二驱动生成电路包括第二晶体管和第三晶体管；

所述第二晶体管的控制极与所述第一节点电连接，所述第二晶体管的第一极与所述第一电压端电连接，所述第二晶体管的第二极与所述第二驱动信号输出端电连接；

所述第三晶体管的控制极与所述第三节点电连接，所述第三晶体管的第一极与所述第二驱动信号输出端电连接，所述第三晶体管的第二极与所述第一时钟信号端电连接。

5.如权利要求1至4中任一权利要求所述的驱动电路，其特征在于，所述第一驱动信号生成电路包括第一节点控制电路、第四节点控制电路和第一驱动生成电路；

所述第一节点控制电路分别与第一节点、第二时钟信号端、第二电压端和第四节点电连接，用于在所述第二时钟信号端提供的第二时钟信号的控制下，控制所述第一节点与所述第二电压端之间连通或断开，并在第四节点的电位的控制下，控制所述第一节点与所述第二时钟信号端之间连通或断开；

所述第四节点控制电路分别与第二起始信号端、第二时钟信号端、所述第一节点、第三电压端、第三时钟信号端和第四节点电连接，用于在所述第二时钟信号的控制下，控制所述第四节点与所述第二起始信号端之间连通或断开，在所述第一节点的电位和所述第三时钟信号端提供的第三时钟信号的控制下，控制所述第四节点与所述第三电压端之间连通或断开；

所述第一驱动生成电路分别与第一节点、第二节点、第三电压端、所述第三时钟信号端和第一驱动信号输出端电连接，用于在所述第一节点的电位的控制下，控制所述第一驱动信号输出端与所述第三电压端之间连通或断开，并在所述第二节点的电位的控制下，控制所述第一驱动信号输出端与所述第三时钟信号端之间连通或断开。

6.如权利要求5所述的驱动电路，其特征在于，所述第二节点与所述第四节点为同一节点；或者，

所述驱动电路还包括通断控制电路；所述通断控制电路分别与第一电压端、所述第二节点和所述第四节点电连接，用于在所述第一电压端提供的第一电压信号的控制下，控制所述第二节点与所述第四节点之间连通或断开。

7.如权利要求5所述的驱动电路，其特征在于，所述第一节点控制电路包括第四晶体管和第五晶体管；

所述第四晶体管的控制极与所述第二时钟信号端电连接，所述第四晶体管的第一极与所述第二电压端电连接，所述第四晶体管的第二极与所述第一节点电连接；

所述第五晶体管的控制极与所述第四节点电连接，所述第五晶体管的第一极与所述第二时钟信号端电连接，所述第五晶体管的第二极与所述第一节点电连接。

8.如权利要求5所述的驱动电路，其特征在于，所述第四节点控制电路包括第六晶体管、第七晶体管和第八晶体管；

所述第六晶体管的控制极与所述第二时钟信号端电连接，所述第六晶体管的第一极与所述第二起始电压端电连接，所述第六晶体管的第二极与所述第四节点电连接；

所述第七晶体管的控制极与所述第一节点电连接，所述第七晶体管的第一极与所述第三电压端电连接；

所述第八晶体管的控制极与所述第三时钟信号端电连接，所述第八晶体管的第一极与所述第七晶体管的第二极电连接，所述第八晶体管的第二极与所述第四节点电连接。

9.如权利要求5所述的驱动电路，其特征在于，所述第一驱动生成电路包括第九晶体管、第二电容、第十晶体管和第三电容；

所述第九晶体管的控制极与所述第一节点电连接，所述第九晶体管的第一极与所述第三电压端电连接，所述第九晶体管的第二极与所述第一驱动信号输出端电连接；

所述第二电容的第一端与所述第一节点电连接，所述第二电容的第二端与所述第三电压端电连接；

所述第十晶体管的控制极与所述第二节点电连接，所述第十晶体管的第一极与所述第一驱动信号输出端电连接，所述第十晶体管的第二极与所述第三时钟信号端电连接；

所述第三电容的第一端与所述第二节点电连接，所述第三电容的第二端与所述第一驱动信号输出端电连接。

10.如权利要求6所述的驱动电路，其特征在于，所述驱动电路还包括通断控制电路；

所述通断控制电路包括第十一晶体管；

所述第十一晶体管的控制极与所述第一电压端电连接，所述第十一晶体管的第一极与所述第四节点电连接，所述第十一晶体管的第二极与所述第二节点电连接。

11.一种驱动方法，应用于如权利要求1至10中任一权利要求所述的驱动电路，其特征在于，所述驱动方法包括：

第一驱动信号生成电路根据第一节点的电位和第二节点的电位，通过第一驱动信号输出端输出第一驱动信号；

第二驱动信号生成电路根据第一起始电压端提供的第一起始电压信号和所述第二节点的电位，控制第三节点的电位，并在第一节点的电位和第三节点的电位的控制下，控制通过第二驱动信号输出端输出第二驱动信号。

12.如权利要求11所述的驱动方法，其特征在于，所述第二驱动信号生成电路包括第三节点控制电路和第二驱动生成电路；所述第二驱动信号生成电路根据第一起始电压端提供的第一起始电压信号和所述第二节点的电位，控制第三节点的电位，并在第一节点的电位和第三节点的电位的控制下，控制通过第二驱动信号输出端输出第二驱动信号步骤包括：

所述第三节点控制电路在所述第一起始电压信号的控制下，控制所述第三节点与所述第二节点之间连通或断开，并根据所述第一起始电压信号，控制所述第三节点的电位；

所述第二驱动生成电路在所述第一节点的电位的控制下，控制所述第二驱动信号输出端与所述第一电压端之间连通或断开，并在所述第三节点的电位的控制下，控制所述第二驱动信号输出端与所述第一时钟信号端之间连通或断开。

13.如权利要求12所述的驱动方法，其特征在于，驱动周期包括第一阶段、第二阶段、输出阶段和复位阶段；所述驱动方法包括：

在所述第一阶段，第二驱动生成电路在第一节点的电位的控制下，控制所述第二驱动信号输出端与第一电压端之间连通；

在所述第二阶段、所述输出阶段和所述复位阶段，第二驱动生成电路在第一节点的电位的控制下，控制所述第二驱动信号输出端与第一电压端之间断开第三节点控制电路在第一起始电压信号的控制下，控制所述第三节点与第二节点之间连通，第三节点控制电路根据所述第一起始电压信号，控制改变所述第三节点的电位，以使得第二驱动生成电路在所述第三节点的电位的控制下，控制所述第二驱动信号输出端与所述第一时钟信号端之间连通。

14.如权利要求13所述的驱动方法，其特征在于，所述驱动周期还包括设置于所述复位阶段之后的输出截止保持时间段；所述驱动方法还包括：

在所述输出截止保持时间段，第二驱动生成电路在第一节点的电位的控制下，控制所述第二驱动信号输出端与第一电压端之间连通，第三节点控制电路在第一起始电压信号的控制下，控制所述第三节点与第二节点之间连通，以使得所述第二驱动生成电路在所述第三节点的电位的控制下，控制所述第二驱动信号输出端与所述第一时钟信号端之间断开。

15.一种显示装置，其特征在于，包括如权利要求1至10中任一权利要求所述的驱动电路。

Images