CN113392610B - 一种用于大规模集成电路瞬态分析的仿真优化方法及装置 - Google Patents
一种用于大规模集成电路瞬态分析的仿真优化方法及装置 Download PDFInfo
- Publication number
- CN113392610B CN113392610B CN202110945784.5A CN202110945784A CN113392610B CN 113392610 B CN113392610 B CN 113392610B CN 202110945784 A CN202110945784 A CN 202110945784A CN 113392610 B CN113392610 B CN 113392610B
- Authority
- CN
- China
- Prior art keywords
- waveform
- sub
- circuit
- simulation
- parameters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 134
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000005457 optimization Methods 0.000 title claims abstract description 29
- 230000001052 transient effect Effects 0.000 title claims abstract description 25
- 230000000737 periodic effect Effects 0.000 claims abstract description 44
- 238000004364 calculation method Methods 0.000 claims abstract description 22
- 230000000875 corresponding effect Effects 0.000 claims description 140
- 230000006870 function Effects 0.000 claims description 65
- 230000014509 gene expression Effects 0.000 claims description 42
- 230000008859 change Effects 0.000 claims description 41
- 238000012417 linear regression Methods 0.000 claims description 38
- 238000005070 sampling Methods 0.000 claims description 17
- 230000001419 dependent effect Effects 0.000 claims description 16
- 238000004590 computer program Methods 0.000 claims description 6
- 230000002596 correlated effect Effects 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 abstract description 10
- 238000013461 design Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000001788 irregular Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 235000008429 bread Nutrition 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000013112 stability test Methods 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种用于大规模集成电路瞬态分析的仿真优化方法及装置,通过对大规模集成电路划分为多个子电路,然后通过对每个子电路进行仿真,将仿真波形为周期波形的子电路生成一个对应的函数对应关系式,然后在对大规模集成电路进行仿真时,针对不是周期波形的子电路直接进行仿真,然后针对仿真波形为周期波形的子电路通过对应的函数对应关系式进行计算,以完成对应的模拟仿真,从而实现对整个大规模集成电路的仿真。其中,由于针对函数对应关系式得到的输出波形与直接进行仿真得到的仿真波形相同,无需对电路进行复杂的矩阵计算,进而提高了仿真的速度。
Description
技术领域
本发明涉及电路仿真领域,特别是涉及一种用于大规模集成电路瞬态分析的仿真优化方法及装置。
背景技术
使用EDA(Electronic design automation,电子设计自动化)仿真软件对电路进行仿真时,通常会将电路进行矩阵化,然后在EDA仿真软件中对矩阵进行计算,最后针对矩阵计算的结果即为对电路的仿真结果。但是针对较复杂的电路进行仿真时,对复杂电路进行矩阵化后得到的矩阵的数据量较大,使用EDA仿真软件对此矩阵仿真时的计算速度非常慢,从而导致对电路的仿真速度较慢。
此外,在对电路进行仿真时,若电路的输出信号为发生变化的信号时,EDA软件的运算量是非常大的,这也是导致仿真速度较慢的原因。具体地,以输出信号为周期性的方波信号为例,在处于方波的高电平或低电平时,仿真速度较快,但是在处于高低电平转换阶段时,仿真的速度就比较慢,而现有技术中,大多数电路输出的信号均为周期性信号,此时对应的电路的仿真速度均较慢。综上,如何提高电路的仿真速度本领域技术人员亟需解决的问题。
发明内容
本发明的目的是提供一种用于大规模集成电路瞬态分析的仿真优化方法及装置,无需对电路进行复杂的矩阵计算,进而提高了仿真的速度。
为解决上述技术问题,本发明提供了一种用于大规模集成电路瞬态分析的仿真优化方法,包括:
将所述大规模集成电路分为多个子电路,并对每个所述子电路进行仿真;
在所述子电路的仿真波形与期望波形相同时,判断所述子电路的仿真波形是否为周期波形;
若是,则基于所述子电路生成对应的函数对应关系式;其中,基于子电路的同一输入参数,对所述子电路进行仿真得到的仿真波形与基于对应的所述函数对应关系式计算出的输出波形相同;
基于所述大规模集成电路的输入参数,对所述仿真波形不是周期波形的子电路直接进行仿真,及对所述仿真波形是周期波形的子电路对应的函数对应关系式进行计算,以实现对所述大规模集成电路的仿真。
优选地,基于所述子电路生成对应的函数对应关系式,包括:
获取所述子电路的N组输入参数,N为大于2的整数;
分别基于N组所述输入参数中的各组所述输入参数对所述子电路进行仿真,得到N个仿真波形;
分别对N个所述仿真波形进行采样,得到N个波形参数;
基于N组所述输入参数和N个所述波形参数得到所述函数对应关系式。
优选地,基于N组所述输入参数和N个所述波形参数得到所述函数对应关系式,包括:
以所述输入参数为自变量,以所述波形参数为因变量进行线性回归计算,以得到所述子电路对应的线性回归表达式,并作为所述函数对应关系式。
优选地,以所述输入参数为自变量,以所述波形参数为因变量进行线性回归计算,以得到所述子电路对应的线性回归表达式之后,还包括:
判断所述线性回归表达式是否存在过拟合或欠拟合;
若是,则以所述输入参数为自变量,以所述波形参数为因变量进行非线性回归计算,以得到所述子电路对应的非线性回归表达式,并作为所述函数对应关系式;
对所述仿真波形是周期波形的子电路对应的函数对应关系式进行计算,包括:
对所述仿真波形是周期波形的子电路对应的所述线性回归表达式或所述非线性回归表达式进行计算。
优选地,获取所述子电路的N组输入参数,包括:
获取所述子电路的输入参数的上限值和下限值;
对所述上限值和所述下限值进行N-2次取值,得到N-2组所述输入参数;
将N-2组所述输入参数、所述上限值及所述下限值作为获取的N组所述输入参数。
优选地,对N个所述仿真波形进行采样,得到N个波形参数之后,还包括:
计算第i变化率,所述第i变化率=(第i+1波形参数-第i波形参数)/(第i+1输入参数-第i输入参数),i为不小于1且小于N的整数;
判断第i+1变化率与所述第i变化率之间的差值是否大于差值阈值;
若是,则记录所述差值大于所述差值阈值对应的所述第i变化率对应的第i输入参数区间及所述第i+1变化率对应的第i+1输入参数区间;
在所述第i输入参数区间及所述第i+1输入参数区间内再次进行取值,得到M组所述输入参数;
分别基于N组所述输入参数中的各组所述输入参数对所述子电路进行仿真,得到N个仿真波形,包括:
分别基于M+N组所述输入参数中的各组所述输入参数对所述子电路进行仿真,得到M+N个所述仿真波形;
分别对N个所述仿真波形进行采样,得到N个波形参数,包括:
分别对M+N个所述仿真波形进行采样,得到M+N个所述波形参数;
基于N组所述输入参数和N个所述波形参数得到所述函数对应关系式,包括:
基于M+N组所述输入参数和M+N个所述波形参数得到所述函数对应关系式。
优选地,在所述第i输入参数区间及所述第i+1输入参数区间内再次进行取值时,再次取值的数量与所述第i+1变化率与所述第i变化率之间的差值呈正相关。
优选地,计算第i变化率,包括:
以所述输入参数为横轴,以所述波形参数为纵轴构建坐标系;
在所述坐标系中标出与N组所述输入参数和N个所述波形参数一一对应的N个坐标点;
将N个所述坐标点依次用折线连接;
计算第i+1坐标点和第i坐标点之间连接的折线的斜率,并作为所述第i变化率。
优选地,所述仿真波形为周期性的方波或周期性的三角波时,所述波形参数包括所述方波或所述三角波的幅值、周期及占空比,所述仿真波形为正弦波时,所述波形参数包括所述正弦波的幅值、周期及初相位角。
为解决上述技术问题,本发明还提供了一种用于大规模集成电路瞬态分析的仿真优化装置,包括:
存储器,用于存储计算机程序;
处理器,用于在执行所述计算机程序时,实现上述所述的用于大规模集成电路瞬态分析的仿真优化方法的步骤。
本申请提供了一种用于大规模集成电路瞬态分析的仿真优化方法及装置,通过对大规模集成电路划分为多个子电路,然后通过对每个子电路进行仿真,将仿真波形为周期波形的子电路生成一个对应的函数对应关系式,然后在对大规模集成电路进行仿真时,针对不是周期波形的子电路直接进行仿真,然后针对仿真波形为周期波形的子电路通过对应的函数对应关系式进行计算,以完成对应的模拟仿真,从而实现对整个大规模集成电路的仿真。其中,由于针对函数对应关系式得到的输出波形与直接进行仿真得到的仿真波形相同,且无需对电路进行复杂的矩阵计算,进而提高了仿真的速度。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对现有技术和实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的一种用于大规模集成电路瞬态分析的仿真优化方法的流程示意图;
图2为本发明提供的一种输入参数与幅值参数对应的示意图;
图3为本发明提供的一种用于大规模集成电路瞬态分析的仿真优化装置的结构框图。
具体实施方式
本发明的核心是提供一种用于大规模集成电路瞬态分析的仿真优化方法及装置,无需对电路进行复杂的矩阵计算,进而提高了仿真的速度。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参照图1,图1为本发明提供的一种用于大规模集成电路瞬态分析的仿真优化方法的流程示意图,该方法包括:
S11:将大规模集成电路分为多个子电路,并对每个子电路进行仿真;
考虑到对整个电路直接进行仿真设计时的速度较慢,工作量较大,因此,本申请通常将大规模集成电路分为多个子电路,然后依次对每个子电路进行设计,并且对设计好的子电路进行仿真验证。其中,对每个子电路进行设计及仿真时,在其满足设计要求,也即是仿真波形与期望波形相同时,才对下一个子电路进行设计。
其中,本申请中的仿真波形与期望波形相同可以是仿真波形的各个波形参数均与期望波形的波形参数相同。
此外,在完成对该子电路的设计之后,可以进行确认仿真完成的操作,具体可以为点击确认仿真完成的按钮,此时,处理器自动保存最后一次进行仿真的子电路模块。
S12:在子电路的仿真波形与期望波形相同时,判断子电路的仿真波形是否为周期波形;
S13:若是,则基于子电路生成对应的函数对应关系式;其中,基于子电路的同一输入参数,对子电路进行仿真得到的仿真波形与基于对应的函数对应关系式计算出的输出波形相同;
考虑到EDA软件对波形变化的子电路进行仿真时的运算量较大,而周期波形的子电路为波形变化的子电路中的一种,且现有技术中大多数子电路的输出波形均为周期波形,因此,如何提高周期波形对应子电路的仿真速度是本领域技术人员亟需解决的问题。
为解决上述技术问题,本申请在完成对子电路的设计,也即是判定子电路的仿真波形与期望波形相同之后,还判断子电路的仿真波形是否为周期波形,若是,则基于子电路生成一个函数对应关系式,其中,基于同样的输入参数,基于此函数对应关系式计算出的输出波形与直接基于子电路进行EDA仿真得到的仿真波形相同,此时,对周期波形的子电路进行仿真时,可以替换为使用函数对应关系式对子电路进行模拟仿真,从而提高对大规模集成电路仿真的速度。
此外,需要说明的是,在对子电路进行设计的过程中即自动生成函数对应关系式,而不是在进行仿真时才生成函数对应关系式,这样当电路设计人员在对下一个子电路进行设计时,仿真软件即可进行计算,自动生成上一个子电路的函数对应关系式,从而加快最终仿真时出结果的速度。
其中,判断子电路的仿真波形是否为周期波形的方式可以是软件针对子电路的仿真波形直接进行判断的,也可以是用户对于子电路输出何种类型的输出波形是预先知道的,在上述步骤中点击确认仿真完成的按钮之后,用户向处理器输出子电路的输出波形的类型,处理器基于用户的输入判断子电路的仿真波形是否为周期波形。
需要说明的是,本申请中的周期波形的类型可以但不限于包括周期性的方波、三角波及正弦波等,也可以是其他类型的周期波,本申请在此不做特别的限定。
S14:基于大规模集成电路的输入参数,对仿真波形不是周期波形的子电路直接进行仿真,及对仿真波形是周期波形的子电路对应的函数对应关系式进行计算,以实现对大规模集成电路的仿真。
在完成上述的步骤的基础上,若需要对大规模集成电路进行仿真时,对于不是周期波形的子电路直接进行软件仿真,不影响对大规模集成电路仿真的速度,对周期波形的子电路进行仿真的方式由软件仿真转换为使用相对应的函数对应关系式进行模拟仿真,从而不需要对复杂的矩阵进行计算,可以提高仿真速度。
具体地,当电路设计人员对完整的大规模集成电路进行仿真时,为了得到精确的结果,可采用最为普通的仿真方式进行仿真(也即现有技术中的仿真方式),但是此仿真方式非常费时,经常要花费几个小时甚至几天的时间;而如若电路设计人员只是想验证电路的正确性,看一下电路输出的趋势,即可使用本申请中的仿真方式对其进行仿真。具体可以为:点击仿真软件上的快速仿真按钮,电路仿真器根据大规模集成电路的输入参数,利用得到的与子电路对应的各波形参数的函数对应关系式,代替输出方波、正弦波及三角波等周期波形的所有子电路(如某一子电路输出方波,电路仿真器则将该子电路的输入参数分别输入到与该子电路对应的方波幅值参数的函数对应关系式、周期参数的函数对应关系式和占空比参数的函数对应关系式中,分别计算出当前输入参数下输出方波的幅值、周期和占空比,快速得到该子电路的仿真输出结果),从而进行仿真,快速得到仿真结果,极大地提高了仿真的速度。
具体地,假设本申请中的大规模集成电路包括3个子电路,且三个子电路为串联连接,也即第二子电路的输入为第一子电路的输出,第三子电路的输入为第二子电路的输出,若此时,第二子电路和第三子电路对应的仿真波形为周期波形,则对大规模集成电路进行仿真时,将大规模集成电路的输入参数输入至第一子电路中,第一子电路针对此输入参数进行仿真,然后基于第二子电路对应的函数对应关系式对第一子电路的输出结果进行计算,以完成第二子电路的模拟仿真,同样的,基于第三子电路对应的函数对应关系式对第二子电路的输出结果进行计算,以完成对第三子电路的模拟仿真,此时对应的第三子电路的输出结果即为大规模集成电路的模拟仿真输出结果。由于在对子电路进行仿真得到的波形与及与对应的函数对应关系式计算得到的波形相同,因此,在基于本申请中的方式得到的模拟仿真波形与原仿真波形相同,且可以大大降低EDA仿真软件的计算量,提高仿真速度。
综上,本申请中的仿真方法无需对电路进行复杂的矩阵计算,进而提高了仿真的速度。
在上述实施例的基础上:
作为一种优选的实施例,基于子电路生成对应的函数对应关系式,包括:
获取子电路的N组输入参数,N为大于2的整数;
分别基于N组输入参数中的各组输入参数对子电路进行仿真,得到N个仿真波形;
分别对N个仿真波形进行采样,得到N个波形参数;
基于N组输入参数和N个波形参数得到函数对应关系式。
本实施例旨在提供一种生成与子电路对应的函数对应关系式的具体实施方式,具体地,根据子电路的N组输入参数生成对应的N个仿真波形,然后对N个仿真波形分别进行采样,得到对应的N个波形参数,然后基于N个波形参数和N组输入参数生成对应的函数对应关系式。
其中,本申请中的输入参数的数量可以设计为与子电路的节点数和支路数呈正相关,例如,在子电路有a个节点和b个支路时,可以将输入参数的数量N 设计为a*b的A倍,其中,A的数值越大,对应的仿真精度越高。
此外,每组输入参数可以对应包括同时输入到子电路中的多种类型的输入参数,例如包括电压、电流或频率等,本申请在此不做特别的限定。
需要说明的是,作为一种优选的实施例,在子电路的仿真波形为方波时,对应的波形参数可以但不限于包括当前方波的幅值、周期和占空比,此时采样得到的波形参数个数具体可以为3N个,对应的,得到的3N个波形参数分别为N个幅值参数、N个周期参数和N个占空比参数。在子电路的仿真波形为正弦波时,对应的波形参数为当前正弦波的幅值、参数和初相位角,此时采样得到的波形参数个数也具体可以为3N个,对应的,得到的3N个波形参数分别为N个幅值参数、N个周期参数和N个初相位角参数。在子电路的仿真波形为三角波时,对应的波形参数为当前三角波的幅值、参数和占空比,此时采样得到的波形参数个数也具体可以为3N个,对应的,得到的3N个波形参数分别为N个幅值参数、N个周期参数和N个占空比参数。
还需要说明的是,本实施例中,普通方波和周期性脉冲均属于此处的方波,普通正弦波和馒头波均属于此处的正弦波,以及普通三角波和锯齿波均属于此处的三角波。
以方波为例,在得到N个幅值参数、N个周期参数和N个占空比参数之后,将N个幅值参数和N个输入参数一一对应保存,将N个周期参数和N个输入参数一一对应保存,将N个占空比参数与N个输入参数一一对应保存。然后分别基于N个幅值参数/N个周期参数/N个占空比参数和N个输入参数生成对应的幅值函数对应关系式/周期函数对应关系式/占空比函数对应关系式。
综上,本实施例中的方式可以实现和函数对应关系式的生成,且实现方式简单可靠。
作为一种优选的实施例,基于N组输入参数和N个波形参数得到函数对应关系式,包括:
以输入参数为自变量,以波形参数为因变量进行线性回归计算,以得到子电路对应的线性回归表达式,并作为函数对应关系式。
本实施例旨在提供一种基于N组输入参数和N个波形参数得到函数对应关系式的具体实现方式。
具体地,以输入参数为自变量,以波形参数为因变量进行线性回归运算,以得到对应的线性回归表达式,作为函数对应关系式。
具体地,仍以方波为例,方波对应的波形参数包括幅值参数、周期参数和占空比参数;
1)假设同时输入到子电路中的输入参数的个数为Z个,则确定自变量的个数为Z,此时,幅值参数,也即因变量Y的公式可以表示为:
Y=A0+A1X1+A2X2+……+AzXz+e;
其中,e为误差值,A0,A1,A2,……,Az为待估测的回归系数。
2)假设因变量Y和自变量X1,X2,……,Xz的N组(N=A*a*b)观测值(xi1,xi2,……,xiz,yi),i=1,2,……,N,它们满足:yi =A0+A1xi1+A2xi2+……+Azxiz+ei,同时,假定ei满足Gauss-马尔可夫假设,即误差值的期望值为零,误差值的协方差为零,对不同自变量,误差值的方差相等,且误差值是正态分布的;
3)为了消除单位和取值范围的差异,便于对回归系数估计值进行统计分析,对自变量X的原始数据进行标准化;
4)寻找一组回归系数的最小二乘估计量,使得回归模型的残差平方和最小;
5)计算得到回归系数的最小二乘估计量的方差和标准差;
6)计算得到回归系数的估计量,回归系数的方差与标准差,以及回归系数的置信区间,从而得到初始线性回归模型;
7)对初始线性回归模型进行回归系数显著性检验、回归方程线性关系的显著性检验以及模型结构稳定性检验,得到最终的线性回归模型,也即是线性回归表达式。
可见,上述使用回归运算的方式得到的线性回归表达式,可以作为子电路对应的函数对应关系式,且计算方式简单可靠。
作为一种优选的实施例,以输入参数为自变量,以波形参数为因变量进行线性回归计算,以得到子电路对应的线性回归表达式之后,还包括:
判断线性回归表达式是否存在过拟合或欠拟合;
若是,则以输入参数为自变量,以波形参数为因变量进行非线性回归计算,以得到子电路对应的非线性回归表达式,并作为函数对应关系式;
对仿真波形是周期波形的子电路对应的函数对应关系式进行计算,包括:
对仿真波形是周期波形的子电路对应的线性回归表达式或非线性回归表达式进行计算。
为了防止线性回归表达式出现过拟合或者欠拟合,导致的模拟仿真结果不准确,需要对回归模型进行二次检验,以判定子电路对应的线性回归表达式是否存在过拟合或欠拟合。
仍以波形参数为方波的幅值参数为例,具体判断是否存在过拟合或欠拟合的方式为:选取K组输入参数(其中,K组输入参数为K组未作为取值点的输入参数,即K组输入参数的参数值与N和M组输入参数的参数值均不等),并将该K组输入参数分别输入到最终的线性回归参数和电路仿真器中,分别通过计算和仿真得到两个输出结果,将两个输出结果进行作差,若大于K/2次的差值在阈值范围内,判定此线性回归表达式符合要求,没有出现过拟合或欠拟合,可以将线性回归表达式作为幅值参数的函数对应关系式,并对其进行存储,可以存储在电路仿真器(EDA软件中的一部分)中。若大于K/2次的差值在阈值范围外,则判定此线性回归表达式出现过拟合或欠拟合,不符合要求。
在线性回归表达式出现过拟合或欠拟合时,以输入参数为自变量,以波形参数为因变量进行非线性回归计算,以得到所述子电路对应的非线性回归表达式具体如下:
1)对因变量和自变量进行变换,使变换后的两个变量之间呈直线关系,然后以最小二乘法来拟合变换后的自变量和因变量之间的直线方程,再将所得直线方程中的变量还原,得到响应的曲线方程,即得到模型中回归系数的初始值;
如若无法直接将曲线进行直线化,则先选择一个或两个变化范围小的回归系数,设置循环变量使其按一定步长在较小的可能值域内变动,在每次循环中这些回归系数都将有具体的值,对曲线模型进行变量变换后,进行直线回归分析,再将所得直线方程中的变量还原,得到响应的曲线方程,即得到模型中回归系数的初始值;
2)在回归系数取值域内找到一组取值,使模型拟合实际数据的残差平方和值最小,得到回归系数的估计量,从而得到相应的非线性回归模型,也即非线性回归表达式;
3)将非线性回归表达式作为幅值参数的函数对应关系式存储在电路仿真器中,与子电路对应。可见,本实施例在线性回归表达式出现过拟合或欠拟合时,可以计算出对应的非线性回归表达式,提高对大规模集成电路进行仿真时的可靠性。
之后,分别以与周期参数和占空比参数对应的各输入参数的输入值为自变量,以周期参数和占空比参数为因变量,进行线性/非线性回归运算,拟合得到周期参数的函数对应关系和占空比参数的函数对应关系,并分别存储在电路仿真器中,与子电路对应。
作为一种优选的实施例,获取子电路的N组输入参数,包括:
获取子电路的输入参数的上限值和下限值;
在上限值和下限值之间进行N-2次取值,得到N-2组输入参数;
将N-2组输入参数、上限值及下限值作为获取的N组输入参数。
本实施例旨在提供一种获取子电路的N组输入参数的具体实施方式,具体地,根据子电路的输入参数的上限值和下限值,在上限值和下限值之间进行取值,并将取值后的输入参数及上限值和下限值作为N组输入参数。
需要说明的是,本实施例中的上限值和下限值可以是子电路的安全输入范围等,以保证子电路工作的安全性和可靠性。
可见,本实施例中通过在上限值和下限值之间进行取值的方式可以获取到N组输入参数。其中,在上限值和下限值之间取值时,可以取值分布均匀一些,使得到的波形的参考价值较大。
作为一种优选的实施例,对N个仿真波形进行采样,得到N组波形参数之后,还包括:
计算第i变化率,第i变化率=(第i+1波形参数-第i波形参数)/(第i+1输入参数-第i输入参数),i为不小于1且小于N的整数;
判断第i+1变化率与第i变化率之间的差值是否大于差值阈值;
若是,则记录差值大于差值阈值对应的第i变化率对应的第i输入参数区间及第i+1变化率对应的第i+1输入参数区间;
在第i输入参数区间及第i+1输入参数区间内再次进行取值,得到M组输入参数;
分别基于N组输入参数中的各组输入参数对子电路进行仿真,得到N个仿真波形,包括:
分别基于M+N组输入参数中的各组输入参数对子电路进行仿真,得到M+N个仿真波形;
分别对N个仿真波形进行采样,得到N个波形参数,包括:
分别对M+N个仿真波形进行采样,得到M+N个波形参数;
基于N组输入参数和N个波形参数得到函数对应关系式,包括:
基于M+N组输入参数和M+N个波形参数得到函数对应关系式。
考虑到通过第一次取值方式获取到的N组输入参数以得到N个波形参数时,可能会存在某两个输入参数之间对应的两个波形参数变化明显,此时对应的这两个输入参数之间对应的波形参数是如何变化的,是不得知的,因此为提高得到的波形参数的准确性,本实施例对N组输入参数进行第二次取值,以得到M组输入参数,也即,此时一共有M+N组输入参数。
第二次取值的具体方式为:计算(第i+1波形参数-第i波形参数)/(第i+1输入参数-第i输入参数),将其作为第i变化率,并比较低i+1的差值变化率与第i变化率之间的差值是否大于差值阈值,若大于,则表示相邻两个输入参数对应的波形参数的变化是非直线的,也即,这两个输入参数之间对应的波形参数的变化趋势是不得知的,此时记录下对应的第i输入参数区间和第i+1输入参数区间,并对其进行再次取值。
以方波为例,在波形参数包括幅值参数、周期参数和占空比参数时。请参照图2,图2为本发明提供的一种输入参数与幅值参数对应的示意图。
作为一种优选的实施例,计算第i变化率,包括:
以输入参数为横轴,以波形参数为纵轴构建坐标系;
在坐标系中标出与N组输入参数和N个波形参数一一对应的N个坐标点;
将N个坐标点依次用折线连接;
计算第i+1坐标点和第i坐标点之间连接的折线的斜率,并作为第i变化率。
具体的,如图2所示,横轴为各输入参数,纵轴为对应的各幅值参数,1-5为对应的前五个坐标点,5个坐标点两两之间构成4条折线(为方便描述,记折线21表示2号点与1号点之间构成的折线),计算折线21与X轴之间的夹角21,从而计算出第一斜率,计算折线32与X轴之间的夹角32,从而计算出第二斜率,计算第一斜率与第二斜率的差值,也可以是直接对夹角32和夹角21做差,可见,两者差值很小,说明幅值参数变化是直线的,规律的;计算折线43与X轴之间的夹角43,对应第三斜率,计算第二斜率与第三斜率的差值,也可以是直接对夹角43和夹角32做差,两者差值大于阈值,说明幅值变化是非直线的,不规律的,记录折线32和折线43所对应的两个幅值参数区间;计算折线54与X轴之间的夹角54,对应第四斜率,计算第四斜率和第三斜率的差值,也可以是直接对夹角54和夹角43做差,两者差值大于阈值,说明幅值变化是非直线的,不规律的,记录折线43和折线54所对应的两个幅值参数区间,全部做差结束后,保存所有已记录的幅值参数区间32、43、54(重复记录的幅值参数区间43只保存一次),由已保存的幅值参数区间对应得到各输入参数值区间;此后,对记录的输入参数区间进行第二次取值。
其中,作为一种优选的实施例,在第i输入参数区间及第i+1输入参数区间内再次进行取值时,再次取值的数量与第i+1变化率与第i变化率之间的差值呈正相关。
具体地,进行再次取值时,可以遵循差值与再次取值数呈正相关的原则。也即,差值越大,再次取值的个数越多,也即是将此输入参数区间内的输入参数划分的越细致。具体地,在图2中,可也是对区间21进行更少的取值,对区间32、43、54进行更多的取值。
此外,本申请中的差值阈值可以调节,可以通过控制差值阈值的大小来控制采样精度和运算速度,若发现运算量较大,可适当增大差值阈值;也即是,差值阈值越小,精度越大,对应的运算量越大,具体差值阈值的取值根据实际情况而定,本申请在此不做特别的限定。
分别针对周期参数和占空比参数进行相同的第二次取值处理,得到与周期参数和占空比参数对应的各输入参数的输入值。
此时,本实施例中对所有差值大于差值阈值对应的输入参数区间进行再次取值后得到的M组输入参数和第一次取值时的N组输入参数均作为相对应的输入参数,然后基于两次取值后的M+N组输入参数得到M+N个仿真波形,及采样得到M+M个波形参数,并基于M+N组输入参数和M+N个波形参数生成函数对应关系式。
综上,通过本实施例中将输入参数进行第二次取值的方式,可以提高生成的函数对应关系的准确性,进而使对大规模集成电路进行模拟仿真的结果更加接近直接进行仿真的结果。
请参照图3,图3为本发明提供的一种用于大规模集成电路瞬态分析的仿真优化装置的结构框图,该装置包括:
存储器31,用于存储计算机程序;
处理器32,用于在执行计算机程序时,实现上述的用于大规模集成电路瞬态分析的仿真优化方法的步骤。
为解决上述技术问题,本申请还提供了一种用于大规模集成电路瞬态分析的仿真优化装置,对于用于大规模集成电路瞬态分析的仿真优化装置的描述请参照上述实施例,本申请在此不再赘述。
需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其他实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种用于大规模集成电路瞬态分析的仿真优化方法,其特征在于,包括:
将所述大规模集成电路分为多个子电路,并对每个所述子电路进行仿真;
在所述子电路的仿真波形与期望波形相同时,判断所述子电路的仿真波形是否为周期波形;
若是,则基于所述子电路生成对应的函数对应关系式;其中,基于子电路的同一输入参数,对所述子电路进行仿真得到的仿真波形与基于对应的所述函数对应关系式计算出的输出波形相同;
基于所述大规模集成电路的输入参数,对所述仿真波形不是周期波形的子电路直接进行仿真,及对所述仿真波形是周期波形的子电路对应的函数对应关系式进行计算,以实现对所述大规模集成电路的仿真;
基于所述子电路生成对应的函数对应关系式,包括:
获取所述子电路的N组输入参数,N为大于2的整数;
分别基于N组所述输入参数中的各组所述输入参数对所述子电路进行仿真,得到N个仿真波形;
分别对N个所述仿真波形进行采样,得到N个波形参数;
基于N组所述输入参数和N个所述波形参数得到所述函数对应关系式;
对N个所述仿真波形进行采样,得到N个波形参数之后,还包括:
计算第i变化率,所述第i变化率=(第i+1波形参数-第i波形参数)/(第i+1输入参数-第i输入参数),i为不小于1且小于N的整数;
判断第i+1变化率与所述第i变化率之间的差值是否大于差值阈值;
若是,则记录所述差值大于所述差值阈值对应的所述第i变化率对应的第i输入参数区间及所述第i+1变化率对应的第i+1输入参数区间;
在所述第i输入参数区间及所述第i+1输入参数区间内再次进行取值,得到M组所述输入参数;
分别基于N组所述输入参数中的各组所述输入参数对所述子电路进行仿真,得到N个仿真波形,包括:
分别基于M+N组所述输入参数中的各组所述输入参数对所述子电路进行仿真,得到M+N个所述仿真波形;
分别对N个所述仿真波形进行采样,得到N个波形参数,包括:
分别对M+N个所述仿真波形进行采样,得到M+N个所述波形参数;
基于N组所述输入参数和N个所述波形参数得到所述函数对应关系式,包括:
基于M+N组所述输入参数和M+N个所述波形参数得到所述函数对应关系式。
2.如权利要求1所述的用于大规模集成电路瞬态分析的仿真优化方法,其特征在于,基于N组所述输入参数和N个所述波形参数得到所述函数对应关系式,包括:
以所述输入参数为自变量,以所述波形参数为因变量进行线性回归计算,以得到所述子电路对应的线性回归表达式,并作为所述函数对应关系式。
3.如权利要求2所述的用于大规模集成电路瞬态分析的仿真优化方法,其特征在于,以所述输入参数为自变量,以所述波形参数为因变量进行线性回归计算,以得到所述子电路对应的线性回归表达式之后,还包括:
判断所述线性回归表达式是否存在过拟合或欠拟合;
若是,则以所述输入参数为自变量,以所述波形参数为因变量进行非线性回归计算,以得到所述子电路对应的非线性回归表达式,并作为所述函数对应关系式;
对所述仿真波形是周期波形的子电路对应的函数对应关系式进行计算,包括:
对所述仿真波形是周期波形的子电路对应的所述线性回归表达式或所述非线性回归表达式进行计算。
4.如权利要求1所述的用于大规模集成电路瞬态分析的仿真优化方法,其特征在于,获取所述子电路的N组输入参数,包括:
获取所述子电路的输入参数的上限值和下限值;
在所述上限值和所述下限值之间进行N-2次取值,得到N-2组所述输入参数;
将N-2组所述输入参数、所述上限值及所述下限值作为获取的N组所述输入参数。
5.如权利要求1所述的用于大规模集成电路瞬态分析的仿真优化方法,其特征在于,在所述第i输入参数区间及所述第i+1输入参数区间内再次取值时,再次取值的数量与所述第i+1变化率与所述第i变化率之间的差值呈正相关。
6.如权利要求1所述的用于大规模集成电路瞬态分析的仿真优化方法,其特征在于,计算第i变化率,包括:
以所述输入参数为横轴,以所述波形参数为纵轴构建坐标系;
在所述坐标系中标出与N组所述输入参数和N个所述波形参数一一对应的N个坐标点;
将N个所述坐标点依次用折线连接;
计算第i+1坐标点和第i坐标点之间连接的折线的斜率,并作为所述第i变化率。
7.如权利要求1所述的用于大规模集成电路瞬态分析的仿真优化方法,其特征在于,所述仿真波形为周期性的方波或周期性的三角波时,所述波形参数包括所述方波或所述三角波的幅值、周期及占空比,所述仿真波形为正弦波时,所述波形参数包括所述正弦波的幅值、周期及初相位角。
8.一种用于大规模集成电路瞬态分析的仿真优化装置,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于在执行所述计算机程序时,实现如权利要求1-7任一项所述的用于大规模集成电路瞬态分析的仿真优化方法的步骤。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110945784.5A CN113392610B (zh) | 2021-08-18 | 2021-08-18 | 一种用于大规模集成电路瞬态分析的仿真优化方法及装置 |
US18/282,024 US20240152674A1 (en) | 2021-08-18 | 2022-08-05 | Quick simulation method and apparatus for integrated circuit, and storage medium |
PCT/CN2022/110643 WO2023020307A1 (zh) | 2021-08-18 | 2022-08-05 | 集成电路快速仿真方法、装置及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110945784.5A CN113392610B (zh) | 2021-08-18 | 2021-08-18 | 一种用于大规模集成电路瞬态分析的仿真优化方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113392610A CN113392610A (zh) | 2021-09-14 |
CN113392610B true CN113392610B (zh) | 2021-11-05 |
Family
ID=77622816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110945784.5A Active CN113392610B (zh) | 2021-08-18 | 2021-08-18 | 一种用于大规模集成电路瞬态分析的仿真优化方法及装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240152674A1 (zh) |
CN (1) | CN113392610B (zh) |
WO (1) | WO2023020307A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113392610B (zh) * | 2021-08-18 | 2021-11-05 | 苏州贝克微电子有限公司 | 一种用于大规模集成电路瞬态分析的仿真优化方法及装置 |
CN115481133B (zh) * | 2022-11-14 | 2023-03-17 | 上海概伦电子股份有限公司 | 瞬态仿真波形存储方法、系统、设备及可读介质 |
CN117371377B (zh) * | 2023-12-06 | 2024-04-09 | 杭州行芯科技有限公司 | 一种电流波形获取方法、计算机设备和存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8326591B1 (en) * | 2007-11-16 | 2012-12-04 | Cadence Design Systems, Inc. | Synchronized envelope and transient simulation of circuits |
CN105608237A (zh) * | 2014-11-19 | 2016-05-25 | 复旦大学 | 一种电路版图后仿真阶段的快速波形预测方法 |
CN107181489A (zh) * | 2016-03-11 | 2017-09-19 | 北京君正集成电路股份有限公司 | 一种模数转换校准方法及装置 |
CN110811572A (zh) * | 2019-10-18 | 2020-02-21 | 西安交通大学 | 一种光电容积波信号的仿真合成方法与装置 |
CN112380701A (zh) * | 2020-11-16 | 2021-02-19 | 摩登汽车(盐城)有限公司 | 仿真加速度波形的对标方法 |
CN112836454A (zh) * | 2021-03-22 | 2021-05-25 | 浙江甬聚电子科技有限公司 | 一种集成电路仿真方法及系统 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5018219B2 (ja) * | 2007-05-02 | 2012-09-05 | ソニー株式会社 | 回路最適化情報管理装置およびその方法、並びにプログラム |
CN102664588A (zh) * | 2012-05-14 | 2012-09-12 | 中国航空工业集团公司北京长城计量测试技术研究所 | 用于频率调制和幅度调制信号的数字化解调方法及装置 |
CN103473382A (zh) * | 2012-06-07 | 2013-12-25 | 北京华大九天软件有限公司 | 集成电路仿真波形显示中的计算器解决方案 |
US9507894B1 (en) * | 2012-09-28 | 2016-11-29 | Cadence Design Systems, Inc. | Automatic harmonic number identification for harmonic balance analysis |
CN108875106B (zh) * | 2017-05-15 | 2021-10-22 | 中国科学院微电子研究所 | 一种电路设计的移植方法和系统 |
US11239783B2 (en) * | 2019-07-16 | 2022-02-01 | Analog Devices International Unlimited Company | Systems and methods for motor parameter extraction |
CN113392610B (zh) * | 2021-08-18 | 2021-11-05 | 苏州贝克微电子有限公司 | 一种用于大规模集成电路瞬态分析的仿真优化方法及装置 |
-
2021
- 2021-08-18 CN CN202110945784.5A patent/CN113392610B/zh active Active
-
2022
- 2022-08-05 US US18/282,024 patent/US20240152674A1/en active Pending
- 2022-08-05 WO PCT/CN2022/110643 patent/WO2023020307A1/zh active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8326591B1 (en) * | 2007-11-16 | 2012-12-04 | Cadence Design Systems, Inc. | Synchronized envelope and transient simulation of circuits |
CN105608237A (zh) * | 2014-11-19 | 2016-05-25 | 复旦大学 | 一种电路版图后仿真阶段的快速波形预测方法 |
CN107181489A (zh) * | 2016-03-11 | 2017-09-19 | 北京君正集成电路股份有限公司 | 一种模数转换校准方法及装置 |
CN110811572A (zh) * | 2019-10-18 | 2020-02-21 | 西安交通大学 | 一种光电容积波信号的仿真合成方法与装置 |
CN112380701A (zh) * | 2020-11-16 | 2021-02-19 | 摩登汽车(盐城)有限公司 | 仿真加速度波形的对标方法 |
CN112836454A (zh) * | 2021-03-22 | 2021-05-25 | 浙江甬聚电子科技有限公司 | 一种集成电路仿真方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
US20240152674A1 (en) | 2024-05-09 |
CN113392610A (zh) | 2021-09-14 |
WO2023020307A1 (zh) | 2023-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113392610B (zh) | 一种用于大规模集成电路瞬态分析的仿真优化方法及装置 | |
Tewes et al. | Cosmograil: the cosmological monitoring of gravitational lenses-xi. techniques for time delay measurement in presence of microlensing | |
EP3011349B1 (en) | Closed loop simulation of a computer model of a physical system | |
CN102314522A (zh) | 一种模拟集成电路设计优化方法 | |
US6578181B2 (en) | Device and method for analyzing a circuit, and a computer product | |
Stenbakken et al. | Developing linear error models for analog devices | |
CN114818549B (zh) | 一种物体的流体力学参数计算方法、系统、设备以及介质 | |
US20070180411A1 (en) | Method and apparatus for comparing semiconductor-related technical systems characterized by statistical data | |
CN105447214B (zh) | 器件参数的确定方法和装置 | |
CN100575977C (zh) | 用于自动测试系统中的时钟编程技术 | |
WO2017169875A1 (ja) | 解析装置、解析方法、およびプログラムを記憶した記憶媒体 | |
Maldonado et al. | Uncertainty propagation in power system dynamics with the method of moments | |
CN114780440B (zh) | 一种软件升级版本正确性的检测方法及装置 | |
US8078446B2 (en) | Linear time-invariant system modeling apparatus and method of generating a passive model | |
CN103473382A (zh) | 集成电路仿真波形显示中的计算器解决方案 | |
CN114722760A (zh) | 一种辅助电路参数优化的spice电路网表生成方法 | |
van de Logt et al. | Model-driven AMS test setup validation tool prepared for IEEE P1687. 2 | |
JP2022162801A (ja) | 常微分方程式の数値計算装置、計算装置において常微分方程式を解く演算の実行方法、及びプログラム | |
Divanbeigi et al. | Modeling of linear stimuli for accelerated mixed-signal simulations | |
JP2809168B2 (ja) | タイミング検証方法 | |
RU2811421C1 (ru) | Способ испытаний электронных устройств на основе автоматического формирования тестов | |
US20040215437A1 (en) | System and method for improved accuracy of standard cell timing models | |
CN115510782B (zh) | 定位验证错误的方法、电子设备和存储介质 | |
Stenbakken | Effects of nonmodel errors on model-based testing | |
WO2009012046A2 (en) | System and method for modeling semiconductor devices using pre-processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 215000 Building 1, No. 150, Jici Road, science and Technology City, high tech Zone, Suzhou City, Jiangsu Province Patentee after: Suzhou Baker Microelectronics Co.,Ltd. Address before: 215000 78 Keling Road, science and Technology City, high tech Zone, Suzhou City, Jiangsu Province Patentee before: SUZHOU BAKER MICROELECTRONICS Co.,Ltd. |
|
CP03 | Change of name, title or address |