CN113392042B - 用于管理缓存的方法、电子设备和计算机程序产品 - Google Patents

用于管理缓存的方法、电子设备和计算机程序产品 Download PDF

Info

Publication number
CN113392042B
CN113392042B CN202010170543.3A CN202010170543A CN113392042B CN 113392042 B CN113392042 B CN 113392042B CN 202010170543 A CN202010170543 A CN 202010170543A CN 113392042 B CN113392042 B CN 113392042B
Authority
CN
China
Prior art keywords
cache
data block
eviction
eviction policy
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010170543.3A
Other languages
English (en)
Other versions
CN113392042A (zh
Inventor
吕烁
张明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EMC Corp
Original Assignee
EMC IP Holding Co LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EMC IP Holding Co LLC filed Critical EMC IP Holding Co LLC
Priority to CN202010170543.3A priority Critical patent/CN113392042B/zh
Priority to US17/079,925 priority patent/US11593268B2/en
Publication of CN113392042A publication Critical patent/CN113392042A/zh
Application granted granted Critical
Publication of CN113392042B publication Critical patent/CN113392042B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
    • G06F12/127—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning using additional replacement algorithms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/122—Replacement control using replacement algorithms of the least frequently used [LFU] type, e.g. with individual count value
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1021—Hit rate improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/50—Control mechanisms for virtual memory, cache or TLB
    • G06F2212/502—Control mechanisms for virtual memory, cache or TLB using adaptive policy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本公开的实施例涉及用于管理缓存的方法、电子设备和计算机程序产品。一种用于管理缓存的方法包括根据要访问的第一数据块在第一缓存中缺失的确定，从存储第一数据块的存储装置访问第一数据块；根据第一缓存已满的确定，基于与多种驱逐策略相关联的多个参数，从多种驱逐策略中选择用于驱逐第一缓存中的数据块的驱逐策略，多个参数指示多种驱逐策略被选择的相应可能性；基于所选择的驱逐策略，将第一缓存中的第二数据块驱逐至第二缓存中，第二缓存用于记录从第一缓存被驱逐的数据块；以及将所访问的第一数据块缓存在第一缓存中。本公开的实施例能够提高缓存命中率，从而提高系统的访问性能。

Description

用于管理缓存的方法、电子设备和计算机程序产品
技术领域
本公开的实施例总体涉及数据存储领域，具体涉及用于管理缓存的方法、电子设备和计算机程序产品。
背景技术
在存储系统中，通常将经常访问的数据存储在缓存中以提高数据访问的效率。当存在新数据要被加入到缓存中但缓存已满时，需要基于某种驱逐策略将缓存中的旧数据换出，从而使新数据能够被加入到缓存中。在传统方案中，缓存驱逐策略通常是固定的，诸如基于先进先出(FIFO)算法的策略(其逐出最先进入到缓存中的数据)、基于最近最少使用(LRU)算法的策略(其逐出最长时间未被访问的数据)、或者基于最不频繁使用(LFU)算法的策略(其逐出一段时间内被访问次数最少的数据)等。这些驱逐策略所适用的场景往往不同，因此使用单一驱逐策略往往难以实现较高的缓存利用率。
发明内容
本公开的实施例提供了用于管理缓存的方法、电子设备和计算机程序产品。
在本公开的第一方面，提供了一种用于管理缓存的方法。该方法包括：根据要访问的第一数据块在第一缓存中缺失的确定，从存储第一数据块的存储装置访问第一数据块；根据第一缓存已满的确定，基于与多种驱逐策略相关联的多个参数，从多种驱逐策略中选择用于驱逐第一缓存中的数据块的驱逐策略，多个参数指示多种驱逐策略被选择的相应可能性；基于所选择的驱逐策略，将第一缓存中的第二数据块驱逐至第二缓存中，第二缓存用于记录从第一缓存被驱逐的数据块；以及将所访问的第一数据块缓存在第一缓存中。
在本公开的第二方面，提供了一种电子设备。该设备包括处理器和存储器。存储器被耦合到处理器并且存储用于由处理器执行的指令。该指令当由处理器执行时使得设备执行动作，动作包括：根据要访问的第一数据块在第一缓存中缺失的确定，从存储第一数据块的存储装置访问第一数据块；根据第一缓存已满的确定，基于与多种驱逐策略相关联的多个参数，从多种驱逐策略中选择用于驱逐第一缓存中的数据块的驱逐策略，多个参数指示多种驱逐策略被选择的相应可能性；基于所选择的驱逐策略，将第一缓存中的第二数据块驱逐至第二缓存中，第二缓存用于记录从第一缓存被驱逐的数据块；以及将所访问的第一数据块缓存在第一缓存中。
在本公开的第三方面，提供了一种计算机程序产品。该计算机程序产品被有形地存储在非瞬态计算机存储介质中并且包括机器可执行指令。该机器可执行指令在由设备执行时使该设备执行根据以上第一方面所描述的方法。
在本公开的第四方面中，提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现根据以上第一方面所描述的方法。
提供发明内容部分是为了以简化的形式来介绍对概念的选择，它们在下文的具体实施方式中将被进一步描述。发明内容部分无意标识本公开的关键特征或必要特征，也无意限制本公开的范围。
附图说明
通过结合附图对本公开示例性实施例进行更详细的描述，本公开的上述以及其它目的、特征和优势将变得更加明显，其中，在本公开示例性实施例中，相同的参考标号通常代表相同部件。
图1示出了本公开的实施例能够在其中被实施的示例环境的框图；
图2示出了根据本公开的实施例的用于管理缓存的示例过程的流程图；
图3A示出了根据本公开的实施例的示例缓存的示意图；
图3B示出了根据本公开的实施例的将第一缓存中的数据块驱逐至第二缓存的示意图；
图4示出了根据本公开的实施例的用于管理缓存的示例方法的流程图；以及
图5示出了可以用来实施本公开内容的实施例的示例电子设备的示意性框图。
在各个附图中，相同或对应的标号表示相同或对应的部分。
具体实施方式
下面将参照附图更详细地描述本公开的优选实施例。虽然附图中显示了本公开的优选实施例，然而应该理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。
在本文中使用的术语“包括”及其变形表示开放性包括，即“包括但不限于”。除非特别申明，术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
如上所述，在存储系统中，通常将经常访问的数据存储在缓存中以提高数据访问的效率。当存在新数据要被加入到缓存中但缓存已满时，需要以某种驱逐策略将缓存中的旧数据换出(例如，驱逐至其他存储器或存储设备等)，从而使新数据能够被加入到缓存中。在传统方案中，缓存驱逐策略通常是固定的，诸如基于FIFO算法的策略、基于LRU算法的策略、或者基于LFU算法的策略等。这些驱逐策略所适用的场景往往不同，因此使用单一驱逐策略往往难以实现较高的缓存利用率。例如，LRU驱逐策略可能驱逐出被频繁访问的数据。
缓存保留和驱逐策略会极大地影响缓存命中率，进而影响系统的数据访问性能。较好的保留和驱逐策略应当使受欢迎的(频繁命中)数据在缓存中被保留的时间尽可能长，同时还应当为可能变得受欢迎的新数据留出空间。因此，需要在这两者之间取得平衡，并且两者之间的平衡还应当以适应工作负载和IO模式的动态变化的方式来保持。
本公开的实施例提出了一种用于管理缓存的方案，以解决上述问题和/或其他潜在问题。该方案利用强化在线学习的方法来在多种驱逐策略中动态选择最适合于当前驱逐操作的策略。
根据该方案，缓存可以被划分为主缓存和辅助缓存，其中主缓存充当数据缓存，而辅助缓存用于记录从主缓存被驱逐的数据。当要从主缓存中驱逐数据时，根据与多种驱逐策略相关联的多个参数来从多种驱逐策略中选择用于驱逐主缓存中的数据的驱逐策略，其中多个参数指示多种驱逐策略被选择的相应可能性。从主缓存中驱逐的数据将被记录在辅助缓存中，以用于动态调整与多种驱逐策略相关联的多个参数。当要访问的数据在主缓存中缺失(也即，缓存未命中)但是存在于辅助缓存中时，可以认为用于将该数据从主缓存驱逐至辅助缓存的驱逐策略是不适当的。因此，可以通过调整多个参数来使得该驱逐策略在后续驱逐操作中被选择的可能性降低。以此方式，本公开的实施例能够在将受欢迎(频繁命中)的数据尽可能久地保留在缓存中和为可能变得受欢迎的新数据留出空间这两者之间实现动态平衡，从而提高缓存命中率并且提高系统的访问性能。
以下将进一步结合附图来详细描述本公开的实施例。图1示出了本公开的实施例能够在其中被实现的示例环境100的框图。应当理解，仅出于示例性的目的描述环境100的结构，而不暗示对于本公开的范围的任何限制。例如，本公开的实施例还可以被应用到与环境100不同的环境中。
如图1所示，环境100包括主机110，其可以包括处理单元111、存储器112、缓存113和存储设备114。主机110可以任何物理计算机、服务器等等。存储设备114可以是任何目前已知或者将来开发的非易失性存储介质，例如磁盘、光盘、磁盘阵列等等。存储器112的示例例如包括但不限于随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)等。缓存113可以缓存被频繁访问的数据，从而提高访问效率。在一些实施例中，如图1所示，缓存113可以被实施在存储器112中。备选地，在另一些实施例中，缓存113可以利用访问速度高于存储设备114的存储介质来实现，例如固态盘(SSD)等，并且缓存113可以与存储器112彼此分离。
存储设备114中的数据可以利用文件系统来管理。按照文件系统的分配单元大小，文件系统中的每个文件可以被划分成多个固定大小的文件系统数据块(简称为“数据块”)。因此，处理单元111可以以数据块为单位来管理缓存中的数据。
用户120可以向主机110发起数据访问请求，以用于访问存储设备114中的数据块。当接收到来自用户120的数据访问请求时，处理单元111可以通过查询被缓存数据块的索引结构，来确定用户120要访问的数据块是否在缓存113中。如果查询的结果指示用户120要访问的数据块存在于缓存113中，则该数据块可以从缓存113被访问。如果查询的结果指示用户120要访问的数据块未被缓存在缓存113中，则该数据块可以从其他存储器或存储设备114被访问。此外，处理单元111可以将被访问的数据块缓存在缓存113中，以用于提高后续访问的效率。
当被访问的数据块要被加入到缓存113但缓存113已满时，处理单元111可以基于某种驱逐策略将缓存113中的旧数据块换出，从而使新数据块能够被加入到缓存113中。在一些实施例中，缓存113可以被划分成主缓存(本文中也称为“第一缓存”)和辅助缓存(本文中也被称为“第二缓存”)。主缓存用于缓存被访问的数据块。当被访问的数据块要被加入到主缓存但主缓存已满时，处理单元111可以根据指示多种驱逐策略被选择的相应可能性的多个参数，从多种驱逐策略中选择用于驱逐主缓存中的数据块的驱逐策略。从主缓存中驱逐的数据块将被记录在辅助缓存中，以用于动态调整与多种驱逐策略相关联的多个参数。当要访问的数据块在主缓存中缺失(也即，缓存未命中)但是存在于辅助缓存中时，可以认为用于将该数据块从主缓存驱逐至辅助缓存的驱逐策略是不适当的。因此，可以通过调整多个参数来使得该驱逐策略在后续驱逐操作中被选择的可能性降低。
图2示出了根据本公开的实施例的用于管理缓存的示例过程200的流程图。过程200例如可以被实现在如图1所示的主机110(例如，处理单元111)处。图3A示出了根据本公开的实施例的缓存113的示意图。如图3A所示，缓存113可以被划分成第一缓存113-1和第二缓存113-2。以下将结合图3A来详细描述过程200。
如图2所示，当用户120发起针对第一数据块的数据访问请求时，响应于接收到来自用户120的数据访问请求，处理单元111可以确定(201)第一数据块是否在第一缓存113-1中。在一些实施例中，处理单元111可以通过查询被缓存数据的索引结构来确定第一数据块是否在第一缓存113-1中。在一些实施例中，处理单元111可以基于第一数据块所涉及的文件系统的标识符以及第一数据块在该文件系统中的标识符来生成用于查询索引结构的键。在一些实施例中，第一缓存113-1中的数据块可以被组织在链表中。处理单元111可以通过遍历该链表来确定第一数据块是否在第一缓存113-1中。备选地，为了加快查询效率，可以利用哈希表来对链表进行二次索引。
如图2所示，如果第一数据块在第一缓存113-1中，则处理单元111可以从第一缓存113-1访问(202)第一数据块，并且将所访问的第一数据块返回给用户120。然后，处理单元111可以更新(203)第一缓存113-1中与第一数据块有关的统计信息。
在一些实施例中，第一缓存113-1中的数据块被组织在LRU链表，如图3A中的链表310所示。也即，在链表310中，最靠近链表尾部的数据块是最近最少被访问的。当第一缓存113-1中的第一数据块被访问时，可以将第一数据块从LRU链表310中删除，并且重新插入到LRU链表310的头部。附加地，第一缓存113-1中的每个数据块还具有对应的访问计数。该访问计数是与LFU驱逐策略有关的统计信息。当第一缓存113-1中的第一数据块被访问时，与之对应的访问计数需要被递增。此外，统计信息还可以包括其他全局统计信息，诸如缓存命中的总次数等。
如图2所示，如果第一数据块不在第一缓存113-1中，则处理单元111可以确定(204)第一数据块是否在第二缓存113-2中。在一些实施例中，第二缓存113-2可以包括多个列表，分别用于记录基于不同驱逐策略而从第一缓存113-1被驱逐的数据块。出于说明而非限制的目的，在下文中，假设可选的多种驱逐策略包括基于LRU算法的驱逐策略(也称为“第一驱逐策略”)和基于LFU算法的驱逐策略(也称为“第二驱逐策略”)。
如图3A所示，例如，第二缓存113-2可以包括列表320(也称为“第一列表”)和列表330(也称为“第二列表”)，其中列表320用于记录基于LRU驱逐策略(也称为“第一驱逐策略”)而从第一缓存113-1驱逐的数据块，而列表330用于记录基于LFU驱逐策略(也称为“第二驱逐策略”)而从第一缓存113-1驱逐的数据块。如图2所示，处理单元111可以确定(205)第一数据块是否在列表320中。如果第一数据块在列表320中，则处理单元111可以从列表320访问第一数据块，并且将所访问的第一数据块返回给用户120。然后，处理单元111可以将第一数据块从列表320中删除(206)。如果第一数据块在列表330中，则处理单元111可以从列表330访问第一数据块，并且将所访问的第一数据块返回给用户120。然后，处理单元111可以将第一数据块从列表330中删除(207)。如以下将进一步描述的，被删除的第一数据块将被重新加入到第一缓存113-1中，以便于后续访问。
响应于第一数据块从第二缓存113-2中被删除，指示多种驱逐策略被选择的可能性的多个参数可以被更新。如图2所示，与第一驱逐策略相关联的第一参数和与第二驱逐策略相关联的第二参数可以被更新(209)。
在一些实施例中，第一参数和第二参数的初始值可以是相同的。备选地，第一参数的初始值和第二参数的初始值可以基于一些先验信息来被确定。
在一些实施例中，如果第一数据块从列表320被删除，这表示第一数据块是基于第一驱逐策略从第一缓存113-1被驱逐的，则与第二驱逐策略相关联的第二参数可以被增加，以提高第二驱逐策略后续被选择的可能性，如以下公式(1)所示：
wLFU＝wLFUeλr (1)
其中，wLFU表示指示LFU驱逐策略(也即，第二驱逐策略)被选择的可能性的参数(也即，第二参数)。λ表示学习率，其可以是固定值(例如，0.45)或者可配置的值。r表示对第二驱逐策略的奖励。例如，r＝dt，其中t表示第一数据块在列表320中的总时长，d表示折扣率，其可以是根据缓存113的大小有关的值(例如，0.0051/N，其中N表示缓存113的大小)。
在一些实施例中，如果第一数据块从列表330被删除，这表示第一数据块是基于第二驱逐策略从第一缓存113-1被驱逐的，则与第一驱逐策略相关联的第一参数可以被增加，以提高第一驱逐策略后续被选择的可能性，如以下公式(2)所示：
wLRU＝wLRUeλr (2)
其中，wLRU表示指示LRU驱逐策略(也即，第一驱逐策略)被选择的可能性的参数(也即，第一参数)。λ表示学习率，其可以是固定值(例如，0.45)或者可配置的值。r表示对第一驱逐策略的奖励。例如，r＝dt，其中t表示第一数据块在列表330中的总时长，d表示折扣率，其可以是根据缓存113的大小有关的值(例如，0.0051/N，其中N表示缓存113的大小)。
附加地，在一些实施例中，可以进一步对基于公式(1)或公式(2)更新的第一参数或第二参数进行归一化处理，如公式(3)所示：
wLRU＝wLRU/(wLRU+wLFU)
wLFU＝1-wLRU (3)
如图2所示，响应于与不同驱逐策略相关联的参数被更新或者响应于第一数据块不在第二缓存113-2中，处理单元111可以确定(210)第一缓存113-1是否已满。如果第一缓存113-1未满，则处理单元111可以将所访问到的第一数据块加入(216)到第一缓存113-1中，以用于提高后续访问的效率。如果第一缓存113-1已满，为了将第一数据块加入到第一缓存113-1中，处理单元111可以先从第一缓存113-1驱逐至少一个数据块。在一些实施例中，处理单元111可以基于与不同驱逐策略相关联的参数来确定将基于哪种驱逐策略来驱逐第一缓存113-1中的数据块。
如图2所示，处理单元111可以确定(211)第一参数wLRU是否大于第二参数wLFU。如果第一参数wLRU大于第二参数wLFU，则第一驱逐策略将被选择。在此情况下，处理单元111可以从第一缓存113-1中选择(212)最近最少访问的数据块作为将被驱逐的数据块(也称为“第二数据块”)。处理单元111可以将所选择的第二数据块从第一缓存113-1驱逐(213)至第二缓存113-2中。
图3B示出了根据本公开的实施例的将第一缓存113-1中的数据块驱逐至第二缓存113-2的示意图。在图3B所示的示例中，假设第一数据块315将被加入到第一缓存113-1中，然而第一缓存113-1已满，并且假设wLRU大于wLFU，因此基于LRU的驱逐策略将被选择。如图3B所示，第一缓存113-1中所缓存的数据块310-1、310-2……310-N可以被组织在LRU链表中，其中数据块310-N位于LRU链表的链表尾，也即是最近最少访问的数据块。因此，数据块310-N将被驱逐至第二缓存113-2中的列表320中。
返回参考图2，如果第一参数wLRU小于或等于第二参数wLFU，则第二驱逐策略将被选择。在此情况下，处理单元111可以从第一缓存113-1中选择(214)最不频繁访问的数据块作为将被驱逐的数据块(也称为“第二数据块”)。例如，处理单元111可以选择在特定时间段中具有最小访问计数的数据块作为第二数据块。处理单元111可以将所选择的第二数据块从第一缓存113-1驱逐(215)至第二缓存113-2中。
当处理单元111将第一缓存113-1中的第二数据块驱逐到第二缓存113-2之后，第一缓存113-1存在可用空间用于缓存第一数据块。因此，处理单元111可以将第一数据块加入(216)到第一缓存113-1中。
以此方式，本公开的实施例能够在将受欢迎(频繁命中)的数据尽可能久地保留在缓存中和为可能变得受欢迎的新数据留出空间这两者之间实现动态平衡，从而提高缓存命中率并且提高系统的访问性能。
图4示出了根据本公开的实施例的用于管理缓存的示例方法400的流程图。例如，方法400可以在如图1所示的主机110处执行。如图2所示的过程200可以被视为方法400的一种示例实现方式。应当理解，方法400还可以包括未示出的附加框和/或可以省略所示出的框，本公开的范围在此方面不受限制。
在框410处，主机110根据要访问的第一数据块在第一缓存113-1中缺失的确定，从存储第一数据块的存储装置访问第一数据块。
在一些实施例中，主机110根据第一数据块在第二缓存113-2中存在的确定，从第二缓存113-2访问第一数据块。备选地或附加地，主机110根据第一数据块在第二缓存113-2中缺失的确定，从存储第一数据块的存储设备114访问第一数据块。
在一些实施例中，主机110根据第一数据块在第二缓存113-2中存在的确定，从第二缓存113-2删除第一数据块。主机110根据第一数据块被驱逐至第二缓存113-2的驱逐策略，来更新指示多种驱逐策略被选择的相应可能性的多个参数。
在一些实施例中，第二缓存113-2用于记录从第一缓存113-1被驱逐的数据块。第二缓存113-2包括多个列表，每个列表包括基于多种驱逐策略中的对应驱逐策略从第一缓存113-1被驱逐的数据块。主机110从多个列表中确定第一数据块所在的列表，然后从所确定的列表中删除第一数据块。
在一些实施例中，多种驱逐策略包括第一驱逐策略和第二驱逐策略，多个参数包括与第一驱逐策略相关联的第一参数和与第二驱逐策略相关联的第二参数。在一些实施例中，主机110根据第一数据块基于第一驱逐策略被驱逐至第二缓存113-2的确定，更新第一参数和第二参数，以提高第二驱逐策略被选择的可能性。附加地或备选地，主机110根据第一数据块基于第二驱逐策略被驱逐至第二缓存113-2的确定，更新第一参数和第二参数，以提高第一驱逐策略被选择的可能性。
在一些实施例中，主机110根据第一数据块从存储装置被访问并且第一缓存113-1未满的确定，将第一数据块缓存在第一缓存113-1中。
在框420处，主机110根据第一缓存113-1已满的确定，基于与多种驱逐策略相关联的多个参数，从多种驱逐策略中选择用于驱逐第一缓存113-1中的数据块的驱逐策略。在一些实施例中，主机110确定多个参数中的最大参数，然后从多种驱逐策略中选择与最大参数相对应的驱逐策略。
在框430处，主机110基于所选择的驱逐策略，将第一缓存113-1中的第二数据块驱逐至第二缓存113-2中。
在一些实施例中，多种驱逐策略包括：基于LRU算法的第一驱逐策略和基于LFU算法的第二驱逐策略。
在一些实施例中，第二缓存113-2包括第一列表320，用于缓存基于第一驱逐策略从第一缓存113-1被驱逐的数据块。主机110根据第一驱逐策略被选择的确定，从第一缓存113-1中确定最近最少访问的数据块作为第二数据块，并且将第二数据块从第一缓存113-1驱逐至第一列表320中。
在一些实施例中，第二缓存113-2包括第二列表330，用于缓存基于第二驱逐策略从第一缓存113-1被驱逐的数据块。主机110根据第一驱逐策略被选择的确定，从第一缓存113-1中确定最不频繁访问的数据块作为第二数据块，并且将第二数据块从第一缓存113-1驱逐至第二列表330中。
附加地或备选地，在一些实施例中，主机110根据要访问的所述第一数据块在第一缓存113-1中存在的确定，从第一缓存113-1访问第一数据块。
图5示出了可以用来实施本公开内容的实施例的示例电子设备500的示意性框图。例如，如图1所示的主机110可以由设备500实施。如图5所示，设备500包括中央处理单元(CPU)501，其可以根据存储在只读存储器(ROM)502中的计算机程序指令或者从存储单元508加载到随机访问存储器(RAM)503中的计算机程序指令，来执行各种适当的动作和处理。在RAM 503中，还可存储设备500操作所需的各种程序和数据。CPU 501、ROM 502以及RAM503通过总线504彼此相连。输入/输出(I/O)接口505也连接至总线504。
设备500中的多个部件连接至I/O接口505，包括：输入单元506，例如键盘、鼠标等；输出单元507，例如各种类型的显示器、扬声器等；存储单元508，例如磁盘、光盘等；以及通信单元509，例如网卡、调制解调器、无线通信收发机等。通信单元509允许设备500通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
上文所描述的各个过程和处理，例如过程200和/或方法400，可由处理单元501执行。例如，在一些实施例中，过程200和/或方法400可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元508。在一些实施例中，计算机程序的部分或者全部可以经由ROM 502和/或通信单元509而被载入和/或安装到设备500上。当计算机程序被加载到RAM 503并由CPU 501执行时，可以执行上文描述的过程200和/或方法400的一个或多个动作。
本公开可以是方法、设备、系统和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于执行本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是——但不限于——电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理单元，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理单元执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (23)

1.一种用于管理缓存的方法，包括：
根据要访问的第一数据块在第一缓存中缺失的确定，从存储所述第一数据块的存储装置访问所述第一数据块；
根据所述第一缓存已满的确定，基于与多种驱逐策略一对一关联的多个参数，从所述多种驱逐策略中选择用于驱逐所述第一缓存中的数据块的驱逐策略，所述多个参数指示所述多种驱逐策略被选择的相应可能性；
基于所选择的所述驱逐策略，将所述第一缓存中的第二数据块驱逐至第二缓存中，所述第二缓存用于记录从所述第一缓存被驱逐的数据块；以及
将所访问的所述第一数据块缓存在所述第一缓存中。
2.根据权利要求1所述的方法，其中从存储所述第一数据块的存储装置访问所述第一数据块包括：
根据所述第一数据块在所述第二缓存中存在的确定，从所述第二缓存访问所述第一数据块；以及
根据所述第一数据块在所述第二缓存中缺失的确定，从存储所述第一数据块的存储设备访问所述第一数据块。
3.根据权利要求1所述的方法，还包括：
根据所述第一数据块在所述第二缓存中存在的确定，从所述第二缓存中删除所述第一数据块；以及
根据所述第一数据块被驱逐至所述第二缓存的驱逐策略，更新所述多个参数。
4.根据权利要求3所述的方法，其中所述第二缓存包括多个列表，所述多个列表中的每个列表包括基于所述多种驱逐策略中的对应驱逐策略从所述第一缓存被驱逐的数据块，并且从所述第二缓存中删除所述第一数据块包括：
从所述多个列表中确定所述第一数据块所在的列表；以及
从所确定的列表中删除所述第一数据块。
5.根据权利要求3所述的方法，其中所述多种驱逐策略包括第一驱逐策略和第二驱逐策略，所述多个参数包括与所述第一驱逐策略相关联的第一参数和与所述第二驱逐策略相关联的第二参数，并且更新所述多个参数：
根据所述第一数据块基于所述第一驱逐策略被驱逐至所述第二缓存的确定，更新所述第一参数和所述第二参数，以提高所述第二驱逐策略被选择的可能性；以及
根据所述第一数据块基于所述第二驱逐策略被驱逐至所述第二缓存的确定，更新所述第一参数和所述第二参数，以提高所述第一驱逐策略被选择的可能性。
6.根据权利要求1所述的方法，其中从所述多种驱逐策略中选择所述驱逐策略包括：
确定所述多个参数中的最大参数；以及
将所述多种驱逐策略中与所述最大参数相对应的驱逐策略选择为用于驱逐所述第二数据块的所述驱逐策略。
7.根据权利要求1所述的方法，其中所述多种驱逐策略包括：
基于最近最少使用(LRU)算法的第一驱逐策略；以及
基于最不频繁使用(LFU)算法的第二驱逐策略。
8.根据权利要求7所述的方法，其中所述第二缓存包括第一列表，用于缓存基于所述第一驱逐策略从所述第一缓存被驱逐的数据块，并且将所述第二数据块从所述第一缓存驱逐至所述第二缓存中包括：
根据所述第一驱逐策略被选择的确定，从所述第一缓存中确定最近最少访问的数据块作为所述第二数据块；以及
将所述第二数据块从所述第一缓存驱逐至所述第一列表中。
9.根据权利要求7所述的方法，其中所述第二缓存包括第二列表，用于缓存基于所述第二驱逐策略从所述第一缓存被驱逐的数据块，并且将所述第二数据块从所述第一缓存驱逐至所述第二缓存中包括：
根据所述第二驱逐策略被选择的确定，从所述第一缓存中确定最不频繁访问的数据块作为所述第二数据块；以及
将所述第二数据块从所述第一缓存驱逐至所述第二列表中。
10.根据权利要求1所述的方法，还包括：
根据要访问的所述第一数据块在所述第一缓存中存在的确定，从所述第一缓存访问所述第一数据块。
11.根据权利要求1所述的方法，还包括：
根据所述第一数据块从所述存储装置被访问并且所述第一缓存未满的确定，将所述第一数据块缓存在所述第一缓存中。
12.一种电子设备，包括：
处理器；
存储器，所述存储器被耦合到所述处理器并且存储用于由所述处理器执行的指令，所述指令当由所述处理器执行时，使得所述设备执行动作，所述动作包括：
根据要访问的第一数据块在第一缓存中缺失的确定，从存储所述第一数据块的存储装置访问所述第一数据块；
根据所述第一缓存已满的确定，基于与多种驱逐策略一对一关联的多个参数，从所述多种驱逐策略中选择用于驱逐所述第一缓存中的数据块的驱逐策略，所述多个参数指示所述多种驱逐策略被选择的相应可能性；
基于所选择的所述驱逐策略，将所述第一缓存中的第二数据块驱逐至第二缓存中，所述第二缓存用于记录从所述第一缓存被驱逐的数据块；以及
将所访问的所述第一数据块缓存在所述第一缓存中。
13.根据权利要求12所述的设备，其中从存储所述第一数据块的存储装置访问所述第一数据块包括：
根据所述第一数据块在所述第二缓存中存在的确定，从所述第二缓存访问所述第一数据块；以及
根据所述第一数据块在所述第二缓存中缺失的确定，从存储所述第一数据块的存储设备访问所述第一数据块。
14.根据权利要求12所述的设备，其中所述动作还包括：
根据所述第一数据块在所述第二缓存中存在的确定，从所述第二缓存中删除所述第一数据块；以及
根据所述第一数据块被驱逐至所述第二缓存的驱逐策略，更新所述多个参数。
15.根据权利要求14所述的设备，其中所述第二缓存包括多个列表，所述列表中的每个列表包括基于所述多种驱逐策略中的对应驱逐策略从所述第一缓存被驱逐的数据块，并且从所述第二缓存中删除所述第一数据块包括：
从所述多个列表中确定所述第一数据块所在的列表；以及
从所确定的列表中删除所述第一数据块。
16.根据权利要求14所述的设备，其中所述多种驱逐策略包括第一驱逐策略和第二驱逐策略，所述多个参数包括与所述第一驱逐策略相关联的第一参数和与所述第二驱逐策略相关联的第二参数，并且更新所述多个参数：
根据所述第一数据块基于所述第一驱逐策略被驱逐至所述第二缓存的确定，更新所述第一参数和所述第二参数，以提高所述第二驱逐策略被选择的可能性；以及
根据所述第一数据块基于所述第二驱逐策略被驱逐至所述第二缓存的确定，更新所述第一参数和所述第二参数，以提高所述第一驱逐策略被选择的可能性。
17.根据权利要求12所述的设备，其中从所述多种驱逐策略中选择所述驱逐策略包括：
确定所述多个参数中的最大参数；以及
将所述多种驱逐策略中与所述最大参数相对应的驱逐策略选择为用于驱逐所述第二数据块的所述驱逐策略。
18.根据权利要求12所述的设备，其中所述多种驱逐策略包括：
基于最近最少使用(LRU)算法的第一驱逐策略；以及
基于最不频繁使用(LFU)算法的第二驱逐策略。
19.根据权利要求18所述的设备，其中所述第二缓存包括第一列表，用于缓存基于所述第一驱逐策略从所述第一缓存被驱逐的数据块，并且将所述第二数据块从所述第一缓存驱逐至所述第二缓存中包括：
根据所述第一驱逐策略被选择的确定，从所述第一缓存中确定最近最少访问的数据块作为所述第二数据块；以及
将所述第二数据块从所述第一缓存驱逐至所述第一列表中。
20.根据权利要求18所述的设备，其中所述第二缓存包括第二列表，用于缓存基于所述第二驱逐策略从所述第一缓存被驱逐的数据块，并且将所述第二数据块从所述第一缓存驱逐至所述第二缓存中包括：
根据所述第二驱逐策略被选择的确定，从所述第一缓存中确定最不频繁访问的数据块作为所述第二数据块；以及
将所述第二数据块从所述第一缓存驱逐至所述第二列表中。
21.根据权利要求12所述的设备，其中所述动作还包括：
根据要访问的所述第一数据块在所述第一缓存中存在的确定，从所述第一缓存访问所述第一数据块。
22.根据权利要求12所述的设备，其中所述动作还包括：
根据所述第一数据块从所述存储装置被访问并且所述第一缓存未满的确定，将所述第一数据块缓存在所述第一缓存中。
23.一种计算机程序产品，所述计算机程序产品被有形地存储在计算机存储介质中并且包括机器可执行指令，所述机器可执行指令在由设备执行时使所述设备执行根据权利要求1-11中的任一项所述的方法。
CN202010170543.3A 2020-03-12 2020-03-12 用于管理缓存的方法、电子设备和计算机程序产品 Active CN113392042B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010170543.3A CN113392042B (zh) 2020-03-12 2020-03-12 用于管理缓存的方法、电子设备和计算机程序产品
US17/079,925 US11593268B2 (en) 2020-03-12 2020-10-26 Method, electronic device and computer program product for managing cache

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010170543.3A CN113392042B (zh) 2020-03-12 2020-03-12 用于管理缓存的方法、电子设备和计算机程序产品

Publications (2)

Publication Number Publication Date
CN113392042A CN113392042A (zh) 2021-09-14
CN113392042B true CN113392042B (zh) 2024-04-09

Family

ID=77615705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010170543.3A Active CN113392042B (zh) 2020-03-12 2020-03-12 用于管理缓存的方法、电子设备和计算机程序产品

Country Status (2)

Country Link
US (1) US11593268B2 (zh)
CN (1) CN113392042B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116009760A (zh) 2021-10-21 2023-04-25 戴尔产品有限公司 缓存管理的方法、系统和计算机程序产品
US20230222067A1 (en) * 2022-01-07 2023-07-13 Samsung Electronics Co., Ltd. Apparatus and method for cache-coherence
CN115757203B (zh) * 2023-01-10 2023-10-10 摩尔线程智能科技(北京)有限责任公司 访存策略管理方法及装置、处理器和计算设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104583891A (zh) * 2012-09-25 2015-04-29 英特尔公司 用于非易失性主存储器系统中的自适应高速缓存更换的装置、系统和方法
CN104598394A (zh) * 2013-10-31 2015-05-06 中国石油天然气集团公司 一种可动态分配的数据缓存方法及系统

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7330938B2 (en) * 2004-05-18 2008-02-12 Sap Ag Hybrid-cache having static and dynamic portions
US20060143396A1 (en) * 2004-12-29 2006-06-29 Mason Cabot Method for programmer-controlled cache line eviction policy
US20060212654A1 (en) * 2005-03-18 2006-09-21 Vinod Balakrishnan Method and apparatus for intelligent instruction caching using application characteristics
US9201804B1 (en) * 2012-02-06 2015-12-01 Google Inc. Dynamically adapting the configuration of a multi-queue cache based on access patterns
US9176895B2 (en) * 2013-03-16 2015-11-03 Intel Corporation Increased error correction for cache memories through adaptive replacement policies
KR101826073B1 (ko) * 2013-09-27 2018-02-06 인텔 코포레이션 메모리 관리를 위한 캐시 동작들
US11126559B2 (en) * 2013-12-30 2021-09-21 Michael Henry Kass Translation look-aside buffer and prefetch indicator
US20160255169A1 (en) * 2015-02-27 2016-09-01 Futurewei Technologies, Inc. Method and system for smart object eviction for proxy cache
KR20170138765A (ko) * 2016-06-08 2017-12-18 삼성전자주식회사 메모리 장치, 메모리 모듈 및 메모리 장치의 동작 방법
US10719447B2 (en) * 2016-09-26 2020-07-21 Intel Corporation Cache and compression interoperability in a graphics processor pipeline
US10691613B1 (en) 2016-09-27 2020-06-23 EMC IP Holding Company LLC Caching algorithms for multiple caches
US9940239B1 (en) * 2016-10-07 2018-04-10 International Business Machines Corporation Counter-based victim selection in a cache memory
US20180173636A1 (en) * 2016-12-20 2018-06-21 Intel Corporation Increasing lifetime reliability for a cache memory
US20190087344A1 (en) * 2017-09-20 2019-03-21 Qualcomm Incorporated Reducing Clean Evictions In An Exclusive Cache Memory Hierarchy
US10983922B2 (en) * 2018-05-18 2021-04-20 International Business Machines Corporation Selecting one of multiple cache eviction algorithms to use to evict a track from the cache using a machine learning module
US10846241B2 (en) 2018-08-29 2020-11-24 Vmware, Inc. Score-based cache admission and eviction
US11074196B1 (en) * 2018-09-28 2021-07-27 Splunk Inc. Evicting data associated with a data intake and query system from a local storage
US10963381B2 (en) * 2018-11-26 2021-03-30 Verizon Digital Media Services Inc. Dynamic caching and eviction
US10915461B2 (en) * 2019-03-05 2021-02-09 International Business Machines Corporation Multilevel cache eviction management
US20210056106A1 (en) * 2019-08-19 2021-02-25 Teradata Us, Inc. Query expression repository
US11372758B2 (en) * 2020-05-12 2022-06-28 Jackson State University Dynamic reconfigurable multi-level cache for multi-purpose and heterogeneous computing architectures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104583891A (zh) * 2012-09-25 2015-04-29 英特尔公司 用于非易失性主存储器系统中的自适应高速缓存更换的装置、系统和方法
CN104598394A (zh) * 2013-10-31 2015-05-06 中国石油天然气集团公司 一种可动态分配的数据缓存方法及系统

Also Published As

Publication number Publication date
US11593268B2 (en) 2023-02-28
US20210286730A1 (en) 2021-09-16
CN113392042A (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
US10380035B2 (en) Using an access increment number to control a duration during which tracks remain in cache
CN110737399B (zh) 用于管理存储系统的方法、设备和计算机程序产品
CN113392042B (zh) 用于管理缓存的方法、电子设备和计算机程序产品
CN111506604B (zh) 访问数据的方法、装置和计算机程序产品
CN109213694B (zh) 用于缓存管理的方法和设备
CN107066397B (zh) 用于管理数据迁移的方法、系统和存储介质
US8612689B2 (en) Stable adaptive replacement cache processing
CN110413199B (zh) 用于管理存储系统的方法、设备和计算机可读存储介质
CN110765036B (zh) 在控制设备处管理元数据的方法和设备
CN109725825B (zh) 用于管理缓存的方法、设备和计算机程序产品
CN113094392B (zh) 数据缓存的方法和装置
US11068207B2 (en) Method, device, and computer program product for managing storage system
US20160041926A1 (en) Balanced cache for recently frequently used data
CN118020064A (zh) 具有伪lru补充年龄信息的重新引用区间预测（rrip）
CN111858556A (zh) 一种基于版本控制的分布式缓存管理方法及管理器
US20200233799A1 (en) Method, apparatus, and computer program product for managing storage system
CN113742131B (zh) 用于存储管理的方法、电子设备和计算机程序产品
CN110737397B (zh) 用于管理存储系统的方法、设备和计算机程序产品
CN114428797A (zh) 嵌入参数缓存的方法、装置、设备及存储介质
CN111104054B (zh) 管理输入/输出操作的方法、装置和计算机程序产品
WO2023165543A1 (zh) 共享缓存的管理方法、装置及存储介质
US11907128B2 (en) Managing data of different cache types within a storage system
CN115964391A (zh) 缓存管理方法、装置、设备及存储介质
US20240273027A1 (en) Proactive caching of data for accelerator cores in a storage device
CN110716896A (zh) 数据写入、读取方法及系统、装置、电子设备、存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant