CN110765036B - 在控制设备处管理元数据的方法和设备 - Google Patents

在控制设备处管理元数据的方法和设备 Download PDF

Info

Publication number
CN110765036B
CN110765036B CN201810848195.3A CN201810848195A CN110765036B CN 110765036 B CN110765036 B CN 110765036B CN 201810848195 A CN201810848195 A CN 201810848195A CN 110765036 B CN110765036 B CN 110765036B
Authority
CN
China
Prior art keywords
region
metadata
user data
control device
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810848195.3A
Other languages
English (en)
Other versions
CN110765036A (zh
Inventor
韩耕
刘友生
李雄成
杨利锋
康剑斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EMC Corp
Original Assignee
EMC IP Holding Co LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EMC IP Holding Co LLC filed Critical EMC IP Holding Co LLC
Priority to CN201810848195.3A priority Critical patent/CN110765036B/zh
Priority to US16/512,644 priority patent/US10936489B2/en
Publication of CN110765036A publication Critical patent/CN110765036A/zh
Application granted granted Critical
Publication of CN110765036B publication Critical patent/CN110765036B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/282—Partitioned cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/312—In storage controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/46—Caching storage objects of specific type in disk cache
    • G06F2212/461—Sector or disk block
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/46—Caching storage objects of specific type in disk cache
    • G06F2212/466—Metadata, control data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/608—Details relating to cache mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本公开的实施例涉及在控制设备处管理元数据的方法、设备和计算机程序产品。该方法包括：从与用户数据相对应的高速缓冲存储器页中确定用于存储该用户数据的原始元数据的第一区域，该原始元数据包括存储系统中的被用于存储该用户数据的地址信息；响应于该用户数据被修改，确定经修改的该用户数据的更新元数据，以更新该第一区域中的该原始元数据；以及将该更新元数据复制到该控制设备与另一控制设备共享的高速存储器中。本公开的实施例能够降低高速存储器的使用频度，从而延长高速存储器的使用寿命并降低成本。

Description

在控制设备处管理元数据的方法和设备
技术领域
本公开的实现例总体涉及元数据管理，具体涉及在控制设备处管理元数据的方法、设备和计算机程序产品。
背景技术
随着数据存储技术的发展，存储服务器通常需要管理包含大量磁盘的存储系统。为了以应用户对存储系统的频繁访问，在包含磁盘阵列的存储系统中，通常采用高速缓冲来提高访问存储系统中的数据的速度。第一层高速缓冲器通常是采用诸如Cache的高速缓冲存储器，第二层高速缓冲器通常是采用诸如NVMe的高速存储器。
随着用户对数据的访问请求，在修改用户数据的同时也会造成与用户数据对应的元数据的修改。这些被修改的元数据在被记录到磁盘之前，通常首先从第一层高速缓冲器复制到第二层高速缓冲器中，例如从Cache页复制到NVMe中。这会导致第二层高速缓冲器迅速老化。因此，如何以更加合理地管理元数据成为值得研究的课题。
发明内容
本公开的实施例提供了用于在控制设备处管理元数据的方法、设备和计算机程序产品。
在本公开的第一方面，提供了一种用于在控制设备处管理元数据的方法。该方法包括：从与用户数据相对应的高速缓冲存储器页中确定用于存储该用户数据的原始元数据的第一区域，该原始元数据包括存储系统中的被用于存储该用户数据的地址信息；响应于该用户数据被修改，确定经修改的该用户数据的更新元数据，以更新该第一区域中的该原始元数据；以及将该更新元数据复制到该控制设备与另一控制设备共享的高速存储器中。
在本公开的第二方面，提供了一种用于在控制设备处管理元数据的设备。该设备包括至少一个处理单元和至少一个存储器。该至少一个存储器被耦合到该至少一个处理单元并且存储用于由该至少一个处理单元执行的指令。该指令当由该至少一个处理单元执行时，使得该设备执行动作，该动作包括：从与用户数据相对应的高速缓冲存储器页中确定用于存储该用户数据的原始元数据的第一区域，该原始元数据包括存储系统中的被用于存储该用户数据的地址信息；响应于该用户数据被修改，确定经修改的该用户数据的更新元数据，以更新该第一区域中的该原始元数据；以及将该更新元数据复制到该控制设备与另一控制设备共享的高速存储器中。
在本公开的第三方面，提供了一种计算机程序产品。该计算机程序产品被有形地存储在非瞬态计算机存储介质中并且包括机器可执行指令。该机器可执行指令在由设备执行时使该设备执行根据本公开的第一方面所描述的方法的任意步骤。
提供发明内容部分是为了以简化的形式来介绍对概念的选择，它们在下文的具体实施方式中将被进一步描述。发明内容部分无意标识本公开的关键特征或必要特征，也无意限制本公开的范围。
附图说明
通过结合附图对本公开示例性实施例进行更详细的描述，本公开的上述以及其它目的、特征和优势将变得更加明显，其中，在本公开示例性实施例中，相同的参考标号通常代表相同部件。
图1示出了根据本公开的实施例的存储系统的架构的示意图；
图2示意性示出了根据本公开的实施例的存储系统中的数据访问过程的示意图；
图3示出了根据本公开的实施例的地址信息的结构的示意图；
图4示出了根据本公开的实施例的用于在控制设备处管理元数据的方法的流程图；
图5A和图5B示出了根据本公开的实施例的元数据变化的示意图；
图6示出了根据本公开的实施例的合并被更新的元数据区域的流程图；
图7示出了根据本公开的实施例的元数据区域合并的示例的示意图；
图8示出了根据本公开的实施例的将访问请求重定向到特定控制设备的示意图；以及
图9示出了可以用来实施本公开内容的实施例的示例设备的示意性框图。
在各个附图中，相同或对应的标号表示相同或对应的部分。
具体实施方式
下面将参照附图更详细地描述本公开的优选实施例。虽然附图中显示了本公开的优选实施例，然而应该理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。
在本文中使用的术语“包括”及其变形表示开放性包括，即“包括但不限于”。除非特别申明，术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
图1示出了根据本公开的实施例的存储系统100的架构的示意图。应当理解，仅出于示例性的目的描述存储系统100的结构和功能，而不暗示对本公开的范围的任何限制。本公开的实施例还可以被应用到具有不同的结构和/或功能的存储系统100中。
如图1所示，在存储系统100中部署了用于非易失性存储数据的存储设备110。存储设备110可以包括多个存储设备单元112、114、116、118。应当理解，图1中示出的存储设备单元的数量仅仅是示例性的，不旨在限制本申请的范围。存储设备110可以经由控制设备120服务于用户对于数据的访问请求130。当控制设备110接收到来自用户的数据访问请求130时，可以利用控制器122将用户要访问的目标用户数据及其对应的元数据加载至存储器。在图1的示例中，例如可以将目标用户数据加载至用户数据高速缓冲存储器(未示出)中，并将相应的元数据加载至元数据高速缓冲存储器124中。应当理解，仅出于示例性的目的区分用户数据高速缓冲存储器和元数据高速缓冲存储器，而不暗示对本公开的范围的任何限制，在某些实施例中也可以使用同一个高速缓冲存储器加载目标用户数据和元数据。
在图1中，存储系统100还包括另一个控制设备150，其可以与控制设备120并行地服务于来自用户的数据访问请求160。为清楚起见，以下将控制设备120也称为第一控制设备120，将另一个控制设备150也称为第二控制设备150。第一控制设备120和第二控制设备150例如可以是存储处理器。在图1的实施例中，第二控制设备150包括控制器152和元数据高速缓冲存储器154，并且具有与第一控制设备120相似的功能与结构，在此不再赘述。
第一控制设备120与第二控制设备150共享高速存储器140，例如NVMe等高速存储器。高速存储器140可以存储第一控制设备120与第二控制设备150共用的数据，例如元数据等。
图2示意性示出了根据本公开的实施例的存储系统100中的数据访问过程的示意图。如图2所示，当控制设备120接收到数据访问请求130时，首先借助地址映射信息210从该数据访问请求130中解析出期望访问的目标用户数据230的地址信息，并将该地址信息加载至高速缓冲存储器页220中。在此，地址信息例如可以包括目标用户数据230在存储设备110中的起始地址、结束地址、地址长度及其组合等。
图3示出了根据本公开的实施例的地址信息的结构的示意图。如图3所示，存储设备110中的数据的地址可以被存储在树形结构300中。该树形结构300例如可以是多叉树或者其他树形结构。树形结构300可以具有多个层级。例如在图3中，节点310位于树的第一层级，节点320和322位于树的第二层级，节点330和332位于树的第三层级，节点340和342位于树的第四层级。在图3的示例中，每个节点分别具有四个条目，每个条目分别指向下一层级的一个节点。应当理解，仅出于示例性的目的示出了树形结构300，在某些实施例中也可以按照其他结构存储地址。
每个目标用户数据具有一个地址ID，其包括一组地址，该组地址中的每个地址分别描述在树形结构中的每个层级中对应的条目，从而实现从逻辑地址到虚拟地址的映射。
在图3的示例中，位于最下层即第四层级的节点340、342的条目分别指向一个虚拟逻辑块VLB的条目，并且每个虚拟逻辑块的条目又分别指向物理逻辑块PLB中的一段数据。其中，每个虚拟逻辑块中分别记录有相应的数据在物理逻辑块中的起始地址和长度等，由此实现从虚拟地址到物理地址的映射。
当用户对用户数据高速缓冲存储器中的目标用户数据进行诸如修改的操作时，通常引起与该目标用户数据相对应的诸如地址信息的元数据发生变化。变化的元数据在被保存至存储设备110之前，被复制到第一控制设备120与第二控制设备150共享的高速存储器140。
传统上，当目标用户数据的元数据尤其是地址信息发生变化时，要将变化的元数据所在的高速缓冲存储器页中的全部内容复制到高速存储器140中，进而导致高速存储器140被频繁地写入数据。这使得高速存储器过快地老化而降低使用寿命，增加了存储系统的使用成本。
为了至少部分地解决上述问题和潜在的其他问题，本公开的实施例提供了一种用于在控制设备处管理元数据的方案。
图4示出了根据本公开的实施例的用于在控制设备处管理元数据的方法400的流程图。该方法400可以在图1中的第一控制设备120和第二控制设备150中实现，当然这仅仅是示例性的。
在410，从与用户数据相对应的高速缓冲存储器页中确定用于存储用户数据的原始元数据的第一区域。原始元数据包括存储系统中的被用于存储该用户数据的地址信息。在一些实施例中，原始元数据可以是高速缓冲存储器页中用于存储尚未被修改的用户数据的元数据。地址信息例如可以是起始地址、结束地址、地址长度及其组合等。
在一些实施例中，可以基于高速缓冲存储器页的描述信息，来确定高速缓冲存储器页中用于存储原始元数据的第一区域。以下将结合图5A和图5B的具体实施例对此进行详细描述。
在420，判断用户数据是否被修改。如果是，则在430，确定经修改的用户数据的更新元数据，以更新所述第一区域中的原始元数据。在此，更新元数据指的是由于用户数据的改变而造成的高速缓冲存储器页中用于存储经改变的用户数据的元数据。
在一些实施例中，可以基于地址映射管理信息，确定经修改的用户数据被存储在存储系统中的地址信息。然后，可以基于确定的地址信息来生成更新元数据。以下将结合图5A和图5B的具体实施例对此进行详细描述。
继续参考图1，在440，将更新元数据复制到控制设备与另一控制设备共享的高速存储器中，以使得多个控制设备可以共享高速存储器中的元数据的变化。
通过方法400中的方案，仅将高速缓冲存储器页中被修改的元数据部分复制到高速存储器中。因此，该方案能够降低高速存储器中单位存储空间的使用频度，从而延长高速存储器的使用寿命并降低成本。
附加地，在一些实施例中，当在高速缓冲存储器页的第二区域上的元数据被更新时，将第一区域和第二区域合并成第三区域，并且将被存储在第三区域中的元数据复制到共享的高速存储器中。以下将结合图6和图7对此进一步详细描述。
附加地，在一些实施例中，在接收到针对用户数据的访问请求时，基于要访问的用户数据的地址信息，将访问请求重定向到控制设备和另一控制设备中的一者。以下将结合图8对此进一步详细描述。
图5A和图5B示出了根据本公开的实施例的元数据变化的示意图。以下结合图5A和图5B描述元数据随着目标用户数据被修改的过程。
在图5A中，第一物理逻辑块PLB1中示意性地存储有A、B、C、D四段数据。每段数据分别对应第一虚拟逻辑块VLB1中的一个条目。在图5A的示例中，假设数据A是要被修改的目标用户数据。其中，第一虚拟逻辑块VLB1中的第一条目(图中阴影部分)指向该数据A，并且节点340中的第一条目(图中阴影部分)指向VLB1中的第一条目。在该示例中，目标用户数据的原始元数据包括节点340以及VLB1，并且原始元数据的第一区域包括节点340的第一条目和VLB1的第一条目。在用户访问该目标用户数据A时，与数据A相关的元数据被加载至高速缓冲存储器页中。
在图5B中，修改后的目标用户数据A’将被存储至第二物理逻辑块PLB2中，其现在对应第二虚拟逻辑块VLB2的第一条目。因此，需要将节点340中的第一条目中的元数据修改为指向第二虚拟逻辑块VLB2的第一条目。
在本发明的实施例中，为了修改高速缓冲存储器页中的元数据，可以使用以下的四个应用程序接口执行相应的基础操作：
MMDC_SET(element,val)：对元素element赋值val；
MMDC_ADD(element,val)：对元素element增加值val；
MMDC_MEM_COPY(dst_ptr,src_ptr,len)：将长度len的数据从高速缓冲存储器页中的src区域拷贝到dst区域；
MMDC_MEM_SET(ptr,val,len)：对高速缓冲存储器页中的长度len的区域ptr赋值val。
在针对高速缓冲存储器页中的元数据进行以上四种基本操作以更新元数据的同时，例如可以记录元数据中被修改的起始位置及长度，从而确定元数据中被修改的区域。
在一些实施例中，在进行以上四种基本操作时，修改对高速缓冲存储器页的描述信息，并且基于该描述信息确定高速缓冲存储器页中用于存储被修改的用户数据的元数据的区域。
其中，对高速缓冲存储器页的描述信息的修改可以通过多种方式来实现。在一些实施例中，可以采用代码来进行上述修改：
应当理解，上述代码仅仅示出了一种示例性的实现方式。本领域人员应当理解，对高速缓冲存储器页的描述信息的修改也可以利用其他软件形式、硬件形式或者软件与硬件的结合形式来实现。
图6示出了根据本公开的实施例的合并被更新的元数据区域的流程图。当高速缓冲存储器页中元数据由于多个目标用户数据被修改而同时发生变化时，为了将元数据的变化部分一次性地复制到高速存储器中，根据本发明的实施例进行以下操作。
在610，判断存储在高速缓冲存储器页上的数据是否存在多个被修改的区域。这例如也可以借助于上面提到的高速缓冲存储器页的描述信息来确定。在620，将高速缓冲存储器页中被修改的第一区域和第二区域合并成一个总的第三区域。以下结合图7更加详细地描述该合并过程。
图7示出了根据本公开的实施例的元数据区域合并的示例的示意图。如图7所示，在高速缓冲存储器页710中存在两个被修改的区域，即，第一区域720和第二区域730。应当理解，被修改的区域的数目仅是示例性的，本公开的范围也包括更多数目的修改区域。
在本发明的一个实施例中，将第一区域720和第二区域730合并成第三区域740包括：确定第一区域720在高速缓冲存储器页中的第一起始位置和第一长度；确定第二区域730在高速缓冲存储器页中的第二起始位置和第二长度；基于第一起始位置和第二起始位置，确定第三区域740的起始位置；以及基于第一起始位置、第一长度、第二起始位置和第二长度，确定第三区域740的长度。
在某些实施例中，也可以借助于第一区域和第二区域的起始位置和结束位置、或者结束位置和长度等来确定第三区域的范围。
继续参考图6，在630，将被存储在合并后的第三区域中的元数据复制到高速存储器中。
在某些实施例中，存储系统100可以包括多个控制设备，例如第一控制设备120和第二控制设备150，以便服务于用户的数据访问请求。第一控制设备120和第二控制设备150可以共享一个高速存储器。当存储系统100中的第一控制设备120例如将更新后的元数据复制到高速存储器时，为了确保第二控制设备150能够获取更新后的数据，第一控制设备120向第二控制设备150发送更新指示消息，以指示第二控制设备使用已被存储在共享的高速存储器中的更新后的元数据，即，第二控制设备150从共享的高速存储器140中获取高速缓冲存储器页中被修改的区域中的元数据。
在一些实施例中，第二控制设备150需要从存储设备110中获取与被修改的用户数据相对应的高速缓冲存储器页中的原始元数据。然后基于该原始元数据以及从高速存储器140获取的被修改的元数据，得到整个高速缓冲存储器页中的更新元数据。由于存储设备110的读取速度一般会低于高速存储器140的读取速度，上述过程可能会导致存储系统100的性能降低。
为避免频繁发生上述过程，在根据本公开的一些实施例中，基于数据访问请求要访问的目标用户数据的地址信息，将访问请求重定向到第一控制设备120和第二控制设备150中的一者。以下通过图8的实施例更加详细地描述该重定向过程。
图8示出了根据本公开的实施例的将访问请求重定向到特定控制设备的示意图。如图8所示，第一控制设备120接收到两个数据访问请求810和820，并且第二控制设备150接收到两个数据访问请求830和840。在IO重定向器850中，基于数据访问请求810、820、830、840期望访问的目标用户数据的地址信息，对这些数据访问请求进行重定向。例如，当两个数据访问请求810和830访问相同的目标用户数据，或者指向要访问目标用户数据的地址信息位于树形结构的同一子节点上时，则将这两个数据访问请求810和830重定向到同一个控制设备上。
以此方式，可以减少第一控制设备120和第二控制设备150对于被存储在共享的高速存储器中的经修改的用户数据的更新元数据的使用频率，提高整个存储系统100的性能。
图9示出了可以用来实施本公开内容的实施例的示例设备900的示意性框图。例如，如图1、图2和图4所示的控制器140可以由设备900实施。如图所示，设备900包括中央处理单元(CPU)910，其可以根据存储在只读存储器(ROM)920中的计算机程序指令或者从存储单元980加载到随机访问存储器(RAM)930中的计算机程序指令，来执行各种适当的动作和处理。在RAM 930中，还可存储设备600操作所需的各种程序和数据。CPU 910、ROM 920以及RAM 930通过总线940彼此相连。输入/输出(I/O)接口950也连接至总线940。
设备900中的多个部件连接至I/O接口950，包括：输入单元960，例如键盘、鼠标等；输出单元970，例如各种类型的显示器、扬声器等；存储单元980，例如磁盘、光盘等；以及通信单元990，例如网卡、调制解调器、无线通信收发机等。通信单元990允许设备900通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
上文所描述的各个过程和处理，例如方法400和/或600，可由处理单元910执行。例如，在一些实施例中，方法400和/或600可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元980。在一些实施例中，计算机程序的部分或者全部可以经由ROM920和/或通信单元990而被载入和/或安装到设备900上。当计算机程序被加载到RAM930并由CPU 910执行时，可以执行上文描述的方法400和/或600的一个或多个动作。
本公开可以是方法、装置、系统和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于执行本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是——但不限于——电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理单元，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理单元执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (13)

1.一种用于在控制设备处管理元数据的方法，包括：
从与用户数据相对应的高速缓冲存储器页中确定用于存储所述用户数据的原始元数据的第一区域，所述原始元数据包括存储系统中的被用于存储所述用户数据的地址信息；
响应于所述用户数据被修改，确定经修改的所述用户数据的更新元数据，以更新所述第一区域中的所述原始元数据；
将所述更新元数据复制到所述控制设备与另一控制设备共享的高速存储器中；
响应于存储在所述高速缓冲存储器页的第二区域上的元数据被更新，将所述第一区域和所述第二区域合并成第三区域；以及
将被存储在所述第三区域中的元数据复制到所述共享的高速存储器中。
2.根据权利要求1所述的方法，其中将所述第一区域和所述第二区域合并成第三区域包括：
确定所述第一区域在所述高速缓冲存储器页中的第一起始位置和第一长度；
确定所述第二区域在所述高速缓冲存储器页中的第二起始位置和第二长度；
基于所述第一起始位置和所述第二起始位置，确定所述第三区域的起始位置；以及
基于所述第一起始位置、所述第一长度、所述第二起始位置和所述第二长度，确定所述第三区域的长度。
3.根据权利要求1所述的方法，其中确定所述第一区域包括：
基于所述高速缓冲存储器页的描述信息，确定所述高速缓冲存储器页中用于存储所述原始元数据的第一区域。
4.根据权利要求1所述的方法，其中确定经修改的所述用户数据的更新元数据包括：
基于地址映射管理信息，确定经修改的所述用户数据被存储在所述存储系统中的地址信息；以及
基于确定的所述地址信息来生成所述更新元数据。
5.根据权利要求1所述的方法，还包括：
向所述另一控制设备发送更新指示消息，以指示所述另一控制设备使用已被存储在所述共享的高速存储器中的所述更新元数据。
6.根据权利要求1所述的方法，还包括：
响应于接收到针对所述用户数据的访问请求，基于要访问的所述用户数据的地址信息，将所述访问请求重定向到所述控制设备和所述另一控制设备中的一者。
7.一种用于在控制设备处管理元数据的设备，包括：
至少一个处理单元；
至少一个存储器，所述至少一个存储器被耦合到所述至少一个处理单元并且存储用于由所述至少一个处理单元执行的指令，所述指令当由所述至少一个处理单元执行时，使得所述设备执行动作，所述动作包括：
从与用户数据相对应的高速缓冲存储器页中确定用于存储所述用户数据的原始元数据的第一区域，所述原始元数据包括存储系统中的被用于存储所述用户数据的地址信息；
响应于所述用户数据被修改，确定经修改的所述用户数据的更新元数据，以更新所述第一区域中的所述原始元数据；
将所述更新元数据复制到所述控制设备与另一控制设备共享的高速存储器中；
响应于存储在所述高速缓冲存储器页的第二区域上的元数据被更新，将所述第一区域和所述第二区域合并成第三区域；以及
将被存储在所述第三区域中的元数据复制到所述共享的高速存储器中。
8.根据权利要求7所述的设备，其中将所述第一区域和所述第二区域合并成第三区域包括：
确定所述第一区域在所述高速缓冲存储器页中的第一起始位置和第一长度；
确定所述第二区域在所述高速缓冲存储器页中的第二起始位置和第二长度；
基于所述第一起始位置和所述第二起始位置，确定所述第三区域的起始位置；以及
基于所述第一起始位置、所述第一长度、所述第二起始位置和所述第二长度，确定所述第三区域的长度。
9.根据权利要求7所述的设备，其中确定所述第一区域包括：
基于所述高速缓冲存储器页的描述信息，确定所述高速缓冲存储器页中用于存储所述原始元数据的第一区域。
10.根据权利要求7所述的设备，其中确定经修改的所述用户数据的更新元数据包括：
基于地址映射管理信息，确定经修改的所述用户数据被存储在所述存储系统中的地址信息；以及
基于确定的所述地址信息来生成所述更新元数据。
11.根据权利要求7所述的设备，所述动作还包括：
向所述另一控制设备发送更新指示消息，以指示所述另一控制设备使用已被存储在所述共享的高速存储器中的所述更新元数据。
12.根据权利要求7所述的设备，所述动作还包括：
响应于接收到针对所述用户数据的访问请求，基于要访问的所述用户数据的地址信息，将所述访问请求重定向到所述控制设备和所述另一控制设备中的一者。
13.一种非瞬态计算机存储介质，存储有计算机程序，所述计算机程序包括机器可执行指令，所述机器可执行指令在由设备执行时使所述设备执行根据权利要求1至6中的任一项所述的方法。
CN201810848195.3A 2018-07-27 2018-07-27 在控制设备处管理元数据的方法和设备 Active CN110765036B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810848195.3A CN110765036B (zh) 2018-07-27 2018-07-27 在控制设备处管理元数据的方法和设备
US16/512,644 US10936489B2 (en) 2018-07-27 2019-07-16 Method, device and computer program product for managing metadata at a control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810848195.3A CN110765036B (zh) 2018-07-27 2018-07-27 在控制设备处管理元数据的方法和设备

Publications (2)

Publication Number Publication Date
CN110765036A CN110765036A (zh) 2020-02-07
CN110765036B true CN110765036B (zh) 2023-11-10

Family

ID=69178394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810848195.3A Active CN110765036B (zh) 2018-07-27 2018-07-27 在控制设备处管理元数据的方法和设备

Country Status (2)

Country Link
US (1) US10936489B2 (zh)
CN (1) CN110765036B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10699748B2 (en) 2018-04-25 2020-06-30 Gfycat, Inc. Prerecorded video experience container
US11099768B2 (en) 2020-01-21 2021-08-24 EMC IP Holding Company LLC Transitioning from an original device to a new device within a data storage array
CN111614739B (zh) * 2020-05-08 2023-06-23 中国信息通信研究院 网络测量数据存储方法、装置和系统
CN111858679A (zh) * 2020-07-29 2020-10-30 武汉修齐科技有限公司 一种数据缓存方法、缓存系统及查询方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101206595A (zh) * 2006-12-19 2008-06-25 英业达股份有限公司 以快照指针进行磁盘快照的方法
CN103154910A (zh) * 2010-10-25 2013-06-12 马维尔国际贸易有限公司 群集高速缓冲存储器相干性协议

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8868856B2 (en) * 2010-07-01 2014-10-21 Infinidat Ltd. Storage system with reduced energy consumption
KR20130019891A (ko) * 2011-08-18 2013-02-27 삼성전자주식회사 메타 라이팅 빈도를 줄이기 위한 메타 데이터 라이팅 방법
US9135123B1 (en) 2011-12-28 2015-09-15 Emc Corporation Managing global data caches for file system
US9069682B1 (en) * 2012-06-29 2015-06-30 Emc Corporation Accelerating file system recovery by storing file system metadata on fast persistent storage during file system recovery
US9116819B2 (en) * 2012-10-17 2015-08-25 Datadirect Networks, Inc. Reducing metadata in a write-anywhere storage system
US9229654B2 (en) * 2013-08-29 2016-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Input/output request shipping in a storage system with multiple storage controllers
US10296255B1 (en) 2015-12-16 2019-05-21 EMC IP Holding Company LLC Data migration techniques
US10261944B1 (en) 2016-03-29 2019-04-16 EMC IP Holding Company LLC Managing file deletions in storage systems
US9836243B1 (en) 2016-03-31 2017-12-05 EMC IP Holding Company LLC Cache management techniques
US20170329711A1 (en) * 2016-05-13 2017-11-16 Intel Corporation Interleaved cache controllers with shared metadata and related devices and systems
US10809932B1 (en) 2016-09-30 2020-10-20 EMC IP Holding Company LLC Managing data relocations in storage systems
US11029862B2 (en) * 2017-04-25 2021-06-08 Netapp, Inc. Systems and methods for reducing write tax, memory usage, and trapped capacity in metadata storage
US10235066B1 (en) 2017-04-27 2019-03-19 EMC IP Holding Company LLC Journal destage relay for online system checkpoint creation
US10705918B1 (en) 2017-07-21 2020-07-07 EMC IP Holding Company LLC Online metadata backup consistency check
US10209909B1 (en) 2017-07-28 2019-02-19 EMC IP Holding Company LLC Storage element cloning in presence of data storage pre-mapper
US10210067B1 (en) 2017-07-28 2019-02-19 EMC IP Holding Company LLC Space accounting in presence of data storage pre-mapper
US10289345B1 (en) 2017-07-28 2019-05-14 EMC IP Holding Company LLC Contention and metadata write amplification reduction in log structured data storage mapping
US10416901B1 (en) 2017-07-28 2019-09-17 EMC IP Holding Company LLC Storage element cloning in presence of data storage pre-mapper with multiple simultaneous instances of volume address using virtual copies
CN109725842B (zh) 2017-10-30 2022-10-11 伊姆西Ip控股有限责任公司 加速随机写入布局以用于混合存储系统内的桶分配的系统和方法
US10402096B2 (en) 2018-01-31 2019-09-03 EMC IP Holding Company LLC Unaligned IO cache for inline compression optimization

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101206595A (zh) * 2006-12-19 2008-06-25 英业达股份有限公司 以快照指针进行磁盘快照的方法
CN103154910A (zh) * 2010-10-25 2013-06-12 马维尔国际贸易有限公司 群集高速缓冲存储器相干性协议

Also Published As

Publication number Publication date
US20200034291A1 (en) 2020-01-30
US10936489B2 (en) 2021-03-02
CN110765036A (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
CN107870728B (zh) 用于移动数据的方法和设备
CN110765036B (zh) 在控制设备处管理元数据的方法和设备
US10831654B2 (en) Cache management using multiple cache history lists
US11126353B2 (en) Method and apparatus for data copy
CN110737399B (zh) 用于管理存储系统的方法、设备和计算机程序产品
US10817428B2 (en) Method and electronic device for accessing data
CN110109915B (zh) 用于管理哈希表的方法、设备和计算机程序产品
CN111949605A (zh) 用于实现文件系统的方法、设备和计算机程序产品
CN111506604B (zh) 访问数据的方法、装置和计算机程序产品
US11755556B2 (en) Method, device, and computer program product for managing storage system
CN111124270B (zh) 缓存管理的方法、设备和计算机程序产品
US11048422B2 (en) Method, device, and computer readable storage medium for allocating access rights to data among storage processors
US11593268B2 (en) Method, electronic device and computer program product for managing cache
US11586388B2 (en) Method, device, and computer program product for managing storage system
US20200233799A1 (en) Method, apparatus, and computer program product for managing storage system
US11287993B2 (en) Method, device, and computer program product for storage management
US20200349186A1 (en) Method, apparatus and computer program product for managing metadata of storage object
CN110413215B (zh) 用于获取访问权限的方法、设备和计算机程序产品
CN111143232A (zh) 用于存储元数据的方法、设备和计算机程序产品
US20240028519A1 (en) Data processing method, electronic device and computer program product
KR101345802B1 (ko) 룰 데이터 처리 시스템 및 그 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant