CN113391859A - 一种提升Pattern文件加载性能的加载方法、加载系统及测试机 - Google Patents
一种提升Pattern文件加载性能的加载方法、加载系统及测试机 Download PDFInfo
- Publication number
- CN113391859A CN113391859A CN202110943200.0A CN202110943200A CN113391859A CN 113391859 A CN113391859 A CN 113391859A CN 202110943200 A CN202110943200 A CN 202110943200A CN 113391859 A CN113391859 A CN 113391859A
- Authority
- CN
- China
- Prior art keywords
- ddr
- pattern file
- data
- pattern
- file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44521—Dynamic linking or loading; Link editing at or after load time, e.g. Java class loading
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4406—Loading of operating system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/542—Event management; Broadcasting; Multicasting; Notifications
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Computer Security & Cryptography (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
本发明提出了一种提升Pattern文件加载性能的加载方法、加载系统及测试机。加载方法包括：读取Pattern文件；获取Pattern文件的DDR基地址；判断Pattern文件转换出的DDR数据能否进行广播：若能进行广播，则配置DDR基地址，并根据预设转换规则将Pattern文件转换为DDR数据，基于DDR基地址将DDR数据广播并配置到多个板卡的DDR空间中。若不能广播，则逐一选取DDR基地址，并将Pattern文件配置到各板卡的DDR空间中。本发明基于Pattern基地址映射进行内存空间管理，能够有效提升Pattern文件的转换效率。通过广播的方法进行内存下载，能够减少访问链路次数，提升文件配置的效率，进而提升Pattern文件的加载性能。
Description
技术领域
本发明涉及晶圆测试领域，特别涉及一种提升Pattern文件加载性能的加载方法、加载系统及测试机。
背景技术
ATE（Automatic Test Equipment）是自动测试设备，它是一种由高性能计算机控制的测试仪器的集合体，是由测试仪和计算机组合而成的测试系统，计算机通过运行测试程序的指令来控制测试硬件。半导体芯片测试机用于检测集成电路的功能和性能的完整性，是集成电路生产制造流程中确保集成电路品质的重要设备。
测试向量也被称为测试图形（Pattern），是一种按照某种模式排列的向量序列。在ATE测试机中，测试向量是重要的命令格式，Pattern文件的加载性能是测试机一项重要指标。
Pattern的每一行被称为一个行向量（Vector），有多个行向量组成一个测试向量。Pattern存储容量指的是可以存储多少个行向量。Pattern的本质就是常见的真值表（TruthTable），其包含的主要内容是输入电平与期望输出电平的符号组合，也包含了用于实现某些复杂功能的微指令（MicroInstruction）。Pattern中详细描述了不同的输入组合会产生不同预期的输出，通过解读真值表可得到相应的测试数据。
在芯片测试过程中会产生大量的测试项，Pattern文件数量众多。而不同板卡的测试项可能不同，倒是使用板卡资源个数不同，板卡之间的Pattern文件大小也可能不同。然而，在加载多个Pattern文件至板卡上DDR空间时，可使用的CPU内存远小于所有板卡的DDR内存大小，因此，如何高效进行Pattern文件加载是急需解决的问题。
现有技术中，有利用块的方式对Pattern文件进行映射，以此进行文件加载。但该方法存在对Pattern文件映射次数可能变多以及映射数据冗杂等问题。关于映射次数变多，例如Pat3原本只需映射1次，采用该方法却需要映射2 次。而两块DDR映射次数的不同，会影响板卡之间的并行处理性能。关于映射数据冗杂，采用该方法进行文件加载，会映射部分无效数据，例如Pat3只需要数据A，Pat2需要数据B，采用该方法可能会将数据A和数据B一起映射到Pat3中，对Pat3的运行造成影响。
因此，急需一种高性能的Pattern文件加载方法来解决上述问题。
发明内容
有鉴于此，本发明提出了一种提升Pattern文件加载性能的加载方法、加载系统及测试机，具体方案如下：
一种提升Pattern文件加载性能的加载方法，包括如下：
读取Pattern文件，所述Pattern文件待配置到多个板卡；
获取所述Pattern文件的多个DDR基地址，每个所述DDR基地址对应一个所述板卡；
判断所述Pattern文件转换出的DDR数据能否进行广播：
若能进行广播，则配置所述DDR基地址，并根据预设转换规则将所述Pattern文件转换为DDR数据，基于所述DDR基地址将所述DDR数据广播并配置到多个所述板卡的DDR空间中，所述DDR数据为所述Pattern文件配置到各个所述板卡的数据内容。
在一个具体实施例中，若不能进行广播，则逐一选取所述DDR基地址，基于当前基地址对应的板卡，根据预设转换规则将所述Pattern文件转换为DDR数据，并配置到当前板卡的DDR空间中，重复操作直至配置完所有的所述板卡。
在一个具体实施例中，“判断所述Pattern文件转换出的DDR数据能否进行广播”具体包括：
判断所述Pattern文件中配置到多个所述板卡上的数据内容是否相同：
若是，则所述Pattern文件转换出的DDR数据能进行广播；
若否，则所述Pattern文件转换出的DDR数据不能进行广播。
在一个具体实施例中，根据预设转换规则将Pattern文件转换成DDR数据；
所述Pattern文件的数据格式为Ascii值格式，所述DDR数据的数据格式为Bin值格式。
在一个具体实施例中，“配置所述DDR基地址，并根据预设转换规则将所述Pattern文件转换为DDR数据，基于所述DDR基地址将所述DDR数据广播并配置到多个所述板卡的DDR空间中”具体包括：
配置多个所述DDR基地址；
任意选取一个所述基地址，基于该基地址对应的板卡，根据预设转换规则将所述Pattern文件转换为DDR数据，并配置到该板卡的DDR空间中；
基于其它DDR基地址对应的板卡，将所述DDR数据广播并配置到其它板卡的DDR空间中。
在一个具体实施例中，“获取所述Pattern文件的DDR基地址”具体包括：
根据所述Pattern文件的文件大小，查找多个所述板卡上与所述Pattern文件匹配的DDR存储空间及DDR存储地址；
根据所述DDR存储空间和所述DDR存储地址获取所述DDR基地址。
一种提升Pattern文件加载性能的加载系统，所述系统包括如下，
读取单元：用于读取待配置到多个板卡的Pattern文件；
地址获取单元：用于获取所述Pattern文件的DDR基地址，每个所述DDR基地址对应一个所述板卡；
判断单元：用于判断所述Pattern文件转换出的DDR数据能否进行广播：
广播配置单元：用于在能进行广播的情况下，配置所述DDR基地址，并根据预设转换规则将所述Pattern文件转换为DDR数据，基于所述DDR基地址将所述DDR数据广播并配置到多个所述板卡的DDR空间中，所述DDR数据为所述Pattern文件配置到各个所述板卡的数据内容。
在一个具体实施例中，所述系统还包括，
迭代配置单元：用于在不能进行广播的情况下，逐一选取所述DDR基地址，基于该基地址对应的板卡，根据预设转换规则将所述Pattern文件转换为DDR数据，并配置到当前板卡的DDR空间中，重复操作直至配置完所有的所述板卡。
在一个具体实施例中，所述地址获取单元具体包括：
根据所述Pattern文件的文件大小，查找多个所述板卡上与所述Pattern文件匹配的DDR存储空间及DDR存储地址；
根据所述DDR存储空间和所述DDR存储地址获取所述DDR基地址。
一种测试机，所述测试机采用上述任一项所述的加载方法，进行Pattern文件加载。
有益效果：
本发明提出了一种提升Pattern文件加载性能的加载方法、加载系统及测试机。基于Pattern基地址映射进行内存空间管理，能够有效提升Pattern文件的转换效率。不同板卡对同一Pattern文件的映射次数相同，不会对板卡之间的并行运行处理造成影响。通过广播的方法进行内存下载，能够减少访问链路次数，提升文件配置的效率，进而提升Pattern文件的加载性能。将加载方法应用到测试机上，显著提升测试机对Pattern文件的加载性能，进而提升测试效率。
附图说明
图1为本发明实施例的加载方法流程图；
图2为本发明实施例的Pattern文件转换原理示意图；
图3为本发明实施例的基地址映射示意图；
图4为本发明实施例的完整加载方法流程图；
图5为本发明实施例的加载系统模块示意图。
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
附图标记：1-读取单元；2-地址获取单元；3-判断单元；4-广播配置单元；5-迭代配置单元。
具体实施方式
在下文中，将更全面地描述本发明公开的各种实施例。本发明公开可具有各种实施例，并且可在其中做出调整和改变。然而，应理解：不存在将本发明公开的各种实施例限于在此公开的特定实施例的意图，而是应将本发明公开理解为涵盖落入本发明公开的各种实施例的精神和范围内的所有调整、等同物和/或可选方案。
在本发明公开的各种实施例中使用的术语仅用于描述特定实施例的目的并且并非意在限制本发明公开的各种实施例。如在此所使用，单数形式意在也包括复数形式，除非上下文清楚地另有指示。除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明公开的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本发明公开的各种实施例中被清楚地限定。
实施例1
本发明实施例1公开了一种提升Pattern文件加载性能的加载方法，流程框图说明书附图1所示，具体方案如下：
一种提升Pattern文件加载性能的加载方法，包括如下：
101、读取待配置到多个板卡的Pattern文件；
102、获取Pattern文件的DDR基地址；
103、判断Pattern文件转换出的DDR数据能否进行广播；
104a、若能进行广播，则配置DDR基地址，并根据预设转换规则将Pattern文件转换为DDR数据，基于DDR基地址将DDR数据广播并配置到多个板卡的DDR空间中。
104b、若不能进行广播，则逐一选取DDR基地址，基于当前DDR基地址对应的板卡，根据预设转换规则将Pattern文件转换为DDR数据，并配置到当前板卡的DDR空间中，重复操作直至配置完所有的板卡。
由于处理器内存远小于设备内存，且设备内存中往往需要对多个Pattern文件进行管理，因此需要通过合理的CPU内存管理，提高设备的DDR内存管理。本实施例针对这一问题，使用Cache机制进行映射，映射方法相较于现有技术中的映射方法，文件加载速度更快、不存在无效数据且映射次数相同。本实施例根据Pattern文件大小，从而映射Cache与DDR模型，实现文件加载。
Pattern文件的加载原理如说明书附图2所示。以8个通道为例，需要发送P0-P7给板卡Board0，发送P8-P15给板卡Board1。Pattern文件通过预设的转换算法，转换成DDR基地址和DDR数据，根据DDR基地址查找对应的板卡下载地址，并配置相应的DDR数据。
具体地，101、读取待配置到多个板卡的Pattern文件。每个Pattern文件会关联许多板卡，每块板卡的DDR下载的Pattern文件，DDR基地址不同，DDR数据可能不同。每次读取一个Pattern文件，该Pattern文件需配置到多个板卡。
具体地，102、获取多个板卡的DDR基地址。根据Pattern文件的文件大小，查找多个板卡上与Pattern文件的文件大小匹配的DDR存储空间及DDR存储地址；根据DDR存储空间和DDR存储地址获取多个板卡的DDR基地址。获取多个板卡的DDR基地址能够提升加载的准确性，避免无用数据加载到板卡上。每个DDR基地址都存储有对应的板卡地址，Pattern文件需配置到各个板卡相应的数据内容，该数据内容为DDR数据。因此，DDR数据和DDR基地址之间存在对应关系。
不同的Pattern文件，文件大小可能不同。对文件大小较大的Pattern文件的，需要多次映射才能实现完整的文件加载。在读取完Pattern文件之后，得知该Pattern文件的文件大小。需要获取相应板卡中的能够匹配该Pattern文件的存储空间和存储地址，以使该板卡能够有足够的空间和时间来运行该Pattern文件的指令。通过获取基地址，能够有效将数据配置到相应的板卡上，不会映射无效数据，解决了现有技术中映射数据冗杂的技术问题。
具体地，103、判断Pattern文件转换出的DDR数据能否进行广播；
若能进行广播，则配置DDR基地址，并根据预设转换规则将Pattern文件转换为DDR数据，基于DDR基地址将DDR数据广播并配置到多个板卡的DDR空间中。
若不能进行广播，则根据DDR基地址逐一选取板卡，根据预设转换规则将Pattern文件转换为DDR数据，并配置到当前板卡的DDR空间中，重复直至配置完所有的板卡。
本实施例通过判断Pattern文件中配置到各个板卡上的数据内容是否相同进而判断Pattern文件能否进行广播。Pattern文件中的数据为Ascii值格式，根据预设的转换规则，Pattern文件中的Pattern数据转换为Bin值格式的DDR数据。若Pattern文件中配置到各个板卡上的数据内容相同，则转换成的Bin值格式的DDR数据也相同，相同则可以进行广播，不同则不能进行广播。
例如，每块板卡都是8通道，其中的无用通道数据补0。当前使用两块卡：Board0(P0-P7)和 Board1(P8-P15)。Pattern文件中每行的数据都相同：0000-0000;0100-0100;0020-0020。针对Board0和Board1，只需将Pattern文件中Board0的Ascii值格式转换为Bin值格式：
Ascii(0000,0100,0020)转换Bin(00000000,01000000,00200000)
基地址映射的示意图如说明书附图3所示。通过Pattern基地址映射进行内存空间管理，从而提升转换效率，进而提升向量加载性能。不同的板卡对同一Pattern文件映射次数相同，由于同一Pattern文件的文件大小相同，不同板卡的DDR都只需要映射同一次数，避免了映射次数不同对板卡并行运行的影响，解决了现有的Pattern文件加载方法映射次数存在差异的问题。此外，采用本实施例提出的基地址映射对Pattern文件进行映射时，还可使用DDR的批量读取方法，进行并行Cache更新。
Pattern文件中配置到各个板卡上的数据内容相同，则转换成的Bin值格式的DDR数据也相同，此时可通过广播的方式进行文件加载。通过广播的方法进行内存下载，减少链路的访问次数，能够显著提升文件转换的速度和数据配置的速度，进而提升Pattern文件的加载性能，具体流程包括：
配置DDR基地址，包括该Pattern文件需要配置到的所有板卡的DDR基地址；
任意选取一个DDR基地址，基于该DDR基地址对应的板卡，根据预设转换规则将Pattern文件转换为DDR数据，并配置到该板卡的DDR空间中；
基于其它DDR基地址对应的其它板卡，将DDR数据广播并配置到其它板卡的DDR空间中。
Pattern文件中的数据内容不同，则转换成的Bin值格式的DDR数据也不同，此时不能通过广播的方式进行文件加载。采用非广播方式进行文件加载的具体流程包括：
配置DDR基地址，包括该Pattern文件需要配置到的所有板卡的DDR基地址；
逐一选取DDR基地址，基于当前DDR基地址对应的板卡，根据预设转换规则将Pattern文件转换为DDR数据，并将DDR数据配置到当前板卡的DDR空间中；
重复操作进行文件转换和数据配置，直至配置完所有的板卡。判断当前的板卡是否为最后一块板卡，若是，则停止配置结束加载。
完整的Pattern文件的加载流程如说明书附图4所示。
本实施例提供了一种提升Pattern文件加载性能的加载方法，基于Pattern基地址映射进行内存空间管理，能够有效提升Pattern文件的加载性能。不同板卡对同一Pattern文件的映射次数相同，不会对板卡之间的并行运行处理造成影响。通过广播的方法进行内存下载，能够减少访问链路次数，提升文件配置的效率，进而提升Pattern文件的加载性能。
实施例2
本发明实施例2公开了一种提升Pattern文件加载性能的加载系统，实施例1的一种提升Pattern文件加载性能的加载方法系统化，系统的具体结构如说明书附图5所示，具体方案如下：
一种提升Pattern文件加载性能的加载系统，系统包括读取单元1、地址获取单元2、判断单元3、广播配置单元4和迭代配置单元5。广播配置单元4对应的是Pattern文件能够进行广播的情况，当Pattern文件不能进行广播时，则采用迭代配置单元5。各组成单元的具体内容如下，
读取单元1：用于读取待配置到多个板卡的Pattern文件。每个Pattern文件会关联许多板卡，每块板卡的DDR下载的同一Pattern文件，DDR基地址不同，DDR数据可能不同。每次读取一个Pattern文件，该Pattern文件需配置到多个板卡。
地址获取单元2：用于获取多个板卡的DDR基地址；根据Pattern文件的文件大小，查找多个板卡上与Pattern文件匹配的DDR存储空间及DDR存储地址；根据DDR存储空间和DDR存储地址获取多个板卡的DDR基地址。
判断单元3：用于判断Pattern文件转换出的DDR数据能否进行广播。本实施例通过判断Pattern文件中配置到多个板卡的数据内容是否相同进而判断Pattern文件能否进行广播。Pattern文件中的数据为Ascii码格式，根据预设的转换规则，Pattern文件中的Pattern数据转换为Bin值格式的DDR数据。若Pattern文件中配置到多个板卡的数据内容相同，则转换成的Bin值格式的DDR数据也相同，相同则可以进行广播，不同则不能进行广播。
广播配置单元4：用于在能进行广播的情况下，配置DDR基地址，并根据预设转换规则将Pattern文件转换为DDR数据，基于DDR基地址将DDR数据广播并配置到多个板卡的DDR空间中。
Pattern文件中配置到多个板卡的数据内容相同，则转换成的Bin值格式的DDR数据也相同，此时可通过广播的方式进行文件加载。通过广播的方法进行内存下载，减少链路的访问次数，能够显著提升文件转换的速度和数据配置的速度，进而提升Pattern文件的加载性能，具体流程包括：
配置DDR基地址，包括该Pattern文件需要配置到的所有板卡的DDR基地址；
任意选取一个DDR基地址板卡，基于该DDR基地址对应的板卡，根据预设转换规则将Pattern文件转换为DDR数据，并配置到该板卡的DDR空间中。
基于其它DDR基地址对应的其它板卡，将DDR数据广播并配置到其它板卡的DDR空间中。
迭代配置单元5：用于在不能进行广播的情况下，逐一选取DDR基地址，基于当前DDR地址对应的板卡，根据预设转换规则将Pattern文件转换为DDR数据，并配置到当前板卡的DDR空间中，直至配置完所有的板卡。
当Pattern文件中的数据内容不同，则转换成的Bin值格式的DDR数据也不同，此时不能通过广播的方式进行文件加载。采用非广播方式进行文件加载的具体流程包括：
配置DDR基地址，包括该Pattern文件需要配置到的所有板卡的DDR基地址；
逐一选取DDR基地址，基于当前DDR基地址对应的板卡，根据预设转换规则将Pattern文件转换为DDR数据，并将DDR数据配置到当前板卡的DDR空间中；
重复操作进行文件转换和数据配置，直至配置完所有的板卡。判断当前的板卡是否为最后一块板卡，若是，则停止配置结束加载。
其中，地址获取单元2具体包括：
根据Pattern文件的文件大小，查找多个板卡上与Pattern文件匹配的DDR存储空间及DDR存储地址；
根据DDR存储空间和DDR存储地址获取DDR基地址。
本实施例公开了一种提升Pattern文件加载性能的加载系统，将实施例1的加载方法系统化，使其更具实用性。
实施例3
本实施例提出了一种测试机，测试机采用实施例1所提出的一种提升Pattern文件加载性能的加载方法。该方法包括如下：
101、读取待配置到多个板卡的Pattern文件；
102、获取多个板卡的DDR基地址；
103、判断Pattern文件转换出的DDR数据能否进行广播；
104a、若能进行广播，则配置DDR基地址，并根据预设转换规则将Pattern文件转换为DDR数据，基于DDR基地址将DDR数据广播并配置到多个板卡的DDR空间中。
104b、若不能进行广播，则逐一选取DDR基地址，基于当前DDR基地址对应的板卡，根据预设转换规则将Pattern文件转换为DDR数据，并配置到当前板卡的DDR空间中，直至配置完所有的板卡。
本实施例公开了一种测试机，运用实施例1提出的一种提升Pattern文件加载性能的加载方法进行Pattern文件加载，显著提升测试机对Pattern文件的加载性能，进而提升测试效率。
本发明提出了一种提升Pattern文件加载性能的加载方法、加载系统及测试机。基于Pattern基地址映射进行内存空间管理，能够有效提升Pattern文件的加载性能。不同板卡对同一Pattern文件的映射次数相同，不会对板卡之间的并行运行处理造成影响。通过广播的方法进行内存下载，能够减少访问链路次数，提升文件配置的效率，进而提升Pattern文件的加载性能。将加载方法应用到测试机上，显著提升测试机对Pattern文件的加载性能，进而提升测试效率。
本领域技术人员可以理解附图只是一个优选实施场景的示意图，附图中的模块或流程并不一定是实施本发明所必须的。本领域技术人员可以理解实施场景中的装置中的模块可以按照实施场景描述进行分布于实施场景的装置中，也可以进行相应变化位于不同于本实施场景的一个或多个装置中。上述实施场景的模块可以合并为一个模块，也可以进一步拆分成多个子模块。上述本发明序号仅仅为了描述，不代表实施场景的优劣。以上公开的仅为本发明的几个具体实施场景，但是，本发明并非局限于此，任何本领域的技术人员能思之的变化都应落入本发明的保护范围。
Claims (10)
1.一种提升Pattern文件加载性能的加载方法，其特征在于，包括如下：
读取Pattern文件，所述Pattern文件待配置到多个板卡；
获取所述Pattern文件的多个DDR基地址，每个所述DDR基地址对应一个所述板卡；
判断所述Pattern文件转换出的DDR数据能否进行广播：
若能进行广播，则配置所述DDR基地址，并根据预设转换规则将所述Pattern文件转换为DDR数据，基于所述DDR基地址将所述DDR数据广播并配置到多个所述板卡的DDR空间中，所述DDR数据为所述Pattern文件配置到各个所述板卡的数据内容。
2.根据权利要求1所述的加载方法，其特征在于，若不能进行广播，则逐一选取所述DDR基地址，基于当前基地址对应的板卡，根据预设转换规则将所述Pattern文件转换为DDR数据，并配置到当前板卡的DDR空间中，重复操作直至配置完所有的所述板卡。
3.根据权利要求1所述的加载方法，其特征在于，“判断所述Pattern文件转换出的DDR数据能否进行广播”具体包括：
判断所述Pattern文件中，配置到多个所述板卡上的数据内容是否相同：
若是，则所述Pattern文件转换出的DDR数据能进行广播；
若否，则所述Pattern文件转换出的DDR数据不能进行广播。
4.根据权利要求3所述的加载方法，其特征在于，根据预设转换规则将Pattern文件转换成DDR数据；
所述Pattern文件的数据格式为Ascii值格式，所述DDR数据的数据格式为Bin值格式。
5.根据权利要求1所述的加载方法，其特征在于，“配置所述DDR基地址，并根据预设转换规则将所述Pattern文件转换为DDR数据，基于所述DDR基地址将所述DDR数据广播并配置到多个所述板卡的DDR空间中”具体包括：
配置多个所述DDR基地址；
任意选取一个所述基地址，基于该基地址对应的板卡，根据预设转换规则将所述Pattern文件转换为DDR数据，并配置到该板卡的DDR空间中；
基于其它DDR基地址对应的板卡，将所述DDR数据广播并配置到其它板卡的DDR空间中。
6.根据权利要求1所述的加载方法，其特征在于，“获取所述Pattern文件的DDR基地址”具体包括：
根据所述Pattern文件的文件大小，查找多个所述板卡上与所述Pattern文件匹配的DDR存储空间及DDR存储地址；
根据所述DDR存储空间和所述DDR存储地址获取所述DDR基地址。
7.一种提升Pattern文件加载性能的加载系统，其特征在于，所述系统包括如下，
读取单元：用于读取待配置到多个板卡的Pattern文件；
地址获取单元：用于获取所述Pattern文件的DDR基地址，每个所述DDR基地址对应一个所述板卡；
判断单元：用于判断所述Pattern文件转换出的DDR数据能否进行广播：
广播配置单元：用于在能进行广播的情况下，配置所述DDR基地址，并根据预设转换规则将所述Pattern文件转换为DDR数据，基于所述DDR基地址将所述DDR数据广播并配置到多个所述板卡的DDR空间中，所述DDR数据为所述Pattern文件配置到各个所述板卡的数据内容。
8.根据权利要求7所述的加载系统，其特征在于，所述系统还包括，
迭代配置单元：用于在不能进行广播的情况下，逐一选取所述DDR基地址，基于该基地址对应的板卡，根据预设转换规则将所述Pattern文件转换为DDR数据，并配置到当前板卡的DDR空间中，重复操作直至配置完所有的所述板卡。
9.根据权利要求7所述的加载系统，其特征在于，所述地址获取单元具体包括：
根据所述Pattern文件的文件大小，查找多个所述板卡上与所述Pattern文件匹配的DDR存储空间及DDR存储地址；
根据所述DDR存储空间和所述DDR存储地址获取所述DDR基地址。
10.一种测试机，其特征在于，所述测试机采用权利要求1-6任一项所述的加载方法，进行Pattern文件加载。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110943200.0A CN113391859B (zh) | 2021-08-17 | 2021-08-17 | 一种提升Pattern文件加载性能的加载方法、加载系统及测试机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110943200.0A CN113391859B (zh) | 2021-08-17 | 2021-08-17 | 一种提升Pattern文件加载性能的加载方法、加载系统及测试机 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113391859A true CN113391859A (zh) | 2021-09-14 |
| CN113391859B CN113391859B (zh) | 2021-12-03 |
Family
ID=77622710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110943200.0A Active CN113391859B (zh) | 2021-08-17 | 2021-08-17 | 一种提升Pattern文件加载性能的加载方法、加载系统及测试机 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113391859B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113721927A (zh) * | 2021-11-02 | 2021-11-30 | 杭州加速科技有限公司 | 基于fpga的ate测试向量编译加速方法及ate系统 |
| CN114490501A (zh) * | 2021-12-31 | 2022-05-13 | 杭州加速科技有限公司 | 一种基于FPGA的Pattern文件下发加速方法及系统 |
| CN115630594A (zh) * | 2022-12-19 | 2023-01-20 | 杭州加速科技有限公司 | 一种芯片设计仿真文件到Pattern文件的转换方法及其系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080126899A1 (en) * | 2006-11-29 | 2008-05-29 | Advantest Corporation | Pattern controlled, full speed ATE compare capability for deterministic & non-deterministic IC data |
| CN109360142A (zh) * | 2018-09-14 | 2019-02-19 | 武汉精立电子技术有限公司 | 一种基于zynq的多通道图形输出控制方法 |
-
2021
- 2021-08-17 CN CN202110943200.0A patent/CN113391859B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080126899A1 (en) * | 2006-11-29 | 2008-05-29 | Advantest Corporation | Pattern controlled, full speed ATE compare capability for deterministic & non-deterministic IC data |
| CN109360142A (zh) * | 2018-09-14 | 2019-02-19 | 武汉精立电子技术有限公司 | 一种基于zynq的多通道图形输出控制方法 |
Non-Patent Citations (3)
| Title |
|---|
| 林晓会等: "基于V93000的千万门级SRAM型FPGA测试技术研究", 《电子质量》 * |
| 解维坤: "基于ATE的FPGA测试", 《电子与封装》 * |
| 解维坤: "基于ATE的可编程逻辑器件测试方法", 《电子与封装》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113721927A (zh) * | 2021-11-02 | 2021-11-30 | 杭州加速科技有限公司 | 基于fpga的ate测试向量编译加速方法及ate系统 |
| CN114490501A (zh) * | 2021-12-31 | 2022-05-13 | 杭州加速科技有限公司 | 一种基于FPGA的Pattern文件下发加速方法及系统 |
| CN115630594A (zh) * | 2022-12-19 | 2023-01-20 | 杭州加速科技有限公司 | 一种芯片设计仿真文件到Pattern文件的转换方法及其系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113391859B (zh) | 2021-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113391859B (zh) | 一种提升Pattern文件加载性能的加载方法、加载系统及测试机 | |
| CN110231994B (zh) | 内存分析方法、装置和计算机可读存储介质 | |
| US9088522B2 (en) | Test scheduling with pattern-independent test access mechanism | |
| CN113721927B (zh) | 基于fpga的ate测试向量编译加速方法及ate系统 | |
| JP4194785B2 (ja) | テストベクトルの圧縮方法 | |
| CN114461579B (zh) | Pattern文件并行读取和动态调度的处理方法、系统及ATE设备 | |
| US5991215A (en) | Method for testing a memory chip in multiple passes | |
| US8494804B2 (en) | System and method for generating a test file of a printed circuit board | |
| CN115510804A (zh) | 全芯片管脚复用自动化验证方法、装置、设备及存储介质 | |
| CN101017496A (zh) | 基于最佳匹配测试结果类型自动格式化数据的方法和装置 | |
| CN115809203A (zh) | 软件测试用例动态嵌套方法、装置及其应用 | |
| CN114356820A (zh) | 基于ate设备芯片测试的加速方法、装置及测试机系统 | |
| CN107766228B (zh) | 一种基于多语种的自动化测试方法和装置 | |
| US10636509B2 (en) | Memory test apparatus | |
| CN108829574B (zh) | 测试数据铺设方法、测试服务器及计算机可读存储介质 | |
| CN114490501B (zh) | 一种基于FPGA的Pattern文件下发加速方法及系统 | |
| JP2012198078A (ja) | 半導体集積回路、テスト方法、半導体集積回路の設計方法、半導体集積回路の設計支援プログラム | |
| CN110908721B (zh) | Rom数据加载模块、装置及方法 | |
| US8898210B2 (en) | Method and apparatus for determining a minimum/maximum of a plurality of binary values | |
| CN103972122A (zh) | 一种晶圆针测方法及装置 | |
| US6510443B1 (en) | Processing semiconductor devices having some defective input-output pins | |
| CN116610848B (zh) | 基于npu优化的向量数据库检索方法及可读存储介质 | |
| US9274172B2 (en) | Selective test pattern processor | |
| CN113241307B (zh) | 晶圆测试方法、系统及芯片应用方法 | |
| CN116010180A (zh) | 一种内存测试方法、系统、装置及可读存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |