CN113391280B - 基于fpga的雷达信号处理机调试方法、设备及介质 - Google Patents

Abstract

本发明公开了基于FPGA的雷达信号处理机调试方法、设备及介质，该方法包括S1：主控计算机向FPGA下发视频雷达信号参数；S2：FPGA解析视频雷达信号参数；S3：主控计算机向FPGA下发视频雷达信号仿真指令；S4：启动FPGA逻辑资源，产生描述雷达性能参数的视频信号，生成视频雷达信号；S5：雷达信号处理机生成雷达脉冲描述字，并接收并锁存生成的视频雷达信号，将全部的码字信号进行时序同步，组合生成脉冲描述字；S6：雷达信号处理机通过生成的脉冲描述字进行调试。本发明提供的方法成本低，控制方便，通过FPGA进行视频雷达信号的模拟后，完成对雷达信号处理机的调试。

Description

基于FPGA的雷达信号处理机调试方法、设备及介质

技术领域

本发明属于雷达信号处理机调试技术领域，尤其涉及基于FPGA的雷达信号处理机调试方法、设备及介质。

背景技术

雷达是利用电磁波探测目标的电子设备。雷达发射电磁波对目标进行照射并接收其回波，由此获得目标至电磁波发射点的距离、距离变化率(径向速度)、方位、高度等信息。最常用的雷达为脉冲雷达。

雷达的系统组成中包含雷达接收机和雷达信号处理机。

雷达接收机接收雷达射频信号，输出描述雷达性能参数的视频雷达信号，包括雷达频率码、雷达方位码、雷达幅度码、雷达检波整形脉冲(包含脉冲重复周期和脉冲宽度信息)。

雷达信号处理机对雷达接收机输出的视频雷达信号进行数据分析、信号分选等操作，输出处理结果上报给控制系统。

在雷达信号处理机的设计、生产过程中，需要输入描述雷达性能参数的雷达信号，即视频雷达信号，以检测雷达信号处理机的运行状态，并不断的改进雷达信号处理机的处理算法，提升处理性能。

在传统的设计、生产过程中，视频雷达信号由2种方式提供：

方式1：由微波信号源和雷达接收机提供。微波信号源向雷达接收机提供微波信号，雷达接收机处理微波信号产生视频雷达信号。

方式2：由功能模块组合产生。分别由脉冲信号源、频率码模块、方位码模块、幅度码模块组合产生视频雷达信号。

采用常规的视频雷达信号生成方式进行雷达处理机的调试，成本高昂，控制复杂。

发明内容

本发明的目的在于，为克服现有技术缺陷，提供了基于FPGA的雷达信号处理机调试方法、设备及介质,该方法成本低，控制方便，通过FPGA进行视频雷达信号的模拟后，完成对雷达信号处理机的调试。

本发明目的通过下述技术方案来实现：

基于FPGA的雷达信号处理机调试方法，包括：

S1：主控计算机向FPGA下发视频雷达信号参数；

S2：FPGA解析视频雷达信号参数；

S3：主控计算机向FPGA下发视频雷达信号仿真指令；

S4：启动FPGA逻辑资源，产生描述雷达性能参数的视频信号，生成视频雷达信号；

S5：雷达信号处理机生成雷达脉冲描述字，并接收并锁存生成的视频雷达信号，将全部的码字信号进行时序同步，组合生成脉冲描述字；

S6：雷达信号处理机通过生成的脉冲描述字进行调试。

进一步的，视频雷达信号参数包括雷达信号模式、雷达频率、雷达方位、雷达信号脉冲周期和雷达信号脉冲宽度。

进一步的，描述雷达性能参数的视频信号包括雷达频率码、雷达方位码、雷达幅度码和雷达检波整形脉冲。

进一步的，雷达检波整形脉冲包括脉冲重复周期和脉冲宽度信息。

进一步的，步骤S5所述的接收并锁存生成的视频雷达信号具体为：雷达信号处理机接收生成的视频雷达信号，锁存频率码、方位码、幅度码，检测雷达检波整形脉冲，测量生成脉冲宽度码和到达时间码。

进一步的，步骤S6具体包括以下子步骤：

S61：雷达信号处理机对生成的脉冲描述字进行预处理、参数估计与测量、雷达工作特征识别处理，分选识别雷达目标的信号类型与参数；

S62：雷达信号处理机将分选识别的雷达目标的信号类型与参数与雷达库中的参数进行对比与识别，判定该雷达目标是否存在威胁，若存在威胁，则采取干扰措施；若不存在威胁，则采取继续侦查和/或雷达预警措施；

S63：改变输入的视频雷达信号参数，重新执行步骤S1-S6，产生不同类型的视频雷达信号，监测雷达信号处理机的信号处理过程与处理结果，并对处理过程或信号处理算法进行优化，完成对雷达信号处理机的调试。

进一步的，信号类型包括常规信号、重频抖动信号、频率捷变信号。

进一步的，干扰措施包括欺骗干扰和/或压制干扰。

另一方面，本申请提供了一种计算机设备，计算机设备包括处理器和存储器，所述存储器中存储有计算机程序，所述计算机程序由所述处理器加载并执行以实现上述的任意一种基于FPGA的雷达信号处理机调试方法。

另一方面，本申请提供了一种计算机可读存储介质，所述存储介质中存储有计算机程序，所述计算机程序由处理器加载并执行以实现上述的任意一种基于FPGA的雷达信号处理机调试方法。

本发明的有益效果在于：

设备成本低、操作简单，应用于雷达接收机的设计仿真与生产调试中，通过FPGA进行视频雷达信号的模拟后，即可完成对雷达信号处理机的调试，大大减少了雷达信号处理机的调试成本。

附图说明

图1是本发明实施例1提供的基于FPGA的雷达信号处理机调试方法流程框图；

图2是本发明实施例1提供的基于FPGA的雷达信号处理机调试方法采用的硬件结构示意图；

图3是本发明实施例1提供的基于FPGA的雷达信号处理机调试方法视频雷达信号生成示意图；

图4是本发明实施例1提供的基于FPGA的雷达信号处理机调试方法中的雷达信号处理机调试流程示意图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，为使本发明实施例的目的、技术方案和优点更加清楚，下面对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。

因此，以下对本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1

如附图2所示，是本实施例提供的基于FPGA的雷达信号处理机调试方法所采用的硬件结构示意图。本实施例采用的硬件包括计算机主机，主机通过串口与视频雷达信号模拟器连接，视频雷达信号模拟器通过视频雷达信号传输线与雷达处理机连接，外部独立的电源为视频雷达信号模拟器提供工作电压。

如附图1所示，是本实施例提供的基于FPGA的雷达信号处理机调试方法流程框图，该方法具体包括以下步骤：

步骤一：主控计算机向FPGA下发视频雷达信号参数。其中，视频雷达信号参数包括雷达信号模式、雷达频率、雷达方位、雷达信号脉冲周期和雷达信号脉冲宽度。

步骤二：FPGA解析视频雷达信号参数。其中，描述雷达性能参数的视频信号包括雷达频率码、雷达方位码、雷达幅度码和雷达检波整形脉冲，雷达检波整形脉冲包括脉冲重复周期和脉冲宽度信息。

步骤三：主控计算机向FPGA下发视频雷达信号仿真指令。

步骤四：启动FPGA逻辑资源，产生描述雷达性能参数的视频信号，生成视频雷达信号。产生的视频雷达信号包括包括雷达频率码、雷达方位码、雷达幅度码、雷达检波整形脉冲，雷达检波整形脉冲包含脉冲重复周期和脉冲宽度信息。如附图3所示，是本实施例提供的基于FPGA的雷达信号处理机调试方法视频雷达信号生成示意图。

步骤五：雷达信号处理机生成雷达脉冲描述字PDW。雷达信号处理机接收视频雷达模拟器产生的视频雷达信号，锁存频率码、方位码、幅度码，检测雷达检波整形脉冲，测量生成脉冲宽度码和到达时间码，将全部的码字信号进行时序同步，组合生成脉冲描述字PDW(Pulse Description Word)。

步骤六：雷达信号分选与识别。雷达信号处理机对产生的一系列雷达脉冲描述字PDW数据流进行预处理、参数估计与测量、雷达工作特征识别等处理，分选识别雷达目标的类型与参数，信号类型如常规信号、重频抖动信号、频率捷变信号。

步骤七：信号评估与处理。根据分选识别的雷达目标的类型与参数，雷达信号处理机将其与雷达库中的参数进行对比与识别，判定该雷达目标是否存在威胁。对于存在威胁的雷达目标，可采取欺骗干扰、压制干扰等干扰措施，对于暂不存在威胁的雷达目标，可采取继续侦查、雷达预警等措施。

步骤八：改变输入信号，优化处理过程。改变视频雷达模拟器的参数，产生不同类型的视频雷达信号，监测雷达信号处理机的信号处理过程与处理结果，并在适当的时机改进信号处理算法，优化信号处理过程。

步骤九：完成雷达信号处理机的调试。通过以上步骤一至步骤七的测试，以及步骤八的多次迭代，雷达信号处理机的处理的信号处理算法和信号处理过程达到最优状态，完成雷达信号处理机的调试。如附图4所示是本实施例提供的基于FPGA的雷达信号处理机调试方法中的雷达信号处理机调试流程示意图。

本实施例提供的基于FPGA的雷达信号处理机调试方法，设备成本低、操作简单，应用于雷达接收机的设计仿真与生产调试中，通过FPGA进行视频雷达信号的模拟后，即可完成对雷达信号处理机的调试，大大减少了雷达信号处理机的调试成本。

实施例2

本优选实施例提供了一种计算机设备，该计算机设备可以实现本申请实施例所提供的基于FPGA的雷达信号处理机调试方法任一实施例中的步骤，因此，可以实现本申请实施例所提供的基于FPGA的雷达信号处理机调试方法的有益效果，详见前面的实施例，在此不再赘述。

实施例3

本领域普通技术人员可以理解，上述实施例的各种方法中的全部或部分步骤可以通过指令来完成，或通过指令控制相关的硬件来完成，该指令可以存储于一计算机可读存储介质中，并由处理器进行加载和执行。为此，本发明实施例提供一种存储介质，其中存储有多条指令，该指令能够被处理器进行加载，以执行本发明实施例所提供的基于FPGA的雷达信号处理机调试方法中任一实施例的步骤。

其中，该存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取记忆体(RAM，Random Access Memory)、磁盘或光盘等。

由于该存储介质中所存储的指令，可以执行本发明实施例所提供的任一基于FPGA的雷达信号处理机调试方法实施例中的步骤，因此，可以实现本发明实施例所提供的任一基于FPGA的雷达信号处理机调试方法所能实现的有益效果，详见前面的实施例，在此不再赘述。

前述本发明基本例及其各进一步选择例可以自由组合以形成多个实施例，均为本发明可采用并要求保护的实施例。本发明方案中，各选择例，与其他任何基本例和选择例都可以进行任意组合。本领域技术人员可知有众多组合。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.基于FPGA的雷达信号处理机调试方法，其特征在于，包括：

S1：主控计算机向FPGA下发视频雷达信号参数；

S2：FPGA解析视频雷达信号参数；

S3：主控计算机向FPGA下发视频雷达信号仿真指令；

S4：启动FPGA逻辑资源，产生描述雷达性能参数的视频信号，生成视频雷达信号，所述描述雷达性能参数的视频信号包括雷达频率码、雷达方位码、雷达幅度码和雷达检波整形脉冲，所述雷达检波整形脉冲包括脉冲重复周期和脉冲宽度信息；

S5：雷达信号处理机生成雷达脉冲描述字，并接收并锁存生成的视频雷达信号，将全部的码字信号进行时序同步，组合生成脉冲描述字；

S6：雷达信号处理机通过生成的脉冲描述字进行调试。

2.如权利要求1所述的基于FPGA的雷达信号处理机调试方法，其特征在于，所述视频雷达信号参数包括雷达信号模式、雷达频率、雷达方位、雷达信号脉冲周期和雷达信号脉冲宽度。

3.如权利要求1所述的基于FPGA的雷达信号处理机调试方法，其特征在于，步骤S5所述的接收并锁存生成的视频雷达信号具体为：雷达信号处理机接收生成的视频雷达信号，锁存频率码、方位码、幅度码，检测雷达检波整形脉冲，测量生成脉冲宽度码和到达时间码。

4.如权利要求3所述的基于FPGA的雷达信号处理机调试方法，其特征在于，步骤S6具体包括以下子步骤：

S61：雷达信号处理机对生成的脉冲描述字进行预处理、参数估计与测量、雷达工作特征识别处理，分选识别雷达目标的信号类型与参数；

S62：雷达信号处理机将分选识别的雷达目标的信号类型与参数与雷达库中的参数进行对比与识别，判定该雷达目标是否存在威胁，若存在威胁，则采取干扰措施；若不存在威胁，则采取继续侦查和/或雷达预警措施；

S63：改变输入的视频雷达信号参数，重新执行步骤S1-S6，产生不同类型的视频雷达信号，监测雷达信号处理机的信号处理过程与处理结果，并对处理过程或信号处理算法进行优化，完成对雷达信号处理机的调试。

5.如权利要求4所述的基于FPGA的雷达信号处理机调试方法，其特征在于，所述信号类型包括常规信号、重频抖动信号、频率捷变信号。

6.如权利要求4所述的基于FPGA的雷达信号处理机调试方法，其特征在于，所述干扰措施包括欺骗干扰和/或压制干扰。

7.一种计算机设备，其特征在于，所述计算机设备包括处理器和存储器，所述存储器中存储有计算机程序，所述计算机程序由所述处理器加载并执行以实现如权利要求1至6任一项所述的基于FPGA的雷达信号处理机调试方法。

8.一种计算机可读存储介质，其特征在于，所述存储介质中存储有计算机程序，所述计算机程序由处理器加载并执行以实现如权利要求1至6任一项所述的基于FPGA的雷达信号处理机调试方法。

Images