CN102323573B - 基于Linux的雷达模拟装置及方法 - Google Patents

Abstract

基于Linux的雷达模拟装置及方法，属于雷达技术领域。它解决了现有雷达模拟装置只能实现对自动测试设备的物理通路的检测，而不能确定自动测试设备的软件功能和硬件功能是否正常的问题。本发明装置由发射供电支路、伺服供电支路和接收系统供电支路组组成，发射供电支路用于输出模拟雷达发射支路的TTL高电平信号，伺服供电支路用于输出模拟雷达伺服支路的TTL高电平信号，接收系统供电支路的一条支路用于给中频基准频率源供电，另一条支路用于输出模拟雷达接收支路的TTL电平信号。本发明适用于雷达模拟。

Description

基于Linux的雷达模拟装置及方法

技术领域

本发明涉及一种基于Linux的雷达模拟装置及方法，属于雷达技术领域。

背景技术

雷达是利用电磁波探测目标的电子设备，它用于完成距离、速度、俯仰角、方位角以及各角角速度的测量，是整个制导系统中导引导弹飞向目标的关键设备。它通过确定目标的位置，来产生控制飞行器的指令，并消除飞行偏差，从而实现对目标的精确打击。因此，在雷达设备的研制、生产及装备部队过程中，先进的检测技术和检测设备是检测雷达设备性能参数及缩短研制时间的有利保障，其自动测试设备也是整个武器系统中不可或缺的关键设备。然而，在使用自动测试设备对雷达系统进行测试之前，必须确定自动测试设备具备正常的工作状态和良好的工作性能，从而保证对雷达系统进行测试的精确性和稳定性。

对自动测试设备工作性能的测试通常采用雷达模拟装置来实现，雷达模拟装置在自动测试设备自检测时，用于替代雷达设备对自动测试设备的各项测试功能进行检测。现有的雷达模拟装置，在进行测试设备的自检测时，仅仅是对其测试通路和通讯通路进行检查，只能检测出自动测试设备的通讯通路及电缆连接是否正常，即只实现了对自动测试设备的物理通路的检测，而对自动测试设备的软件功能和硬件功能是否正常，不能确定。现有雷达模拟装置将雷达设备的测试流程与自检流程完全分开来。

发明内容

本发明的目的是为了解决现有雷达模拟装置只能实现对自动测试设备的物理通路的检测，而不能确定自动测试设备的软件功能和硬件功能是否正常的问题，提供一种基于Linux的雷达模拟装置及方法。

本发明所述基于Linux的雷达模拟装置，它由发射供电支路、伺服供电支路和接收系统供电支路组组成，

发射供电支路由发射供电接口、第一直流转直流电源模块和第一驱动电路组成，发射供电接口的输出端连接第一直流转直流电源模块的输入端，第一直流转直流电源模块的输出端连接第一驱动电路的输入端，第一驱动电路的输出端用于输出TTL电平；

伺服供电支路由伺服供电接口、第二直流转直流电源模块和第二驱动电路组成，伺服供电接口的输出端连接第二直流转直流电源模块的输入端，第二直流转直流电源模块的输出端连接第二驱动电路的输入端，第二驱动电路的输出端用于输出TTL电平；

接收系统供电支路由接收系统供电接口、中频基准频率源、第三直流转直流电源模块、第三驱动电路、FPGA、第一小系统板、第二小系统板、转发器HUB、第四驱动电路、1553B协议芯片和RS422收发芯片组成，

FPGA由第一译码控制模块、第二译码控制模块、电平及脉冲控制模块、1553B控制模块和异步RS422收发模块组成，

接收系统供电接口的输出端连接中频基准频率源的输入端，中频基准频率源的两个输出端用于输出两路相参频率基准；

接收系统供电接口的输出端同时连接第三直流转直流电源模块的输入端，第三直流转直流电源模块的第一输出端连接第三驱动电路的第一输入端，第三驱动电路的输出端用于输出TTL电平；

第三直流转直流电源模块的第二输出端用于给FPGA、第一小系统板、第二小系统板、第四驱动电路、1553B协议芯片和RS422收发芯片提供工作电源，

电平及脉冲控制模块的电平控制信号输出端连接第三驱动电路的第二输入端；

第一译码控制模块的电平控制信号输出端连接电平及脉冲控制模块的电平控制信号输入端，第一译码控制模块的重频控制信号输出端连接电平及脉冲控制模块的重频控制信号输入端，第一译码控制模块的脉宽控制信号输出端连接电平及脉冲控制模块脉宽控制信号输入端；

第一译码控制模块的数据信号输出端连接1553B控制模块的数据信号输入端，第一译码控制模块的地址信号输出端连接1553B控制模块的地址信号输入端，第一译码控制模块的控制信号输出端连接1553B控制模块的控制信号输入端，

第一译码控制模块的收发控制信号输出端连接异步RS422收发模块的收发控制信号输入端，

第一译码控制模块的实时图控制信号输出端连接第二译码控制模块的实时图控制信号输入端；

第一译码控制模块的数据线接口连接第一小系统板的数据线接口，第一译码控制模块的地址线输入接口连接第一小系统板的地址线输出接口，第一译码控制模块的读信号输入端连接第一小系统板的读信号输出端，第一译码控制模块的写信号输入端连接第一小系统板的写信号输出端，第一译码控制模块的片选信号输入端连接第一小系统板的片选信号输出端，

第一小系统板的LAN接口连接转发器HUB的第一LAN接口；

第二译码控制模块的数据线接口连接第二小系统板的数据线接口，第二译码控制模块的地址线输入接口连接第二小系统板的地址线输出接口，第二译码控制模块的读信号输入端连接第二小系统板的读信号输出端，第二译码控制模块的写信号输入端连接第二小系统板的写信号输出端，第二译码控制模块的片选信号输入端连接第二小系统板的片选信号输出端，

第二小系统板的LAN接口连接转发器HUB的第二LAN接口；

转发器HUB具有上位机通讯接口；

电平及脉冲控制模块的脉冲控制信号输出端连接第四驱动电路的输入端，第四驱动电路的输出端用于输出脉冲信号，

1553B控制模块的控制信号输出输入端连接1553B协议芯片的控制信号输出输入端，1553B协议芯片具有1553B接口；

异步RS422收发模块的信号输出输入端连接RS422收发芯片的信号输入输出端，RS422收发芯片具有RS422接口。

本发明所述基于上述装置的雷达模拟方法，将发射供电接口的输入端连接28V的发射电源的输出端，伺服供电接口的输入端连接28V的伺服电源的输出端，接收系统供电接口的输入端连接接收电源的输出端；

发射供电接口将28V的发射电源提供的电压信号传输给第一直流转直流电源模块，第一直流转直流电源模块将接收到的电压信号由28V转换为5V后,输出给第一驱动电路，第一驱动电路输出模拟雷达发射支路的TTL高电平信号；

伺服供电接口将28V的伺服电源提供的电压信号传输给第二直流转直流电源模块，第二直流转直流电源模块将接收到的电压信号由28V转换为5V后,输出给第二驱动电路，第二驱动电路输出模拟雷达伺服支路的TTL高电平信号；

接收系统供电接口接收到系统供电电源信号后，一条支路用于给中频基准频率源供电，使所述中频基准频率源模拟输出雷达的两路相参频率基准；另一条支路用于经第三直流转直流电源模块进行电平转换后输出给第三驱动电路，使第三驱动电路输出模拟雷达接收支路的TTL电平信号，同时第三直流转直流电源模块还用于给FPGA、第一小系统板、第二小系统板、第四驱动电路、1553B协议芯片和RS422收发芯片提供工作电源；

第一小系统板和第二小系统板的LAN接口通过转发器HUB与上位机连接，

第一小系统板用于通过LAN接口接收上位机发送的模拟命令，并将该模拟命令解析后发送给FPGA，

第一译码控制模块对接收到的命令进行译码，根据译码结果选择发送数据的对象，

当译码结果是电平和脉冲的控制参数时，发送译码后的数据给电平及脉冲控制模块，该电平及脉冲控制模块输出电平驱动信号给第三驱动电路，该第三驱动电路输出电平信号，该电平及脉冲控制模块输出脉冲驱动信号给第四驱动电路，该第四驱动电路输出脉冲信号，

当译码结果是1553B通信数据时，发送该通信数据给1553B控制模块，该1553B控制模块控制1553B协议芯片，实现对1553B协议芯片的配置与控制以实现数据通信；

当译码结果是RS422通信数据时，控制异步RS422收发模块开始传输数据，该数据经RS422收发芯片输出，实现异步RS422通信过程，

当译码结果是实时图像控制数据信号时，发送该实时图控制信号给第二译码控制模块，通过第二译码控制模块实现对第二小系统板的实时图发送控制。

本发明的优点是：本发明实现了对雷达功能的全面模拟，能够模拟雷达设备的各项数字功能和通讯功能以及大部分工作流程，实现了测试流程与自检流程的大部分统一，达到了对自动测试设备各项测试功能全面进行检测的目的，它同时可用于测试设备自身的调试，进而提高自动测试系统的稳定性。

本发明通过对雷达系统的功能以及工作流程的模拟，来检测自动测试设备的软件功能和硬件功能，从而更容易定位自动测试设备中故障产生的部件，提高其排故的效率。此外，本发明也可以用于雷达系统测试软件的训练操作，减少整个工程支出的费用。

附图说明

图1为本发明所述的基于Linux的雷达模拟装置的结构框图；

图2为第一小系统板与FPGA的写状态转换图；

图3为第一小系统板实现TCP传输的流程图；

图4为第二小系统板实现UDP传输的流程图；

图5为1553B协议芯片的远程终端模式程序流程图。

具体实施方式

具体实施方式一：下面结合图1说明本实施方式，本实施方式为基于Linux的雷达模拟装置，它由发射供电支路、伺服供电支路和接收系统供电支路组组成，

发射供电支路由发射供电接口1-1、第一直流转直流电源模块1-2和第一驱动电路1-3组成，发射供电接口1-1的输出端连接第一直流转直流电源模块1-2的输入端，第一直流转直流电源模块1-2的输出端连接第一驱动电路1-3的输入端，第一驱动电路1-3的输出端用于输出TTL电平；

伺服供电支路由伺服供电接口2-1、第二直流转直流电源模块2-2和第二驱动电路2-3组成，伺服供电接口2-1的输出端连接第二直流转直流电源模块2-2的输入端，第二直流转直流电源模块2-2的输出端连接第二驱动电路2-3的输入端，第二驱动电路2-3的输出端用于输出TTL电平；

接收系统供电支路由接收系统供电接口3-1、中频基准频率源3-2、第三直流转直流电源模块3-3、第三驱动电路3-4、FPGA3-5、第一小系统板3-6、第二小系统板3-7、转发器HUB3-8、第四驱动电路3-9、1553B协议芯片3-10和RS422收发芯片3-11组成，

FPGA3-5由第一译码控制模块3-51、第二译码控制模块3-52、电平及脉冲控制模块3-53、1553B控制模块3-54和异步RS422收发模块3-55组成，

接收系统供电接口3-1的输出端连接中频基准频率源3-2的输入端，中频基准频率源3-2的两个输出端用于输出两路相参频率基准；

接收系统供电接口3-1的输出端同时连接第三直流转直流电源模块3-3的输入端，第三直流转直流电源模块3-3的第一输出端连接第三驱动电路3-4的第一输入端，第三驱动电路3-4的输出端用于输出TTL电平；

第三直流转直流电源模块3-3的第二输出端用于给FPGA3-5、第一小系统板3-6、第二小系统板3-7、第四驱动电路3-9、1553B协议芯片3-10和RS422收发芯片3-11提供工作电源，

电平及脉冲控制模块3-53的电平控制信号输出端连接第三驱动电路3-4的第二输入端；

第一译码控制模块3-51的电平控制信号输出端连接电平及脉冲控制模块3-53的电平控制信号输入端，第一译码控制模块3-51的重频控制信号输出端连接电平及脉冲控制模块3-53的重频控制信号输入端，第一译码控制模块3-51的脉宽控制信号输出端连接电平及脉冲控制模块3-53脉宽控制信号输入端；

第一译码控制模块3-51的数据信号输出端连接1553B控制模块3-54的数据信号输入端，第一译码控制模块3-51的地址信号输出端连接1553B控制模块3-54的地址信号输入端，第一译码控制模块3-51的控制信号输出端连接1553B控制模块3-54的控制信号输入端，

第一译码控制模块3-51的收发控制信号输出端连接异步RS422收发模块3-55的收发控制信号输入端，

第一译码控制模块3-51的实时图控制信号输出端连接第二译码控制模块3-52的实时图控制信号输入端；

第一译码控制模块3-51的数据线接口连接第一小系统板3-6的数据线接口，第一译码控制模块3-51的地址线输入接口连接第一小系统板3-6的地址线输出接口，第一译码控制模块3-51的读信号输入端连接第一小系统板3-6的读信号输出端，第一译码控制模块3-51的写信号输入端连接第一小系统板3-6的写信号输出端，第一译码控制模块3-51的片选信号输入端连接第一小系统板3-6的片选信号输出端，

第一小系统板3-6的LAN接口连接转发器HUB3-8的第一LAN接口；

第二译码控制模块3-52的数据线接口连接第二小系统板3-7的数据线接口，第二译码控制模块3-52的地址线输入接口连接第二小系统板3-7的地址线输出接口，第二译码控制模块3-52的读信号输入端连接第二小系统板3-7的读信号输出端，第二译码控制模块3-52的写信号输入端连接第二小系统板3-7的写信号输出端，第二译码控制模块3-52的片选信号输入端连接第二小系统板3-7的片选信号输出端，

第二小系统板3-7的LAN接口连接转发器HUB3-8的第二LAN接口；

转发器HUB3-10具有上位机通讯接口；

电平及脉冲控制模块3-53的脉冲控制信号输出端连接第四驱动电路3-9的输入端，第四驱动电路3-9的输出端用于输出脉冲信号，

1553B控制模块3-54的控制信号输出输入端连接1553B协议芯片3-10的控制信号输出输入端，1553B协议芯片3-10具有1553B接口；

异步RS422收发模块3-55的信号输出输入端连接RS422收发芯片3-11的信号输入输出端，RS422收发芯片3-11具有RS422接口。

本实施方式中雷达模拟装置的整个结构采用的是小系统板ARM+FPGA的架构，第一小系统板3-6作为主控制器实现对整个雷达模拟装置工作流程的控制，而FPGA3-5则用于数据流向的管理和控制。第一小系统板3-6采用Atmel公司推出的AT91RM9200，其基于ARM9TDMI内核，是一款具有较宽的温度范围和较好性能参数的工业级控制芯片。

AT91RM9200具有丰富的系统与应用外设及标准的接口。它集成了高级中断控制器，而且其外设数据控制（PDC）向所有的串行外设提供DMA通道；其具有增强的时钟和电源管理功能，从而优化了功耗与性能；此外，该款处理器集成了多个标准接口，USB2.0，10/100Mbps以太网通讯接口和同步/异步串口等。因而基于该款处理器的第一小系统板3-6作为一个完全独立的小系统，其板上具有32M的SDRAM和16M的FLASH存储器，同时包含一个以太网物理层接口和RS232接口，其全部的数据地址总线、控制线和GPIO线由两个DIN96针的插槽式连接器引出，极大地方便了用户的扩展，可以很方便的应用到该雷达模拟装置的设计中。

如图1所示，本雷达模拟装置的三路独立供电输入接口，分别是发射供电支路、伺服供电支路和接收系统供电支路，其输入电压均为28V。其中发射供电支路、伺服供电支路这两个供电支路分别接入一路直流转直流电源模块DC/DC，直流转直流电源模块DC/DC将输入电压信号转换为+5V电压输出。接收系统供电支路，一方面接入中频基准频率源3-2，来模拟雷达系统产生两路相参频率基准，其频率分别为132MHz和400MHz；另一方面，该供电支路接入一路直流转直流电源模块DC/DC，将+28V输入电压信号转换为+5V电压信号输出给电路板上的+5V电子元器件供电。

同时，本雷达模拟装置具有数字模拟和通讯模拟两大功能。数字模拟主要是模拟雷达系统输出的TTL电平信号以及脉冲信号。TTL电平信号一部分直接由DC/DC电压输出，并经驱动电路直接高电平输出；一部分则由FPGA产生，经驱动电路输出，其输出电平高低可由上位机根据实际工作流程通过LAN接口来控制。脉冲信号也由FPGA来产生，经驱动电路后输出，其输出脉冲信号的重频、脉宽也可由上位机通过LAN接口来控制。

通讯模拟主要是模拟雷达系统的1553B通讯、异步RS422通讯、TCP通讯、UDP通讯等四类通讯功能。第一小系统板3-6和第二小系统板3-7均内嵌Linux的操作系统，分别用于实现TCP传输和UDP传输，分别用于模拟雷达设备接收参考图和下传实时图的功能。异步RS422通讯基于FPGA来实现异步RS422通讯协议，经FPGA输出的串行信号由RS422收发芯片差分输出。1553B通讯采用11553B协议芯片3-10的型号为BU61580，用于实现1553B协议。该1553B通讯工作的远程终端模式（RT），该种模式的控制流程参见图5所示，用于接收总线控制器（BC）的数据或根据接收到的命令给BC发送数据。与此同时，FPGA3-5用于实现协议芯片BU61580的接口时序，而对于BU61580的初始化设置则采用第一小系统板3-6上的微控制器AT91RM9200来实现。

具体实施方式二：本实施方式为对实施方式一的进一步说明，所述两路相参频率基准的频率分别为132MHz和400MHz。

具体实施方式三：本实施方式为对实施方式一或二的进一步说明，所述第一小系统板3-6、第二小系统板3-7均内嵌Linux的操作系统，第一小系统板3-6用于实现TCP传输，第二小系统板3-7用于实现UDP传输。

具体实施方式四：本实施方式为对实施方式一至三的进一步说明，所述RS422收发芯片3-11采用的芯片型号为MAX490。

具体实施方式五：本实施方式为对实施方式一至四的进一步说明，所述1553B协议芯片3-10采用的芯片型号为BU61580。

具体实施方式六：下面结合图1至图5说明本实施方式，本实施方式为基于实施方式一所述的基于Linux的雷达模拟装置的雷达模拟方法，将发射供电接口1-1的输入端连接28V的发射电源的输出端，伺服供电接口2-1的输入端连接28V的伺服电源的输出端，接收系统供电接口3-1的输入端连接接收电源的输出端；

发射供电接口1-1将28V的发射电源提供的电压信号传输给第一直流转直流电源模块1-2，第一直流转直流电源模块1-2将接收到的电压信号由28V转换为5V后,输出给第一驱动电路1-3，第一驱动电路1-3输出模拟雷达发射支路的TTL高电平信号；

伺服供电接口2-1将28V的伺服电源提供的电压信号传输给第二直流转直流电源模块2-2，第二直流转直流电源模块2-2将接收到的电压信号由28V转换为5V后,输出给第二驱动电路2-3，第二驱动电路2-3输出模拟雷达伺服支路的TTL高电平信号；

接收系统供电接口3-1接收到系统供电电源信号后，一条支路用于给中频基准频率源3-2供电，使所述中频基准频率源3-2模拟输出雷达的两路相参频率基准；另一条支路用于经第三直流转直流电源模块3-3进行电平转换后输出给第三驱动电路3-4，使第三驱动电路3-4输出模拟雷达接收支路的TTL电平信号，同时第三直流转直流电源模块3-3还用于给FPGA3-5、第一小系统板3-6、第二小系统板3-7、第四驱动电路3-9、1553B协议芯片3-10和RS422收发芯片3-11提供工作电源；

第一小系统板3-6和第二小系统板3-7的LAN接口通过转发器HUB3-8与上位机连接，

第一小系统板3-6用于通过LAN接口接收上位机发送的模拟命令，并将该模拟命令解析后发送给FPGA3-5，

第一译码控制模块3-51对接收到的命令进行译码，根据译码结果选择发送数据的对象，

当译码结果是电平和脉冲的控制参数时，发送译码后的数据给电平及脉冲控制模块3-53，该电平及脉冲控制模块3-53输出电平驱动信号给第三驱动电路3-4，该第三驱动电路3-4输出电平信号，该电平及脉冲控制模块3-53输出脉冲驱动信号给第四驱动电路3-9，该第四驱动电路3-9输出脉冲信号，

当译码结果是1553B通信数据时，发送该通信数据给1553B控制模块3-54，该1553B控制模块3-54控制1553B协议芯片3-10，实现对1553B协议芯片3-10的配置与控制以实现数据通信；

当译码结果是RS422通信数据时，控制异步RS422收发模块3-55开始传输数据，该数据经RS422收发芯片3-11输出，实现异步RS422通信过程，

当译码结果是实时图像控制数据信号时，发送该实时图控制信号给第二译码控制模块3-52，通过第二译码控制模块3-52实现对第二小系统板3-7的实时图发送控制。

本实施方式中，FPGA3-5的逻辑设计包含第一译码控制模块3-51、第二译码控制模块3-52、电平及脉冲控制模块3-53、1553B控制模块3-54和异步RS422收发模块3-55，下面对两个小系统板ARM与FPGA3-5的通讯设计进行说明：

FPGA3-5主要是对数据流向进行管理，其与两个小系统板ARM的通讯均体现在3个方面。第一，ARM对于1553B协议芯片3-10的初始化配置信息需要经FPGA3-5写入；第二，总线控制器BC返回的数据先导入到FPGA3-5的接收缓存中，由ARM将数据读取并进行处理；第三，对于上位机通过以太网传输的脉冲和电平的设置参数，则由ARM写入到FPGA3-5中，从而实现对应输出信号的特性控制。所以FPGA与ARM之间的通讯过程，也是雷达模拟装置模拟雷达设备的时序工作过程。

ARM与FPGA3-5通讯模块的逻辑设计相对简单，以写FPGA为例，其逻辑状态转换如图2所示。逻辑初始态是开始START状态，当ARM发起一次写FPGA的访问，片选信号则被置低，此时逻辑进行译码操作，判断此次访问是对1553B协议芯片3-10访问（包括寄存器空间和存储器空间的区分），还是设置脉冲或是电平的相关参数；当检测到片选信号的下降沿，逻辑即跳转到接收RECEIVE状态，读取ARM数据总线上的数据，并在nWR写信号的上升沿跳转到START状态，等待下一次访问。而对于ARM读FPGA的操作，则只需要在片选信号和读控制信号同时有效时，把数据传递给ARM数据总线。

两个小系统板ARM驱动程序设计：

操作系统是通过各种设备驱动程序来驾驭硬件设备的。在Linux操作系统中，设备驱动程序为应用程序屏蔽了设备硬件的复杂物理特性等细节，在应用程序看来，硬件设备只是一个设备文件，应用程序可以像操作普通文件一样对设备进行操作。因此，设备驱动程序最终要实现的功能就是完成对设备的初始化操作，并启动或终止该设备的运行，接着把设备上的数据传送到内存，或是从内存传递给设备。

Linux系统的设备文件一般分为三类：字符设备文件、块设备文件和网络设备文件。而字符设备文件通常是指可以直接读写，没有缓冲区的设备，其所对应的驱动程序也比较简单。在本设计中，最终要实现的是系统应用程序对于FPGA的读写访问，所需编写的驱动程序即为字符设备驱动程序。对于字符设备驱动程序的设计就体现在应用程序就像是对普通文件进行操作，比如open(),close(),read(),write()等等。而这些操作均是在一个file_operations的结构中进行定义的。

在本设计中要完成应用程序对于FPGA的访问，首先应将FPGA在内核中进行注册，过程如下：

当设备注册初始化成功后，同时调用ioremap（）函数为FPGA分配一段系统的内存空间，并获得该内存空间的首地址。在本发明中，可将FPGA挂接到ARM处理器的片选信号上，并为其分配31个内存存储单元。此后，任何用户态程序要操作此设备都可以通过文件系统里的file_operations结构所定义的函数进行。首先，我们调用open函数将该设备打开，当设备打开成功后，即可以用read(),write()函数来实现数据的读取和写入。

read函数实现了将设备上的数据传递到系统内存空间：

Write函数实现了将系统内存空间的数据传递给设备：

小系统板ARM应用程序设计：

在Linux驱动程序编好的基础上，应用程序的开发相对比较简单。按照相应的功能需求对应用程序进行开发，使各个应用程序之间尽可能的独立，以保证软件的可扩展性和可维护性。在本发明的设计中，第一小系统板3-6作为主控制器，一方面其完成对于1553B协议芯片3-10的初始化设置，实现1553B远程终端模式，接收总线控制器BC发送的数据；另一方面，通过以太网口，采用TCP协议接收测试设备发送的参考图数据，并接收测试设备发送的对于电平、脉冲控制的参数，实现对雷达模拟状态电平和脉冲输出的控制。而第二小系统板3-7就是采用UDP协议，模拟雷达设备实时图下传的功能。

通过功能分析，第一小系统板3-6运行了1553B远程终端程序和参考图接收程序,采用TCP协议，第二小系统板3-7则运行了实时图下传的程序，采用UDP协议。下面对这三个应用程序的设计进行介绍。

以太网应用程序设计：

通过上面的功能分析可知，以太网应用程序设计包括TCP传输和UDP传输两种，均基于socket编程来实现。

TCP传输程序工作在服务器模式（server），用于实时监听客户端是否有连接请求进来，服务器检测到客户端的连接请求，即与客户端建立连接，进行数据接收和发送的工作。一方面，该程序检测到上位机传来的参数是脉冲信号重频、脉宽参数以及TTL电平信号的极性参数时，即将这些参数传递给FPGA的相应逻辑模块，从而实现对于FPGA输出信号参数的控制；另一方面，该程序模拟雷达系统接收测试设备传来的参考图数据的功能。TCP传输程序的流程图如图3所示。图3中的socket（）函数用来建立一个套接字，完成通信的监听；bind（）函数用来绑定服务器的端口号和IP地址；listen（）函数用于使所绑定的服务器端口处于监听状态，用于监听客户端的连接；若监听到有连接进来，则调用accept（）函数，accept（）函数接受客户端的连接，从而建立起与客户端之间的通信。

UDP传输程序主要是模拟雷达设备的实时图下传功能。该传输程序工作在客户端模式（client），为了更好的模拟雷达设备的工作流程，在雷达设备实际工作中，它是在成像期间才进行实时图下传的。因此，当第一小系统板3-6在接收到1553B控制模块3-54发送的环扫命令后，即将FPGA中的一个图像下传的命令寄存器置位。当第二小系统板3-7查询到该命令寄存器被置位后，该传输程序即开始向测试设备下传图像数据。UDP传输程序流程图如4所示。图4中只需通过调用bind（）函数将与其通信的服务器的端口和IP地址绑定，进而可采用UDP协议进行通信。

1553B远程终端模式应用程序设计：

1553B远程终端模式的程序流程图如图4所示。

1553B远程终端模式应用程序的工作流程为：通过向启动/复位寄存器写入0x0001执行一次软件复位，使协议芯片复位到初始状态；若要使用任何一种增强模式的功能（比如，子地址双重缓存），则须通过向配置寄存器#3写入0x8000激活RT的增强模式；初始化中断屏蔽寄存器，对于本发明的雷达模拟装置，需要在消息传输结束后产生中断，从而转向终端服务程序去处理消息该，因此向中断屏蔽器重写入0x0001以激活中断；将堆栈的起始位置加载到RAM中的活动区域堆栈指针位置，一般写入0x0000；初始化活动区域查询表。每个发送、接收和（可选地）广播子地址在查询表中的地址应该被初始化为各自在查询表中的指针位置；若RT将被用于增强的内存管理模式，还需要通过初始化活动区域的子地址控制字来为每个子地址选择内存管理和中断选项；如果对于某个RT，有几个未被使用的子地址，建议将这些子地址的查询表指针初始化为同样的数值，以节省内存空间；初始化配置寄存器2-5，分别写入0x9863，0x8001，0x8000，0x4f02；初始化非法化表，可均写入0x0000；BUSY表和方式代码的初始化可以选择设置，一般可以不用设置；把RT挂接在1553B总线上，开始接收来自总线控制器BC的消息；若接收到消息，则对消息进行处理，然后写入到协议芯片的数据块中。

Claims (6)

1.一种基于Linux的雷达模拟装置，其特征在于：它由发射供电支路、伺服供电支路和接收系统供电支路组组成，

发射供电支路由发射供电接口（1-1）、第一直流转直流电源模块（1-2）和第一驱动电路（1-3）组成，发射供电接口（1-1）的输出端连接第一直流转直流电源模块（1-2）的输入端，第一直流转直流电源模块（1-2）的输出端连接第一驱动电路（1-3）的输入端，第一驱动电路（1-3）的输出端用于输出TTL电平；

伺服供电支路由伺服供电接口（2-1）、第二直流转直流电源模块（2-2）和第二驱动电路（2-3）组成，伺服供电接口（2-1）的输出端连接第二直流转直流电源模块（2-2）的输入端，第二直流转直流电源模块（2-2）的输出端连接第二驱动电路（2-3）的输入端，第二驱动电路（2-3）的输出端用于输出TTL电平；

接收系统供电支路由接收系统供电接口（3-1）、中频基准频率源（3-2）、第三直流转直流电源模块（3-3）、第三驱动电路（3-4）、FPGA（3-5）、第一小系统板（3-6）、第二小系统板（3-7）、转发器HUB（3-8）、第四驱动电路（3-9）、1553B协议芯片（3-10）和RS422收发芯片（3-11）组成，

FPGA（3-5）由第一译码控制模块（3-51）、第二译码控制模块（3-52）、电平及脉冲控制模块（3-53）、1553B控制模块（3-54）和异步RS422收发模块（3-55）组成，

接收系统供电接口（3-1）的输出端连接中频基准频率源（3-2）的输入端，中频基准频率源（3-2）的两个输出端用于输出两路相参频率基准；

接收系统供电接口（3-1）的输出端同时连接第三直流转直流电源模块（3-3）的输入端，第三直流转直流电源模块（3-3）的第一输出端连接第三驱动电路（3-4）的第一输入端，第三驱动电路（3-4）的输出端用于输出TTL电平；

第三直流转直流电源模块（3-3）的第二输出端用于给FPGA（3-5）、第一小系统板（3-6）、第二小系统板（3-7）、第四驱动电路（3-9）、1553B协议芯片（3-10）和RS422收发芯片（3-11）提供工作电源，

电平及脉冲控制模块（3-53）的电平控制信号输出端连接第三驱动电路（3-4）的第二输入端；

第一译码控制模块（3-51）的电平控制信号输出端连接电平及脉冲控制模块（3-53）的电平控制信号输入端，第一译码控制模块（3-51）的重频控制信号输出端连接电平及脉冲控制模块（3-53）的重频控制信号输入端，第一译码控制模块（3-51）的脉宽控制信号输出端连接电平及脉冲控制模块（3-53）脉宽控制信号输入端；

第一译码控制模块（3-51）的数据信号输出端连接1553B控制模块（3-54）的数据信号输入端，第一译码控制模块（3-51）的地址信号输出端连接1553B控制模块（3-54）的地址信号输入端，第一译码控制模块（3-51）的控制信号输出端连接1553B控制模块（3-54）的控制信号输入端，

第一译码控制模块（3-51）的收发控制信号输出端连接异步RS422收发模块（3-55）的收发控制信号输入端，

第一译码控制模块（3-51）的实时图控制信号输出端连接第二译码控制模块（3-52）的实时图控制信号输入端；

第一译码控制模块（3-51）的数据线接口连接第一小系统板（3-6）的数据线接口，第一译码控制模块（3-51）的地址线输入接口连接第一小系统板（3-6）的地址线输出接口，第一译码控制模块（3-51）的读信号输入端连接第一小系统板（3-6）的读信号输出端，第一译码控制模块（3-51）的写信号输入端连接第一小系统板（3-6）的写信号输出端，第一译码控制模块（3-51）的片选信号输入端连接第一小系统板（3-6）的片选信号输出端，

第一小系统板（3-6）的LAN接口连接转发器HUB（3-8）的第一LAN接口；

第二译码控制模块（3-52）的数据线接口连接第二小系统板（3-7）的数据线接口，第二译码控制模块（3-52）的地址线输入接口连接第二小系统板（3-7）的地址线输出接口，第二译码控制模块（3-52）的读信号输入端连接第二小系统板（3-7）的读信号输出端，第二译码控制模块（3-52）的写信号输入端连接第二小系统板（3-7）的写信号输出端，第二译码控制模块（3-52）的片选信号输入端连接第二小系统板（3-7）的片选信号输出端，

第二小系统板（3-7）的LAN接口连接转发器HUB（3-8）的第二LAN接口；

转发器HUB（3-10）具有上位机通讯接口；

电平及脉冲控制模块（3-53）的脉冲控制信号输出端连接第四驱动电路（3-9）的输入端，第四驱动电路（3-9）的输出端用于输出脉冲信号，

1553B控制模块（3-54）的控制信号输出输入端连接1553B协议芯片（3-10）的控制信号输出输入端，1553B协议芯片（3-10）具有1553B接口；

异步RS422收发模块（3-55）的信号输出输入端连接RS422收发芯片（3-11）的信号输入输出端，RS422收发芯片（3-11）具有RS422接口。

2.根据权利要求1所述的基于Linux的雷达模拟装置，其特征在于：所述两路相参频率基准的频率分别为132MHz和400MHz。

3.根据权利要求1或2所述的基于Linux的雷达模拟装置，其特征在于：所述第一小系统板（3-6）、第二小系统板（3-7）均内嵌Linux的操作系统，第一小系统板（3-6）用于实现TCP传输，第二小系统板（3-7）用于实现UDP传输。

4.根据权利要求1所述的基于Linux的雷达模拟装置，其特征在于：所述RS422收发芯片（3-11）采用的芯片型号为MAX490。

5.根据权利要求1所述的基于Linux的雷达模拟装置，其特征在于：所述1553B协议芯片（3-10）采用的芯片型号为BU61580。

6.一种基于权利要求1所述的基于Linux的雷达模拟装置的雷达模拟方法，其特征在于：将发射供电接口（1-1）的输入端连接28V的发射电源的输出端，伺服供电接口（2-1）的输入端连接28V的伺服电源的输出端，接收系统供电接口（3-1）的输入端连接接收电源的输出端；

发射供电接口（1-1）将28V的发射电源提供的电压信号传输给第一直流转直流电源模块（1-2），第一直流转直流电源模块（1-2）将接收到的电压信号由28V转换为5V后,输出给第一驱动电路（1-3），第一驱动电路（1-3）输出模拟雷达发射支路的TTL高电平信号；

伺服供电接口（2-1）将28V的伺服电源提供的电压信号传输给第二直流转直流电源模块（2-2），第二直流转直流电源模块（2-2）将接收到的电压信号由28V转换为5V后,输出给第二驱动电路（2-3），第二驱动电路（2-3）输出模拟雷达伺服支路的TTL高电平信号；

接收系统供电接口（3-1）接收到系统供电电源信号后，一条支路用于给中频基准频率源（3-2）供电，使所述中频基准频率源（3-2）模拟输出雷达的两路相参频率基准；另一条支路用于经第三直流转直流电源模块（3-3）进行电平转换后输出给第三驱动电路（3-4），使第三驱动电路（3-4）输出模拟雷达接收支路的TTL电平信号，同时第三直流转直流电源模块（3-3）还用于给FPGA（3-5）、第一小系统板（3-6）、第二小系统板（3-7）、第四驱动电路（3-9）、1553B协议芯片（3-10）和RS422收发芯片（3-11）提供工作电源；

第一小系统板（3-6）和第二小系统板（3-7）的LAN接口通过转发器HUB（3-8）与上位机连接，

第一小系统板（3-6）用于通过LAN接口接收上位机发送的模拟命令，并将该模拟命令解析后发送给FPGA（3-5），

第一译码控制模块（3-51）对接收到的命令进行译码，根据译码结果选择发送数据的对象，

当译码结果是电平和脉冲的控制参数时，发送译码后的数据给电平及脉冲控制模块（3-53），该电平及脉冲控制模块（3-53）输出电平驱动信号给第三驱动电路（3-4），该第三驱动电路（3-4）输出电平信号，该电平及脉冲控制模块（3-53）输出脉冲驱动信号给第四驱动电路（3-9），该第四驱动电路（3-9）输出脉冲信号，

当译码结果是1553B通信数据时，发送该通信数据给1553B控制模块（3-54），该1553B控制模块（3-54）控制1553B协议芯片（3-10），实现对1553B协议芯片（3-10）的配置与控制以实现数据通信；

当译码结果是RS422通信数据时，控制异步RS422收发模块（3-55）开始传输数据，该数据经RS422收发芯片（3-11）输出，实现异步RS422通信过程，

当译码结果是实时图像控制数据信号时，发送该实时图控制信号给第二译码控制模块（3-52），通过第二译码控制模块（3-52）实现对第二小系统板（3-7）的实时图发送控制。

Images