CN113381747A - 一种高速低摆幅的电平转换电路 - Google Patents

一种高速低摆幅的电平转换电路 Download PDF

Info

Publication number
CN113381747A
CN113381747A CN202110927225.1A CN202110927225A CN113381747A CN 113381747 A CN113381747 A CN 113381747A CN 202110927225 A CN202110927225 A CN 202110927225A CN 113381747 A CN113381747 A CN 113381747A
Authority
CN
China
Prior art keywords
field effect
voltage domain
effect transistor
signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110927225.1A
Other languages
English (en)
Inventor
王冬辉
王昕宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Aolingke Electronic Technology Co ltd
Original Assignee
Shanghai Aolingke Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Aolingke Electronic Technology Co ltd filed Critical Shanghai Aolingke Electronic Technology Co ltd
Priority to CN202110927225.1A priority Critical patent/CN113381747A/zh
Publication of CN113381747A publication Critical patent/CN113381747A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供了一种高速低摆幅的电平转换电路，包括：包括转换模块和加速模块；加速模块与转换模块的输入端、输出端相连；转换模块，用于将第一电压域的输入信号转换成第二电压域的输出信号；加速模块包括第一加速单元；第一加速单元包括一PMOS场效应管；该PMOS场效应管的栅极连接输入信号的反相信号，源极连接输出信号，漏极连接第二电压域的低电平。本发明可以提供一种低摆幅的电平转换电路，并且在低摆幅下仍保持较高的转换速度，从而满足高频信号传输的要求。

Description

一种高速低摆幅的电平转换电路
技术领域
本发明涉及集成电路设计技术领域，尤指一种高速低摆幅的电平转换电路。
背景技术
随着芯片技术、工艺的革新及低功耗芯片的需求，新的芯片供电电压越来越低。当设备内部同时使用供电电压不同的电路，不同供电电压的电路之间需要相互传递信号时，必须进行电平转换。通过电平转换电路将一种电压域所对应的高电平信号及低电平信号(VIH，VIL)转换成另一种电压域对应的高电平信号及低电平信号(VOH，VOL)。
常见的一种电平转换，如图5所示，输入信号的摆幅（即信号的波动范围）（VIH-VIL）小于输出信号的摆幅（VOH-VOL），即将低摆幅信号（即信号的波动范围小）转换成高摆幅信号（即信号的波动范围大）。
在有些应用场景，需要将高摆幅信号转换成低摆幅信号，如图6的a、b、c所示，这种需求的特点是：VOH≤VIH ，VOL≥VIL，（VOH-VOL）<（VIH-VIL）。
图7是一种实现图6要求的电平转换电路。
假设输入信号VI的电压范围在VIL~VIH之间，输出信号VO的电压范围在VOL~VOH之间，其中VIH=VOH，VOL＞VIL（符合图6中a场景）。对该电平转换电路进行仿真，得到图8所示仿真图。其中，VIH=VOH=1v，扫描VOL从0v到1v，步进为0.1v。
由图8可见，随着VOL的提升，当VI为1v时，VO的下降时间越来越长，当VOL=0.7v时，2GHz频率下，VO的下降时间已经增长到不能稳定到达VOL。原因是图7中NMOS管的栅源电压Vgs已经低到不能顺利的使NMOS导通，严重限制了该电平转换电路在高频下的应用。
图7所示电路在图6中b和6中c场景中也分别面临类似的问题。
随着通讯、仪器等应用环境对电路速度要求越来越高，对高速电平转换电路的速度要求达到几十GHz。因此有必要提供一种新型的高速低摆幅电平转换电路。
发明内容
本发明的目的之一是为了克服现有技术中存在的至少部分不足，提供了一种高速低摆幅的电平转换电路。
本发明提供的技术方案如下：
一种高速低摆幅的电平转换电路，包括转换模块和加速模块；所述加速模块与所述转换模块的输入端、输出端相连；所述转换模块，用于将第一电压域的输入信号转换成第二电压域的输出信号；所述加速模块包括第一加速单元和/或第二加速单元；所述第一加速单元，用于当所述输出信号从第二电压域的高电平向低电平变化时，将所述输出信号的电平快速拉到第二电压域的低电平；所述第二加速单元，用于当所述输出信号从第二电压域的低电平向高电平变化时，将所述输出信号的电平快速拉到第二电压域的高电平。
可选地，所述第一加速单元包括一PMOS场效应管；所述PMOS场效应管的栅极连接所述输入信号的反相信号，源极连接所述输出信号，漏极连接所述第二电压域的低电平。
可选地，所述第二加速单元包括一NMOS场效应管；所述NMOS场效应管的栅极连接所述输入信号的反相信号，源极连接所述输出信号，漏极连接所述第二电压域的高电平。
可选地，所述转换模块包括第一场效应管和第二场效应管；
所述第一场效应管的栅极连接所述输入信号，源极连接所述第二电压域的高电平，漏极连接所述输出信号；所述第二场效应管的栅极与所述第一场效应管的栅极相连接，源极连接所述第二电压域的低电平，漏极与所述第一场效应管的漏极相连接。
本发明还提供一种高速低摆幅的电平转换电路，包括第一路转换模块、第二路转换模块、第一路加速模块和第二路加速模块；
所述第一路加速模块的第一端与所述第二路转换模块的输入端相连，所述第一路加速模块的第二端与所述第一路转换模块的输出端相连；所述第二路加速模块的第一端与所述第一路转换模块的输入端相连，所述第二路加速模块的第二端与所述第二路转换模块的输出端相连；
所述第一路转换模块，用于将第一电压域的第一输入信号转换成第二电压域的第一输出信号；所述第二路转换模块，用于将第一电压域的第二输入信号转换成第二电压域的第二输出信号；所述第一输入信号和所述第二输入信号构成输入差分信号，所述第一输出信号和所述第二输出信号构成输出差分信号；
所述第一路加速模块，用于在所述第一路转换模块输出所述第一输出信号时加快所述第一输出信号的建立；所述第二路加速模块，用于在所述第二路转换模块输出所述第二输出信号时加快所述第二输出信号的建立。
可选地，每路加速模块，用于当其第二端的信号从第二电压域的高电平向低电平变化时，将其第二端的信号快速拉到第二电压域的低电平。
可选地，所述加速模块包括一PMOS场效应管；所述PMOS场效应管的栅极为所述加速模块的第一端，源极为所述加速模块的第二端，漏极连接所述第二电压域的低电平。
可选地，每路加速模块，用于当其第二端的信号从第二电压域的低电平向高电平变化时，将其第二端的信号快速拉到第二电压域的高电平。
可选地，所述加速模块包括一NMOS场效应管；所述NMOS场效应管的栅极为所述加速模块的第一端，源极为所述加速模块的第二端，漏极连接所述第二电压域的高电平。
可选地，每路加速模块，用于当其第二端的信号从第二电压域的高电平向低电平变化时，将其第二端的信号快速拉到第二电压域的低电平；当其第二端的信号从第二电压域的低电平向高电平变化时，将其第二端的信号快速拉到第二电压域的高电平。
可选地，所述加速模块包括两个场效应管，其中一个为PMOS场效应管，另一个为NMOS场效应管；所述两个场效应管的栅极相互连接，作为所述加速模块的第一端；所述两个场效应管的源极相互连接，作为所述加速模块的第二端；所述PMOS场效应管的漏极连接所述第二电压域的低电平，所述NMOS场效应管的漏极连接所述第二电压域的高电平。
通过本发明提供的一种高速低摆幅的电平转换电路，至少能够带来以下有益效果：本发明可以克服传统低摆幅的电平转换电路的工作频率低的缺陷，将电平转换电路的工作频率提升到几十GHz，从而满足高频信号传输的要求；通过引入差分结构可消除或减轻高速模拟电路中的共模噪声，增加信号传输的可靠性。本发明提供的高速电平转换电路，可用于混频器、射频模数转换器、射频数模转换器等高频器件中。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对一种高速低摆幅的电平转换电路的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本发明提供的一种高速低摆幅的电平转换电路的一个实施例的电路原理图；
图2是本发明提供的一种高速低摆幅的电平转换电路的另一个实施例的电路图；
图3是本发明提供的一种高速低摆幅的电平转换电路的另一个实施例的电路图；
图4是本发明提供的一种高速低摆幅的电平转换电路的另一个实施例的电路图；
图5是一种将低摆幅信号转换成高摆幅信号的电平转换场景示意图；
图6是将高摆幅信号转换成低摆幅信号的电平转换场景示意图；
图7是现有技术中一种实现图6场景的电平转换电路的结构示意图；
图8是图7所示电路在图6中a场景下的仿真示意图；
图9是本发明提供的另一种高速低摆幅的电平转换电路的一个实施例的电路原理图；
图10是本发明提供的另一种高速低摆幅的电平转换电路的另一个实施例的电路图；
图11是图10所示电路在图6中a场景、信号频率2GHz下的仿真示意图；
图12是图10所示电路在图6中a场景、信号频率20GHz下的仿真示意图；
图13是本发明提供的另一种高速低摆幅的电平转换电路的另一个实施例的电路图；
图14是本发明提供的另一种高速低摆幅的电平转换电路的另一个实施例的电路图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘制了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
正如背景技术部分所述，现有技术中的低摆幅的电平转换电路其最高传输速度有限，在更高速传输时，性能较低。现提供多种可实现高速传输的低摆幅电平转换电路，具体详述如下。
实施例1
如图1所示，一种高速低摆幅的电平转换电路，包括转换模块10和加速模块20。加速模块20与转换模块10的输入端、输出端相连。
转换模块10，用于将第一电压域的输入信号VI转换成第二电压域的输出信号VO。第二电压域的高电平VOH不高于第一电压域的高电平VIH，第二电压域的低电平VOL不低于第一电压域的低电平VIL，输入信号VI的电平范围为VIL~VIH，输出信号VO的电平范围为VOL~VOH，其中，VOH≤VIH ，VOL≥VIL，（VOH-VOL）<（VIH-VIL），即输出信号VO的摆幅（=VOH-VOL）小于输入信号VI的摆幅（=VIH-VIL）。
转换模块10可采用传统的电平转化电路，如图2所示，包括第一场效应管Ma和第二场效应管Mb。第一场效应管Ma的栅极连接输入信号VI，源极连接第二电压域的高电平VOH，漏极连接输出信号VO；第二场效应管Mb的栅极与第一场效应管Ma的栅极相连接，源极连接第二电压域的低电平VOL，漏极与第一场效应管的漏极Ma相连接。
加速模块20的一种实施方式为：加速模块20包括第一加速单元21。第一加速单元21，用于当输出信号VO从第二电压域的高电平向低电平变化时，将输出信号VO的电平快速拉到第二电压域的低电平VOL。
第一加速单元21，可如图2所示，包括一PMOS场效应管；PMOS场效应管的栅极连接输入信号VI的反相信号VN，源极连接输出信号VO，漏极连接第二电压域的低电平。VN信号可以由输入信号VI经反相器处理得到。这种实施方式可实现图6中a场景的高速电平转换。
加速模块20的另一种实施方式为：加速模块20包括第二加速单元22。第二加速单元22，用于当输出信号VO从第二电压域的低电平向高电平变化时，将输出信号VO的电平快速拉到第二电压域的高电平VOH。
第二加速单元22，可如图3所示，包括一NMOS场效应管；该NMOS管的栅极连接输入信号VI的反相信号VN，源极连接输出信号VO，漏极连接第二电压域的高电平VOH。这种实施方式可实现图6中b场景的高速电平转换。
加速模块20的另一种实施方式为：加速模块20包括第一加速单元21和第二加速单元22。如图4所示，第一加速单元21为一PMOS场效应管，该PMOS场效应管的栅极连接输入信号VI的反相信号VN，源极连接输出信号VO，漏极连接第二电压域的低电平。第二加速单元22为一NMOS场效应管,该NMOS管的栅极连接输入信号VI的反相信号VN，源极连接输出信号VO，漏极连接第二电压域的高电平VOH。这种实施方式可实现图6中c场景的高速电平转换。
实施例2
如图9所示，一种高速低摆幅的电平转换电路，包括第一路转换模块30、第二路转换模块40、第一路加速模块50和第二路加速模块60。
第一路加速模块50的第一端与第二路转换模块40的输入端相连，第一路加速模块50的第二端与第一路转换模块30的输出端相连；第二路加速模块60的第一端与第一路转换模块30的输入端相连，第二路加速模块60的第二端与第二路转换模块40的输出端相连。
第一路转换模块30，用于将第一电压域的第一输入信号VIN转换成第二电压域的第一输出信号VOP；第二路转换模块40，用于将第一电压域的第二输入信号VIP转换成第二电压域的第二输出信号VON；第一输入信号VIN和第二输入信号VIP构成输入差分信号，第一输出信号VOP和第二输出信号VON构成输出差分信号。
第一路加速模块，用于在第一路转换模块输出第一输出信号时加快第一输出信号的建立；第二路加速模块，用于在第二路转换模块输出第二输出信号时加快第二输出信号的建立。
两路转换模块的电路结构相同，可采用传统的电平转化电路。
每路转换模块包括两个场效应管，两个场效应管的栅极相连接，两个场效应管的漏极相连接，一个场效应管的源极连接第二电压域的高电平，另一个场效应管的源极连接第二电压域的低电平。
如图10所示，以第一路转换模块30为例，该模块包括第一场效应管Ma和第二场效应管Mb。第一场效应管Ma的栅极连接输入信号VIN，源极连接第二电压域的高电平VOH，漏极连接输出信号VOP；第二场效应管Mb的栅极与第一场效应管Ma的栅极相连接，源极连接第二电压域的低电平VOL，漏极与第一场效应管的漏极Ma相连接。
两路加速模块的电路结构相同。
加速模块的一种实施方式为：每路加速模块用于当其第二端的信号从第二电压域的高电平VOH向低电平VOL变化时，将其第二端的信号快速拉到第二电压域的低电平VOL。
具体地，如图10所示，以第一路加速模块50为例，该模块包括一PMOS场效应管M1，场效应管M1的栅极为该加速模块的第一端，源极为该加速模块的第二端，漏极连接第二电压域的低电平VOL。
当第一输入信号VIN上升时，如果出现PMOS管Mb的Vgs太小导致第一输出信号VOP下降时间增长时，VIP处在下降沿，故PMOS管M1导通，加速VOP的下降。VON端类似，VIN和PMOS管M2加速第二输出信号VON的下降速度。
该电路的仿真结果如图11所示，可以看出，在信号频率为2GHz时，随着VOL的抬升，输出信号VOP的下降时间并没有明显变化，相比图8其一致性改进卓著。
图12与图11相比，把信号频率从2GHz提升至20GHz，可看出，在本仿真所用28nmCMOS工艺下，该电平转换电路可以工作在数十GHz。
这种实施方式提供了一种差分结构的电平转换电路，可实现图6中a场景的高速电平转换，同时差分结构可消除或减轻高速模拟电路中的共模噪声，增加信号传输的可靠性。
加速模块的另一种实施方式为：每路加速模块，用于当其第二端的信号从第二电压域的低电平VOL向高电平VOH变化时，将其第二端的信号快速拉到第二电压域的高电平VOH。
具体地，如图13所示，以第一路加速模块50为例，该模块包括一NMOS场效应管M1，场效应管M1的栅极为该加速模块的第一端，源极为该加速模块的第二端，漏极连接第二电压域的高电平VOH。
这种实施方式提供了一种差分结构的电平转换电路，可实现图6中b场景的高速电平转换，同时差分结构可消除或减轻高速模拟电路中的共模噪声，增加信号传输的可靠性。
加速模块的另一种实施方式为：每路加速模块，用于当其第二端的信号从第二电压域的高电平向低电平变化时，将其第二端的信号快速拉到第二电压域的低电平；当其第二端的信号从第二电压域的低电平向高电平变化时，将其第二端的信号快速拉到第二电压域的高电平。
具体地，如图14所示，以第一路加速模块50为例，该模块包括两个场效应管，一个为PMOS管，另一个为NMOS管。
两个场效应管的栅极相互连接，作为加速模块的第一端；两个场效应管的源极相互连接，作为加速模块的第二端；PMOS管的漏极连接第二电压域的低电平VOL，NMOS管的漏极连接第二电压域的高电平VOH。
这种实施方式提供了一种差分结构的电平转换电路，可实现图6中c场景的高速电平转换，同时差分结构可消除或减轻高速模拟电路中的共模噪声，增加信号传输的可靠性。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种高速低摆幅的电平转换电路，其特征在于，包括转换模块和加速模块；
所述加速模块与所述转换模块的输入端、输出端相连；
所述转换模块，用于将第一电压域的输入信号转换成第二电压域的输出信号；
所述加速模块包括第一加速单元；
所述第一加速单元包括一PMOS场效应管；所述PMOS场效应管的栅极连接所述输入信号的反相信号，源极连接所述输出信号，漏极连接所述第二电压域的低电平。
2.根据权利要求1所述的电平转换电路，其特征在于，所述加速模块还包括第二加速单元：
所述第二加速单元，用于在所述输出信号从第二电压域的低电平向高电平变化时，将所述输出信号的电平快速拉到第二电压域的高电平。
3.根据权利要求2所述的电平转换电路，其特征在于：
所述第二加速单元包括一NMOS场效应管；所述NMOS场效应管的栅极连接所述输入信号的反相信号，源极连接所述输出信号，漏极连接所述第二电压域的高电平。
4.一种高速低摆幅的电平转换电路，其特征在于，包括第一路转换模块、第二路转换模块、第一路加速模块和第二路加速模块；
所述第一路加速模块的第一端与所述第二路转换模块的输入端相连，所述第一路加速模块的第二端与所述第一路转换模块的输出端相连；所述第二路加速模块的第一端与所述第一路转换模块的输入端相连，所述第二路加速模块的第二端与所述第二路转换模块的输出端相连；
所述第一路转换模块，用于将第一电压域的第一输入信号转换成第二电压域的第一输出信号；所述第二路转换模块，用于将第一电压域的第二输入信号转换成第二电压域的第二输出信号；所述第一输入信号和所述第二输入信号构成输入差分信号，所述第一输出信号和所述第二输出信号构成输出差分信号；
所述第一路加速模块，用于在所述第一路转换模块输出所述第一输出信号时加快所述第一输出信号的建立；
所述第二路加速模块，用于在所述第二路转换模块输出所述第二输出信号时加快所述第二输出信号的建立。
5.根据权利要求4所述的电平转换电路，其特征在于：
每路加速模块，用于当其第二端的信号从第二电压域的高电平向低电平变化时，将其第二端的信号快速拉到第二电压域的低电平。
6.根据权利要求5所述的电平转换电路，其特征在于：
所述加速模块包括一PMOS场效应管；
所述PMOS场效应管的栅极为所述加速模块的第一端，源极为所述加速模块的第二端，漏极连接所述第二电压域的低电平。
7.根据权利要求4所述的电平转换电路，其特征在于：
每路加速模块，用于当其第二端的信号从第二电压域的低电平向高电平变化时，将其第二端的信号快速拉到第二电压域的高电平。
8.根据权利要求7所述的电平转换电路，其特征在于：
所述加速模块包括一NMOS场效应管；
所述NMOS场效应管的栅极为所述加速模块的第一端，源极为所述加速模块的第二端，漏极连接所述第二电压域的高电平。
9.根据权利要求4所述的电平转换电路，其特征在于：
每路加速模块，用于当其第二端的信号从第二电压域的高电平向低电平变化时，将其第二端的信号快速拉到第二电压域的低电平；当其第二端的信号从第二电压域的低电平向高电平变化时，将其第二端的信号快速拉到第二电压域的高电平。
10.根据权利要求9所述的电平转换电路，其特征在于：
所述加速模块包括两个场效应管，其中一个为PMOS场效应管，另一个为NMOS场效应管；
所述两个场效应管的栅极相互连接，作为所述加速模块的第一端；所述两个场效应管的源极相互连接，作为所述加速模块的第二端；所述PMOS场效应管的漏极连接所述第二电压域的低电平，所述NMOS场效应管的漏极连接所述第二电压域的高电平。
CN202110927225.1A 2021-08-13 2021-08-13 一种高速低摆幅的电平转换电路 Pending CN113381747A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110927225.1A CN113381747A (zh) 2021-08-13 2021-08-13 一种高速低摆幅的电平转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110927225.1A CN113381747A (zh) 2021-08-13 2021-08-13 一种高速低摆幅的电平转换电路

Publications (1)

Publication Number Publication Date
CN113381747A true CN113381747A (zh) 2021-09-10

Family

ID=77577052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110927225.1A Pending CN113381747A (zh) 2021-08-13 2021-08-13 一种高速低摆幅的电平转换电路

Country Status (1)

Country Link
CN (1) CN113381747A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03289817A (ja) * 1990-04-06 1991-12-19 Nippon Telegr & Teleph Corp <Ntt> 増幅回路
CN109831203A (zh) * 2018-12-31 2019-05-31 武汉芯动科技有限公司 转换装置
CN110417403A (zh) * 2019-07-31 2019-11-05 上海华力微电子有限公司 一种高速电位平移电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03289817A (ja) * 1990-04-06 1991-12-19 Nippon Telegr & Teleph Corp <Ntt> 増幅回路
CN109831203A (zh) * 2018-12-31 2019-05-31 武汉芯动科技有限公司 转换装置
CN110417403A (zh) * 2019-07-31 2019-11-05 上海华力微电子有限公司 一种高速电位平移电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KYOUNG-HOI KOO等: "A new level-up shifter for high speed and wide range interface in ultra deep sub-micron", 《2005 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS》 *
王佳妮 等: "一种低功耗高稳态电平位移电路", 《微电子学》 *
赵坚勇编著: "《数字电视技术》", 31 January 2016, 西安电子科技大学出版社 *

Similar Documents

Publication Publication Date Title
US8354873B2 (en) Transmission gate and semiconductor device
US7868659B2 (en) I/O buffer with twice the supply voltage tolerance using normal supply voltage devices
KR20120136675A (ko) 레벨 쉬프터
US20140104088A1 (en) Differential switch drive circuit and current steering digital-to-analog converter
CN107181482B (zh) 输入输出接收电路
US11290091B2 (en) High-speed regenerative comparator circuit
US11632101B1 (en) Voltage level shifter applicable to very-low voltages
KR20010087131A (ko) 레벨 컨버터 회로
US20070024479A1 (en) Digital-to-analog converter and related level shifter thereof
CN113381747A (zh) 一种高速低摆幅的电平转换电路
CN110798201A (zh) 一种高速耐压电平转换电路
US20090212823A1 (en) Low Jitter CMOS to CML Converter
TWM598009U (zh) 具輸出控制電路之電位轉換器
CN108206689B (zh) 电平转换驱动电路
TWM586017U (zh) 低功率電位轉換器
TWI804248B (zh) 具有低傳輸延遲的位準轉換器
TWM576365U (zh) 低功率電壓位準轉換器
CN110855285B (zh) 高频电平转换器
US8502559B2 (en) Level translator
CN111162790B (zh) 一种基于电感拓频的缓冲器及其采样前端电路
CN111130551B (zh) 一种基于电感拓频的缓冲器及其采样前端电路
CN215222162U (zh) 低电平逻辑转高电平逻辑的高频电平转换电路与电路系统
Joshi et al. A wide range level shifter using a self biased cascode current mirror with ptl based buffer
TWM645482U (zh) 高速低功率損耗電位轉換器
TWM618862U (zh) 低功耗電位轉換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210910