CN113366630A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN113366630A
CN113366630A CN202080012133.4A CN202080012133A CN113366630A CN 113366630 A CN113366630 A CN 113366630A CN 202080012133 A CN202080012133 A CN 202080012133A CN 113366630 A CN113366630 A CN 113366630A
Authority
CN
China
Prior art keywords
mounting hole
housing
case
semiconductor module
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080012133.4A
Other languages
English (en)
Inventor
杉山贵纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN113366630A publication Critical patent/CN113366630A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14329—Housings specially adapted for power drive units or power converters specially adapted for the configuration of power bus bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

抑制在树脂成型半导体模块的壳体时产生裂纹、空隙(孔隙)。在具备半导体元件(3)的半导体模块(1)中，形成为以下结构：半导体模块(1)具备用于收纳半导体元件(3)的壳体(13)，通过树脂成型使安装孔(17)与壳体一体地形成，该安装孔(17)用于利用自攻螺丝(18)将印刷基板(4)安装于壳体(13)的上表面，安装孔(17)的整体形成为圆柱形状，安装孔(17)的顶端形成为半球状。

Description

半导体模块
技术领域
本发明涉及具备半导体元件的半导体模块。
背景技术
半导体模块具有设有IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属-氧化物半导体场效应晶体管)、FWD(Free Wheeling Diode：续流二极管)等半导体元件的基板，用于变换器装置等。
这样的半导体模块具备用于安装基板的壳体。壳体由注射成型等树脂成型来成型，向形成于模具内部的模腔空间填充熔融的树脂，使树脂固化而成形成形品。作为在这样的半导体装置的壳体安装基板的安装单元，公知有埋设了金属制的柱状组件的螺纹座的单元(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2001-36003号公报
发明内容
发明要解决的问题
然而，对于专利文献1的壳体，必须与壳体分开地准备金属制的螺纹座，不仅会增加部件成本，并且为了安装螺纹座也很费工夫。此外，如图5所示，在使安装孔70与壳体50一体地树脂成型的情况下，在安装孔的端部70a形成有角70b，该安装孔70用于利用自攻螺丝18安装印刷基板4。因此，在树脂成型壳体50时，在使安装孔70与壳体50一体成型的情况下，存在树脂滞留在安装孔70的端部70a附近的情况。而且，在树脂成型时，壳体50的外侧先冷却，内侧后冷却，其结果是，在壳体50的外侧和内侧的收缩差的作用下该壳体50被拉伸。由此，有时壳体50内的细部形成裂纹81或产生空隙(孔隙)82。
当在安装孔70附近产生裂纹81、空隙82的情况下，存在若利用自攻螺丝18对安装孔70进行攻丝则会产生强度不足，在拧紧自攻螺丝18时壳体破损的可能性。此外，当在安装孔70附近产生裂纹81、空隙82的情况下，若利用自攻螺丝18对安装孔70进行攻丝，则有可能使利用攻丝进行螺纹切削而成的螺纹牙崩损，在达到规定转矩之前产生转矩损失，使自攻螺丝18空转。
本发明是鉴于上述的问题而完成的，其目的之一在于提供一种半导体模块，能够抑制在树脂成型半导体模块的壳体时产生裂纹、空隙(孔隙)。
用于解决问题的方案
本实施方式的具备半导体元件的半导体模块在其一技术方案中，其特征在于，该半导体模块具备用于收纳所述半导体元件的壳体，通过树脂成型使安装孔与所述壳体一体地形成，该安装孔用于利用螺丝将印刷基板安装于所述壳体的上表面，所述安装孔的整体形成为圆柱形状，所述安装孔的顶端形成为半球状。
发明的效果
根据本发明，能够提供一种半导体模块，能够抑制在树脂成型半导体装置的壳体时产生裂纹、空隙(孔隙)。
附图说明
图1是表示包含本实施方式的半导体模块的半导体装置的一例的截面示意图。
图2是表示本实施方式的半导体模块的壳体的一例的俯视图。
图3表示沿着a-a’线在厚度方向上剖切图2所示的壳体并从箭头方向观察到的剖视图。
图4表示将图3所示的安装孔的剖视图放大后的图。
图5是表示树脂成型的以往的壳体的一例的图。
具体实施方式
以下，对能够应用本发明的半导体装置进行说明。图1是表示包含本实施方式的半导体模块1的半导体装置100的一例的截面示意图。另外，以下所示的半导体装置只不过是一例，并不限定于此，能够适当变更。在本说明书中，俯视是指从与绝缘电路板垂直的方向观察半导体装置的情况。
半导体装置100例如被应用于功率模块等电力变换装置。如图1所示，在半导体模块1中安装绝缘电路板2而构成。半导体模块1包括基板12、半导体元件3以及壳体13而构成，该基板12是散热板，该半导体元件3配置于绝缘电路板2的上表面，该壳体13包围绝缘电路板2和半导体元件3的周围。绝缘电路板2配置于基板12的上表面。此外，半导体模块1安装于冷却器等外部设备11而构成。
外部设备11例如由散热器、散热片、水冷套等冷却器构成，具有俯视时方形状。外部设备11在上表面具有与半导体模块1接合的平滑的接合面。外部设备11由铜、铝等金属或者包含一种以上这些金属的合金形成，表面例如被施加电镀处理。另外，在上述的实施方式中，对外部设备11由冷却器构成的例子进行了说明，但不限于此。例如，也可以是，由未图示的单元构成。
基板12作为散热板发挥功能，对铜等的金属板的表面施加电镀处理，例如具有俯视时矩形状。基板12在上表面具有与绝缘电路板2接合的平滑的接合面。
绝缘电路板2层叠金属层和绝缘层而构成，形成为比基板12的上表面小的俯视时矩形状。具体地说，绝缘电路板2具有包括上表面(一侧的面)和与上表面相反的一侧的下表面(另一侧的面)的绝缘板20、形成于绝缘板20的上表面的第1金属层21以及形成于绝缘板20的下表面的第2金属层22。绝缘板20、第1金属层21以及第2金属层22的厚度既可以相同，也可以各自不同。
绝缘板20由陶瓷等绝缘体形成，第1金属层21和第2金属层22例如由铜箔形成。第1金属层21构成与半导体元件电连接的电路层。第1金属层21具有平面，在绝缘板20的上表面配置规定的电路图案而构成。具体地说，第1金属层21的外缘部位于比绝缘板20的外缘部稍微靠内侧的位置。
第2金属层22具有平面，具有覆盖绝缘板20的下表面的大致整体的俯视时矩形状。具体地说，第2金属层22的外缘部位于比绝缘板20的外缘部稍微靠内侧的位置。绝缘电路板2的第2金属层22的下表面与基板12的上表面接合。
如此构成的绝缘电路板2例如由DCB(Direct Copper Bonding：直接铜焊)基板、AMB(Active Metal Brazing：活性金属钎焊)基板形成。此外，绝缘板20也可以使用氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)等陶瓷材料形成。绝缘电路板2例如配置于基板12的上表面中央。
在绝缘电路板2的第1金属层21的上表面配置有半导体元件3。半导体元件3例如由硅(Si)、碳化硅(SiC)等半导体基板形成。半导体元件3例如是俯视时矩形状(方形状)。半导体元件3在第1金属层21上的大致中央配置有三个。半导体元件3分别借助焊料S等接合材料配置在第1金属层21上。由此，半导体元件3与第1金属层21电连接。另外，半导体元件3的个数、配置部位不限定于此，能够适当变更。
另外，作为半导体元件3，使用IGBT(Insulated Gate Bipolar Transistor)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor)等开关元件、FWD(FreeWheeling Diode)等二极管。此外，作为半导体元件3，也可以使用使IGBT和FWD一体化的RC(Reverse Conducting：反向传导)-IGBT、相对于反偏压具有充分的耐压的RB(ReverseBlocking：反向阻断)-IGBT等。
壳体13是收纳绝缘电路板2和半导体元件3的框体。壳体13由通过注射成型而成型的合成树脂来成型，包围绝缘电路板2的外周侧。壳体13和后述的盖部由热塑性树脂构成。作为这样的树脂，存在PPS树脂、PBT树脂、PBS树脂、PA树脂或者ABS树脂等。此外，也可以根据需要在这些树脂中添加填料等。壳体13的下表面与基板12的上表面相对，利用未图示的接合材料(粘接剂)将壳体13与绝缘电路板2接合。
壳体13配置于绝缘电路板2和半导体元件3的周围，规定后述的密封树脂15所填充的空间。壳体13形成为与基板12的外形相对应的俯视时四角环状，沿着绝缘电路板2的厚度方向(铅垂方向)竖立。在壳体13的规定四角环形状的各边埋设有外部端子14。外部端子14形成为剖视时字母L状，一端从壳体13的内壁面突出，另一方面，另一端从壳体13的上表面突出。外部端子14例如通过嵌入成形而与壳体13一体化。在后面叙述壳体13的详情。
三个半导体元件3利用配线构件W电连接。此外，一部分的半导体元件3借助配线构件W与一侧的外部端子14电连接。而且，另一侧的外部端子14借助配线构件W与第1金属层21电连接。
另外，上述的各配线构件W使用导电线。导电线的材质能够使用金、铜、铝、金合金、铜合金、铝合金中的任一种或它们的组合。此外，也能够使用除了导电线以外的构件作为配线构件。例如，能够使用带、引线框作为配线构件。
由壳体13划分的壳体13的内部空间被密封树脂15密封。具体地说，密封树脂15在壳体13的内侧密封绝缘电路板2、半导体元件3、配线构件W以及外部端子14的局部。密封树脂15能够使用环氧树脂、硅胶。使密封树脂15向壳体13内填充直到上述的配线构件W被掩埋的高度为止。在填充了密封树脂15之后，在密封树脂15的上方安装盖部16。盖部16覆盖绝缘电路板2和半导体元件3的上方从而保护壳体13内。
图2是表示本实施方式的半导体模块1的壳体13的一例的俯视图。图3是沿着a-a’线在厚度方向上剖切图2所示的壳体并从箭头方向观察到的剖视图。图4表示将图3所示的安装孔的剖视图放大后的图。
在壳体13的外缘角部附近形成有用于利用螺丝安装印刷基板4的安装孔17a、17b、17c、17d。安装孔17a、17b、17c、17d分别形成在与形成于印刷基板4的贯通孔28相对应的位置。在不需要特别区分地说明安装孔17a、17b、17c、17d的情况下，以下，称为“安装孔17”。安装孔17与壳体13一体地形成。
安装孔17作为自攻螺丝18的螺丝孔而形成。经由印刷基板4的贯通孔28在安装孔17拧紧自攻螺丝18，从而使印刷基板4固定在壳体13之上。安装孔17的整体形状形成为圆柱状，俯视时形成为圆状。圆柱不仅包含具有正圆的底面的形状，也包含具有稍微倾斜的圆台。在利用自攻螺丝18安装印刷基板4之前，安装孔17的内部未被螺纹切削，未形成螺纹牙。在利用自攻螺丝18安装印刷基板4时，安装孔17的内部才被自攻螺丝18螺纹切削而形成螺纹牙。此外，安装孔17的直径d1形成为1.0mm以上，5.0mm以下。优选的是，形成为2.0mm以上，3.0mm以下。
安装孔17的端部19形成为半球状。优选的是，端部19形成为相当于孔径的半径的圆角形状(日文：R形状)。半球状不仅包含利用穿过球的中心的面剖切的形状，也包含利用未穿过球的中心的面剖切的形状。此外，球不仅包含正圆体的形状，也包含椭圆体的形状。此外，相当于孔径的半径的圆角形状是指在安装孔17的端部19由安装孔17的半径r的尺寸形成的空间形状。安装孔17的半径r的尺寸基于安装孔17的直径d1来计算。由此，即使在使安装孔17与壳体13一体成型的情况下，在树脂成型时树脂材料沿着端部19的圆角顺畅地流动，因此，也能够抑制在壳体13内产生裂纹81(参照图5)、空隙(孔隙)82(参照图5)。而且，利用端部19的圆角，能够防止应力集中在端部19，能够抑制在壳体13内产生裂纹81、空隙82。
此外，能够抑制在壳体13内、特别是在安装孔17附近产生裂纹81、空隙82。由此，即使在利用自攻螺丝18对安装孔17进行攻丝的情况下，也能够防止由于裂纹81、空隙82引起的强度不足而使利用攻丝进行螺纹切削而成的螺纹牙崩损。因而，能够抑制转矩损失的产生，防止自攻螺丝18的空转。由此，能够抑制在拧紧自攻螺丝18时壳体13破损。
各安装孔17a、17b、17c、17d配置于安装孔座23a、23b、23c、23d。在不需要特别区分说明安装孔座23a、23b、23c、23d的情况下，以下称为“安装孔座23”。
安装孔座23形成有比安装孔座23的周围的壳体上表面29向上方突出的突出部30。突出部30的周围的尺寸d2形成为安装孔17的周围0.5mm以上，4.0mm以下。优选的是，形成为1.0mm以上，2.0mm以下。此外，自壳体上表面29至突出部30的上端的高度尺寸d3形成为1.0mm以上，4.0mm以下。优选的是，形成为1.5mm以上，2.0mm以下。形成于安装孔座23的突出部30的上表面与印刷基板4的下表面接触而使印刷基板4固定于壳体13。
此外，如图4所示，安装孔17的自安装孔座23即突出部30的上端至端部19的长度尺寸d4形成得比自攻螺丝18的长度尺寸d5长。壳体13的自安装孔17的端部19至壳体13的下端13a的厚度尺寸d6形成为规定的第1尺寸以上。例如，厚度尺寸d6形成为1.0mm以上，6.00mm以下。优选的是，厚度尺寸d6形成为1.5mm以上，4.0mm以下。更优选的是，厚度尺寸d6形成为2.0mm以上，3.0mm以下。
同样地，如图2所示，壳体13的自安装孔17至壳体13的侧端13b的厚度尺寸d7形成为规定的第2尺寸以上。例如，厚度尺寸d7形成为0.5mm以上，4.0mm以下。优选的是，厚度尺寸d7形成为0.5mm以上，2.0mm以下。更优选的是，厚度尺寸d7形成为0.5mm以上，1.5mm以下。由此，在树脂成型壳体50时，能够防止树脂滞留在安装孔17的端部19附近，抑制在壳体50内的细部存在裂纹81或产生空隙82。而且，能够提高壳体13自身的强度，能够防止利用攻丝进行螺纹切削而成的螺纹牙崩损。因而，能够抑制转矩损失的产生，防止自攻螺丝18的空转。由此，能够抑制在拧紧自攻螺丝18时壳体13破损。
在壳体13的外周角部形成有用于安装外部设备11的设备孔24a、24b、24c、24d。以下，在不需要特别区分说明设备孔24a、24b、24c、24d的情况下，称为“设备孔24”。使螺栓等连接构件经由设备孔24a、24b、24c、24d螺纹紧固于外部设备11，从而使外部设备11安装于半导体模块1的下表面。
如图2所示，在壳体13的一端27a设有浇口G。优选的是，浇口G分别设于壳体13的一端27a的两侧的位置，即，与设备孔座25c、25d相对应的位置。壳体13由从壳体13的一端27a经由浇口G注入的树脂材料来树脂成型。在该情况下，在壳体13的另一端27b形成有安装孔17a、17b。此外，在壳体13的一端27a形成有安装孔17c、17d。在树脂成型时，当树脂材料流动时，在靠近浇口G处形成的安装孔17c、17d附近，具有树脂完全均匀地流动的倾向。与此相对，在远离浇口G处形成的安装孔17a、17b附近，具有一边卷入空气一边流动而易于产生空隙、气孔的倾向。即使在远离浇口G处形成有安装孔17a、17b的情况下，在树脂成型时，树脂材料沿着端部19的圆角顺畅地流动，因此，也能够抑制在壳体13内产生空隙、气孔。而且，浇口G设于壳体13的一端27a的两侧的位置。因此，在树脂成型时能够使树脂材料沿着壳体13的框直线地朝向另一端27b顺畅地流动，能够抑制在壳体13内产生空隙、气孔。
设备孔24a、24b、24c、24d配置于设备孔座25a、25b、25c、25d。在不需要特别区分说明设备孔座25a、25b、25c、25d的情况下，以下称为“设备孔座25”。如图2所示，壳体13的自设备孔座25至壳体13的侧端13b的厚度尺寸d8形成为与壳体13的自安装孔17至壳体13的侧端13b的厚度尺寸d7相同的尺寸。此外，如图4所示，安装孔17的下端(端部)19形成在比设备孔座25的上表面深的位置。如图2所示，安装孔17在俯视时壳体13的长度方向上配置在比设备孔座25靠内侧的位置。即，设备孔座25在俯视时壳体13的长度方向上配置在比安装孔17靠端部(一端27a、另一端27b)侧的位置。
设备孔座25的厚度尺寸d9形成为比壳体13的自安装孔17的端部19至壳体13的下端13a的厚度尺寸d6大的尺寸。设备孔座25的厚度尺寸d9形成为2.0mm以上，8.0mm以下。优选的是，形成为3.0mm以上，6.0mm以下。
在此，对浇口G设于壳体13的一端27a的设备孔座25的情况进行说明。首先，对浇口G设于图4的壳体13的右侧R并使树脂材料自设于右侧R的浇口G流动的情况即安装孔17靠近浇口G的情况进行说明。自设于右侧R的浇口G流动的树脂材料穿过供树脂材料流动的流路狭窄的设备孔座25，以较快的速度与安装孔17的端部19碰撞。在该情况下，若安装孔17的端部19无圆角，则树脂材料以较快的速度与端部19碰撞，从而树脂材料发生紊流而易于产生空洞。另一方面，在本实施方式中，从浇口G流动的树脂材料沿着端部19的圆角顺畅地流动，因此，能够抑制空隙、气孔的产生。
此外，对浇口G设于图4的壳体13的左侧L并使树脂材料自设于左侧L的浇口G流动的情况即安装孔17远离浇口G的情况进行说明。自设于左侧L的浇口G流动的树脂材料在安装孔17附近远离浇口G，因此，在树脂材料自浇口G流动至安装孔17的期间，树脂粘度上升。在该情况下，若安装孔17的端部19无圆角，则树脂材料在端部19附近流动速度进一步降低，在其前方的设备孔座25中，易于产生空隙、气孔。另一方面，在本实施方式中，树脂材料沿着端部19的圆角顺畅地流动，因此，能够抑制树脂速度的降低，抑制空隙、气孔的产生。
如图4所示，安装孔17的端部19侧的内径d1形成为比自攻螺丝18的直径d10稍微小的直径。此外，安装孔17的入口26的内径d11形成得比安装孔17的端部19侧的内径d1大。由此，在将自攻螺丝18拧入安装孔17时，作业人员易于将自攻螺丝18拧入安装孔17。因而，能够实现在制作半导体模块1时的作业效率的提高。
另外，如图2所示，外部端子14至少具备P(+)的输入端子14a、N(－)的输入端子14b、UVW的输出端子14c、半导体模块1的控制用端子14d以及壳体13内的温度传感器用的发射极端子14e。如图2所示，P(+)的输入端子14a配置于壳体13的一端27a，N(－)的输入端子14b配置于壳体13的另一端27b，UVW的输出端子14c配置于俯视时壳体13的上侧，控制用端子14d配置于俯视时壳体13的下侧，发射极端子14e配置于俯视时壳体13的右上。构成外部端子14的输入端子14a、输入端子14b、输出端子14c、控制用端子14d以及发射极端子14e各自的一端从壳体13的内壁面突出，另一方面，各自的另一端从壳体13的上表面突出。
另外，本发明不限定于上述的实施方式，能够进行各种变更来实施。在上述的实施方式中，对于在附加附图所图示的结构要件的大小、形状、功能等，不限定于此，能够在发挥本发明的效果的范围内进行适当变更。此外，只要不脱离本发明的目的的范围，就能够适当变更并实施。
在上述的实施方式的半导体模块1中，安装孔17成型有四个，但不限于此，只要至少成型一个以上即可。此外，在上述的实施方式的半导体模块1中，设备孔24与壳体13一体地树脂成型，但不限于此，也可以是相对于壳体13单独地成型。
产业上的可利用性
如以上所说明的那样，本发明具有能够抑制在树脂成型半导体模块的壳体时产生裂纹、空隙这样的效果，特别是，对于半导体模块的制造方法是有用的。
本申请基于2019年8月6日申请的日本特愿2019-144576。这里包含其全部内容。

Claims (6)

1.一种半导体模块，其具备半导体元件，其特征在于，
所述半导体模块具备用于收纳所述半导体元件的壳体，
通过树脂成型使安装孔与所述壳体一体地形成，该安装孔用于利用螺丝将印刷基板安装于所述壳体的上表面，
所述安装孔的整体形成为圆柱形状，所述安装孔的顶端形成为半球状。
2.根据权利要求1所述的半导体模块，其特征在于，
所述安装孔是自攻螺丝的螺丝孔。
3.根据权利要求2所述的半导体模块，其特征在于，
所述安装孔的长度尺寸比所述自攻螺丝的长度尺寸长。
4.根据权利要求1～3中任一项所述的半导体模块，其特征在于，
所述壳体在所述壳体的一端具有浇口，该壳体利用从所述浇口注入的树脂材料来树脂成型，
所述安装孔配置于所述壳体的另一端。
5.根据权利要求1～4中任一项所述的半导体模块，其特征在于，
所述半导体模块形成有用于安装外部设备的螺丝孔的设备孔座，
所述安装孔在俯视时所述壳体的长度方向上配置在比所述设备孔座靠内侧的位置，
所述安装孔的下端形成在比所述设备孔座的下表面深的位置。
6.根据权利要求1～5中任一项所述的半导体模块，其特征在于，
经由所述安装孔利用自攻螺丝将所述印刷基板安装于所述壳体。
CN202080012133.4A 2019-08-06 2020-06-24 半导体模块 Pending CN113366630A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019144576 2019-08-06
JP2019-144576 2019-08-06
PCT/JP2020/024723 WO2021024636A1 (ja) 2019-08-06 2020-06-24 半導体モジュール

Publications (1)

Publication Number Publication Date
CN113366630A true CN113366630A (zh) 2021-09-07

Family

ID=74502903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080012133.4A Pending CN113366630A (zh) 2019-08-06 2020-06-24 半导体模块

Country Status (5)

Country Link
US (1) US20210358827A1 (zh)
JP (1) JP7092269B2 (zh)
CN (1) CN113366630A (zh)
DE (1) DE112020000321T5 (zh)
WO (1) WO2021024636A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0734259U (ja) * 1993-12-01 1995-06-23 富士通テン株式会社 ねじ止め部のシール構造
JPH10166373A (ja) * 1996-12-16 1998-06-23 Showa Electric Wire & Cable Co Ltd 樹脂成形用金型装置
JP2003031735A (ja) * 2001-07-19 2003-01-31 Fuji Electric Co Ltd モジュール形半導体装置用外装ケース
JP2005282591A (ja) * 2004-03-26 2005-10-13 Nitto Seiko Co Ltd ボス部材とねじとの組合せ固定構造
JP2007187305A (ja) * 2005-12-14 2007-07-26 Ricoh Co Ltd タッピングねじ用下穴形状
CN201110300Y (zh) * 2007-10-31 2008-09-03 康佳集团股份有限公司 电子产品塑胶构件螺钉柱结构
US20140376184A1 (en) * 2012-04-16 2014-12-25 Fuji Electric Co. Ltd. Semiconductor device and cooler thereof
JP2016017412A (ja) * 2014-07-04 2016-02-01 株式会社豊田自動織機 電動圧縮機用インバータ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI256095B (en) * 2004-03-11 2006-06-01 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer and process for fabricating the same
JP4430472B2 (ja) 2004-07-12 2010-03-10 三菱電機株式会社 半導体装置
JP2006316818A (ja) 2005-05-10 2006-11-24 Ricoh Co Ltd 樹脂成形ハウジングのセルフタップ用ボス
JP6008204B2 (ja) * 2011-07-29 2016-10-19 パナソニックＩｐマネジメント株式会社 素子搭載用基板、ならびに半導体モジュールおよびその製造方法
JP5935374B2 (ja) 2012-02-17 2016-06-15 富士電機株式会社 半導体モジュールの製造方法
WO2015151235A1 (ja) * 2014-04-01 2015-10-08 富士電機株式会社 半導体装置
DE102017103292A1 (de) * 2017-02-17 2018-08-23 Lisa Dräxlmaier GmbH Verfahren zum herstellen einer interieureinheit für ein kraftfahrzeug und interieureinheit für ein kraftfahrzeug
JP6768569B2 (ja) * 2017-03-21 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2019144576A (ja) 2019-04-15 2019-08-29 シャープ株式会社 画像形成装置
US11473721B2 (en) * 2019-06-03 2022-10-18 Erico International Corporation Mounting bracket for electrical boxes

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0734259U (ja) * 1993-12-01 1995-06-23 富士通テン株式会社 ねじ止め部のシール構造
JPH10166373A (ja) * 1996-12-16 1998-06-23 Showa Electric Wire & Cable Co Ltd 樹脂成形用金型装置
JP2003031735A (ja) * 2001-07-19 2003-01-31 Fuji Electric Co Ltd モジュール形半導体装置用外装ケース
JP2005282591A (ja) * 2004-03-26 2005-10-13 Nitto Seiko Co Ltd ボス部材とねじとの組合せ固定構造
JP2007187305A (ja) * 2005-12-14 2007-07-26 Ricoh Co Ltd タッピングねじ用下穴形状
CN201110300Y (zh) * 2007-10-31 2008-09-03 康佳集团股份有限公司 电子产品塑胶构件螺钉柱结构
US20140376184A1 (en) * 2012-04-16 2014-12-25 Fuji Electric Co. Ltd. Semiconductor device and cooler thereof
JP2016017412A (ja) * 2014-07-04 2016-02-01 株式会社豊田自動織機 電動圧縮機用インバータ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
欧相麟: "螺丝柱常见缺陷分析与解决方案", Retrieved from the Internet <URL:百度文库> *

Also Published As

Publication number Publication date
DE112020000321T5 (de) 2021-11-04
JP7092269B2 (ja) 2022-06-28
WO2021024636A1 (ja) 2021-02-11
US20210358827A1 (en) 2021-11-18
JPWO2021024636A1 (ja) 2021-12-02

Similar Documents

Publication Publication Date Title
JP4760585B2 (ja) 電力用半導体装置
US11004756B2 (en) Semiconductor device
JP6119313B2 (ja) 半導体装置
US10748830B2 (en) Semiconductor device
US8373197B2 (en) Circuit device
US20160365296A1 (en) Electronic Devices with Increased Creepage Distances
US10959333B2 (en) Semiconductor device
US20220122902A1 (en) Semiconductor apparatus
US20160379912A1 (en) Semiconductor device
US11990393B2 (en) Semiconductor device including resin with a filler for encapsulating bridge member connected to a substrate
CN113366630A (zh) 半导体模块
US20160293524A1 (en) Printed Circuit Board Including a Leadframe with Inserted Packaged Semiconductor Chips
JP5772179B2 (ja) 半導体装置
US11456285B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2019079967A (ja) 半導体装置および半導体装置の製造方法
US11373939B2 (en) Quad leadframe packages and related methods
US9123708B2 (en) Semiconductor chip package
US20230335450A1 (en) Semiconductor device
US20230223314A1 (en) Semiconductor apparatus and vehicle
WO2023157482A1 (ja) 半導体モジュール、半導体装置、及び半導体装置の製造方法
JP7456292B2 (ja) 半導体モジュール
US20230069967A1 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method
JP2022039118A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2022050058A (ja) 半導体装置及び半導体装置の製造方法
CN117199011A (zh) 半导体模块以及半导体模块的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination