CN113366448A - 报告控制信息错误 - Google Patents

报告控制信息错误 Download PDF

Info

Publication number
CN113366448A
CN113366448A CN201980089984.6A CN201980089984A CN113366448A CN 113366448 A CN113366448 A CN 113366448A CN 201980089984 A CN201980089984 A CN 201980089984A CN 113366448 A CN113366448 A CN 113366448A
Authority
CN
China
Prior art keywords
memory
control information
error
memory device
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980089984.6A
Other languages
English (en)
Inventor
M·D·里希特
T·海因
W·A·斯皮尔科
M·布罗克斯
P·迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113366448A publication Critical patent/CN113366448A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G06F11/1469—Backup restoration techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/82—Solving problems relating to consistency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

描述用于报告控制信息错误的方法、系统和装置。可在操作期间监测存储器阵列的状态。在检测到错误(例如，在接收到的控制信息中)之后，所述存储器装置可进入第一状态(例如，锁定状态)并且可向主机装置指示检测到错误、在检测到所述错误之前所述存储器阵列的所述状态和/或携载所接收的控制信息的控制信号的至少一部分。所述主机装置可基于接收到所述错误的所述指示和/或所述控制信号的所述副本，诊断所述错误的原因。在识别和/或解析所述错误的所述原因之后，所述主机装置可基于从所述存储器装置接收到所述原始状态而发射一或多个命令(例如，解锁所述存储器装置并且将所述存储器阵列返回到所述原始状态)。

Description

报告控制信息错误
交叉引用
本专利申请案主张里希特(Richter)等人在2019年12月18日申请的标题为“报告控制信息错误(REPORTING CONTROL INFORMATION ERRORS)”的美国专利申请案第16/719,896号和里希特等人2018年12月19日申请的标题为“报告控制信息错误(REPORTINGCONTROL INFORMATION ERRORS)”的美国临时专利申请案第62/781,989号的优先权，所述申请案两者均转让给本受让人。
背景技术
下文大体上涉及操作存储器阵列，且更具体来说，涉及报告控制信息错误。
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置具有两个状态，通常标示为逻辑“1”或逻辑“0”。在其它系统中，可存储大于两个的状态。为了存取所存储信息，电子装置的组件可以读取或感测存储器装置中的至少一个所存储状态。为了存储信息，电子装置的组件可以在存储器装置中写入状态或对状态进行编程。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。非易失性存储器(例如，FeRAM、PCM、RRAM)可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是如此。易失性存储器装置(例如，DRAM)除非被外部电源定期刷新，否则可能随时间丢失其存储的状态。
可在外部控制器和存储器装置之间传送用于操作或存取存储器装置的控制信息。在一些情况下，在存储器装置处接收到的控制信息受损。期望改进用于管理此类情况的技术。
附图说明
图1说明如本文中所公开的支持报告控制信息错误的示范性系统的方面。
图2说明如本文中所公开的支持报告控制信息错误的示范性存储器装置的方面。
图3说明如本文中所公开的支持报告控制信息错误的示范性系统的方面。
图4说明如本文中所公开的支持报告控制信息错误的示范性存储器装置的方面。
图5说明如本文中所公开的用于报告控制信息错误的示范性定时图。
图6说明如本文中所公开的支持报告控制信息错误的示范性存储器装置的方面。
图7说明如本文中所公开的用于报告控制信息错误的示范性流程图。
图8说明如本文中所公开的用于报告控制信息错误的示范性处理流程。
图9和10说明如本文中所公开的表示支持报告控制信息错误的控制器的方面的框图。
图11和12说明如本文中所公开的用于报告控制信息错误的一或多种方法的流程图。
具体实施方式
包含控制信息(在本文中可以被称为控制信令)和数据(在本文中可以被称为控制信令数据信令)的电子发信可在存储器系统内传送。包含在控制信令中的控制信息可包含命令、地址或错误检测/校正信息，或其组合。在一些情况下，可在控制信息中检测到例如归因于发射、接收、信号巷道和/或定时错误引起的错误。
在一些情况下，在接收到的信息中(例如，在控制信息中)检测到错误之后，接收控制信息的装置(例如，存储器装置)可丢弃控制信息，例如制止执行控制信息中的命令，并且向发射控制信息的装置(例如，主机装置)指示在所接收的控制信息中检测到错误。然而，接收对在存储器装置处发生错误的指示可能不向主机装置指示发生什么类型的错误或什么原因引起错误，以及其它信息当中。也就是说，存储器装置可能够检测错误但可能不确定，或不能够确定错误原因或性质。
为了使主机装置能够更好地诊断所传送的控制信息中的错误的原因、性质或这两者，接收装置可为主机装置提供额外信息(例如，关于在控制信息中检测到的错误的原因和性质)。举例来说，接收装置可将接收到的包含受损控制信息的控制信号的至少一部分的若非完整但至少一部分的所存储副本发射到主机装置。并且主机装置接着可使用所接收的控制信号的信息(例如，副本)例如通过对照所发射的控制信号比较所接收的控制信号来确定错误原因。在一些情况下，通过允许主机装置诊断错误的原因或性质，主机装置可能够采取校正或避免后续通信中发生错误的措施(例如，通过更新调制方案或避免受损信号路径)。在一些实例中，指令寄存器和随附逻辑组件可包含在存储器装置中以存储失效控制信号。
在一些情况下，存储器装置可进入锁定状态直到主机装置识别和/或解析错误原因。进入锁定状态可包含制止执行所接收的命令并且关闭存储器装置处的所有存储器组。通过进入锁定状态，存储器装置可将存储于存储器阵列中的信息保存在存储器装置处。然而，在进入锁定状态之后，存储器装置在无另一装置(例如主机装置)辅助的情况下可不能够返回到其前一状态。
为了支持存储器装置的锁定状态，存储器装置可存储(例如，连续地存储)存储器阵列在正常操作(例如，非锁定操作)期间的状态并且可将在接收到的控制信息中检测到错误之前/之时存储的存储器阵列的状态发射到主机装置。举例来说，存储器装置可基于存储器阵列中的每一存储器组的最新数据，存储(例如，连续地存储)存储器组中最近存取的行的存储器地址和每一存储器组的状态(例如，存储器组是开启还是关闭)。在一些实例中，寄存器组和随附逻辑组件可包含在存储器装置中以存储存储器阵列的存储器地址和组状态(可被统称为“存储器状态”或“存储器状态信息”)。
下文在参考图1-2的存储器系统的上下文中进一步描述上文引入的本公开的特征。接着描述参考图3-8的用于报告控制信息错误的存储器装置、定时图、流程图和处理流程的具体实例。本公开的这些和其它特征进一步由涉及如参考图9-12所描述的报告控制信息错误的设备图、系统图和流程图说明并且参考所述设备图、系统图和流程图进行描述。
图1说明如本文中所公开的支持报告控制信息错误的示范性系统的方面。系统100可包含外部存储器控制器105、存储器装置110以及使外部存储器控制器105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置，但为易于描述，可将所述一或多个存储器装置描述为单个存储器装置110。
系统100可包含电子装置的各方面，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可为便携式电子装置的实例。系统100可为计算机、手提式计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等等的实例。存储器装置110可以是被配置成存储用于系统100的一或多个其它组件的数据的系统的组件。在一些实例中，系统100被配置成用于使用基站或接入点与其它系统或装置进行双向无线通信。在一些实例中，系统100能够进行机器类型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。
系统100的至少若干部分可以是主机装置的实例。这类主机装置可为使用存储器执行处理程序的装置的实例，例如计算装置、移动计算装置、无线装置、图形处理装置、图形处理单元(GPU)、通用GPU(GPGPU)、中央处理单元(CPU)、计算机、手提式计算机、平板计算机、智能电话、蜂窝式电话、可穿戴装置、连接互联网的装置、某一其它静止或便携式电子装置等。在某些情况下，主机装置可指代实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在某些情况下，外部存储器控制器105可被称为主机或主机装置。在一些实例中，系统100可为图形卡。主机装置可包含多个驱动器和使主机装置与存储器装置链接的多个信道。
在一些情况下，存储器装置110可以是被配置成与系统100的其它组件通信并提供可供系统100使用或参考的物理存储器地址或其它空间的独立装置或组件。在一些实例中，存储器装置110可被配置成与至少一种或多种不同类型的系统100合作。系统100的组件和存储器装置110之间的信令可用来支持调制信号的调制方案、用于传送信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100和存储器装置110之间的时钟信令和同步、定时惯例和其它因素。
存储器装置110可被配置成存储用于系统100的组件的数据。在一些情况下，存储器装置110可充当系统100的从属型装置(例如，对系统100通过外部存储器控制器105提供的命令作出响应及执行所述命令)。此类命令可以包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。在一些情况下，存取命令可以是促使存储器装置存储数据或从一或多个存储器单元读取数据的命令。存储器装置110可包含支持用于数据存储的所要或指定容量的两个或更多个存储器裸片160(例如，存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可以被称为多裸片存储器或封装(也被称为多芯片存储器或封装)。
系统100可另外包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可使用总线140与彼此耦合或电子通信。
处理器120可被配置成控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在此些情况下，处理器120可以是CPU、GPU、GPGPU或芯片上系统(SoC)的实例，以及其它实例。
在一些情况下，处理器120可并入到外部存储器控制器105中或为外部存储器控制器105的部分。在一些情况下，处理器120可为GPU。处理器120可执行如本文中所描述的配置总线发射线(例如，数据总线发射线)的各方面。举例来说，处理器120可将数据总线划分成两组发射线：传送控制信号的第一组和传送数据信号的第二组。
BIOS组件125可以是包含作为固件操作的BIOS的软件组件，它可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件之间的数据流，所述各种组件例如是外围组件130、I/O控制器135等。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件130可以是任何输入装置或输出装置，或此类装置的接口，其可集成到系统100中或与系统100集成在一起。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡槽，例如外围组件互连(PCI)或专门的图形端口。外围组件130可为所属领域的技术人员理解为外围装置的其它组件。
I/O控制器135可管理处理器120和外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与系统100集成的外围设备。在一些情况下，I/O控制器135可表示到外部外围组件的物理连接或端口。
输入装置145可表示在系统100外部并且可将信息、信号或数据提供到系统100或其组件的装置或信号。这可包含用户接口或与其它装置或在其它装置之间的接口。在一些情况下，输入装置145可为经由一或多个外围组件130与系统100介接的外围设备，或可由I/O控制器135管理。
输出装置150可以表示在系统100外部的装置或信号，其被配置成从系统100或其任何组件接收输出。输出装置150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等。在一些情况下，输出装置150可为经由一或多个外围组件130与系统100介接的外围设备，或可由I/O控制器135管理。
系统100的组件可由经设计以执行其功能的通用或专用电路构成。这可包含输出驱动器电路系统和各种其它电路元件，例如导电线、晶体管、电容器、电感器、电阻器、放大器，或者被配置成实行本文中所描述的功能的其它有源或无源元件。
存储器装置110可以包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可以包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，网格)，其中每一存储器单元被配置成存储至少一个位的数字数据。参考图2进一步描述存储器阵列170和/或存储器单元的特征。
存储器阵列170可为二维(2D)存储器单元阵列的实例或可为三维(3D)存储器单元阵列的实例。举例来说，2D存储器装置可以包含单一存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b和/或任何数量的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可彼此上下堆叠。在一些情况下，3D存储器装置中的存储器裸片160-N可称为叠组、层级、层或裸片。3D存储器装置可包含任何数量的堆叠式存储器裸片160-N(例如，两个高的堆叠式存储器裸片、三个高的堆叠式存储器裸片、四个高的堆叠式存储器裸片、五个高的堆叠式存储器裸片、六个高的堆叠式存储器裸片、七个高的堆叠式存储器裸片、八个高的堆叠式存储器裸片)。这与单个2D存储器装置相比可增加可定位于衬底上的存储器单元的数量，继而可减少生产成本，增加存储器阵列的性能，或这两者。在一些3D存储器装置中，不同叠组可共享至少一个共同存取线，使得一些叠组可共享字线、数字线和/或板线中的至少一个。
装置存储器控制器155可包含被配置成控制存储器装置110的操作的电路或组件。因而，装置存储器控制器155可包含使存储器装置110能够执行命令的硬件、固件和软件，且可被配置成接收、发射或执行与存储器装置110相关的命令、数据或控制信息。装置存储器控制器155可被配置成与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可从外部存储器控制器105接收数据和/或控制信号(例如，命令、地址和/或错误检测信息)。举例来说，存储器装置110可接收写入命令或读取命令，所述写入命令指示存储器装置110存储代表系统100的组件(例如，处理器120)的某些数据，所述读取命令指示存储器装置110将存储在存储器裸片160中的某些数据提供到系统100的组件(例如，处理器120)。在一些情况下，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。包含在装置存储器控制器155和/或本地存储器控制器165中的组件的实例可包含用于解调从外部存储器控制器105接收到的信号的接收器、用于调制信号并将信号发射到外部存储器控制器105的编码器、逻辑、解码器、放大器、滤波器等。
本地存储器控制器165(例如，存储器裸片160的本地)可被配置成控制存储器裸片160的操作。而且，本地存储器控制器165可被配置成与装置存储器控制器155通信(例如，接收及发射数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本文中所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因此，本地存储器控制器165可被配置成与装置存储器控制器155通信，与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。
外部存储器控制器105可配置成实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据、命令和/或地址的传送。外部存储器控制器105可以充当系统100的组件与存储器装置110之间的联络者，使得系统100的组件可不需要知道存储器装置的操作细节。系统100的组件可以向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含产生共同(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可以包含生成公共(源)数据时钟信号的公共数据时钟。
在某些情况下，外部存储器控制器105或系统100的其它组件或本文中所描述的其功能可由处理器120实施。举例来说，外部存储器控制器105可以是由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。虽然将外部存储器控制器105描绘为在存储器装置110外部，但在一些情况下，外部存储器控制器105或本文中所描述的其功能可由存储器装置110实施。例如，外部存储器控制器105可以是由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可以跨越处理器120和存储器装置110分布，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可以在一些情况下由外部存储器控制器105(与处理器120分离或包含于处理器120中)执行。
系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可实现外部存储器控制器105与存储器装置110之间的通信。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或发射媒体(例如，导体)。举例来说，信道115可包含第一端子，所述第一端子包含外部存储器控制器105处的一或多个引脚或衬垫以及存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可被配置成充当信道的部分。在一些情况下，端子的引脚或焊盘可为信道115的信号路径的部分。
额外信号路径可与通道的端子耦合以在系统100的组件内路由信号。举例来说，存储器装置110可以包含将信号从信道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如，在存储器装置110或其组件内部的信号路径，例如在存储器裸片160内部的信号路径)。可使用一或多种类型的发射线(包含差分发射线和单端发射线)实施信号路径。
信道115(以及相关联的信号路径和端子)可专用于传送特定类型的信息。在一些情况下，信道115可以是聚合信道且因此可以包含多个单独的信道。举例来说，数据信道190可以是x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等等。经由信道传送的信号可使用双数据速率(DDR)信令。举例来说，信号的一些符号可记录在时钟信号的上升沿上，且信号的其它符号可记录在时钟信号的下降沿上。通过信道传送的信号可使用单数据速率(SDR)信令。举例来说，对于每一时钟循环，可记录信号的一个符号。
在一些情况下，信道115可包含一或多个命令和地址(C/A)信道186。C/A信道186可被配置成在外部存储器控制器105与存储器装置110之间传送命令，包含与命令相关联的控制信息(例如，地址信息)。举例来说，C/A信道186可包含关于所需数据的地址的读取命令。在一些情况下，C/A信道186可寄存在上升时钟信号沿和/或下降时钟信号沿上。在一些情况下，C/A信道186可包含多个(例如，八个或九个)信号路径。
在一些情况下，信道115可包含一或多个时钟信号(CK)信道188。CK信道188可被配置成在外部存储器控制器105与存储器装置110之间传送一或多个共同时钟信号。每个时钟信号可被配置成在高状态与低状态之间调整(例如，振荡)，且协调外部存储器控制器105和存储器装置110的动作。在一些情况下，时钟信号可为差分输出(例如，CK_t信号和CK_c信号)且可相应地配置CK信道188的信号路径。在一些情况下，时钟信号可以是单端的。CK信道188可包含任何数量的信号路径。在一些情况下，时钟信号CK(例如，CK_t信号和CK_c信号)可提供用于存储器装置110的命令和寻址操作或者存储器装置110的其它系统范围内的操作的定时参考。时钟信号CK因此可不同地称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可以由系统时钟生成，所述系统时钟可以包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
在一些情况下，信道115可包含一或多个数据(DQ)信道190。举例来说，信道115可包含数据信道190-1到190-n。每一数据信道可与一或多个发射线相关联或包含一或多个发射线。数据信道190可被配置成在外部存储器控制器105与存储器装置110之间传达数据和/或控制信息。举例来说，数据通道190可传达待写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。
在一些情况下，信道115可包含可专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数量的信号路径。
在一些情况下，其它信道192可包含一或多个写入时钟信号(WCK)信道。虽然WCK中的‘W’在名义上可代表“写入”，但写入时钟信号WCK(例如，WCK_t信号和WCK_c信号)可提供通常用于存储器装置110的存取操作的定时参考(例如，用于读取和写入操作两者的定时参考)。因此，写入时钟信号WCK也可以被称为数据时钟信号WCK。WCK信道可被配置成在外部存储器控制器105与存储器装置110之间传达共同数据时钟信号。数据时钟信号可被配置成协调外部存储器控制器105和存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，写入时钟信号可为差分输出(例如，WCK_t信号和WCK_c信号)，且WCK信道的信号路径可相应地予以配置。WCK信道可包含任何数量的信号路径。数据时钟信号WCK可以由数据时钟生成，所述数据时钟可以包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
在一些情况下，其它信道192可包含一或多个错误检测码(EDC)信道。EDC信道可被配置成传达错误检测信号，例如校验和，以提高系统可靠性。EDC信道可包含任何数量的信号路径。
信道115可以使用多种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、纵横开关、例如硅内插件等高密度内插件，或形成于有机衬底中的信道，或其某一组合。举例来说，在一些情况下，信号路径可以至少部分地包含高密度内插件，例如硅内插件或玻璃内插件。
可在信道115上发射不同类型的信号。在一些情况下，包含命令和存储器地址两者的控制信号被称为C/A信号。在一个实例中，包含激活(“ACT”)命令和行地址的C/A信号可向存储器装置指示激活存储器单元行以准备用于另一存储器操作(例如，读取或写入操作)或与另一存储器操作(例如，读取或写入操作)结合。激活存储器单元可指对对应于所述存储器单元的字线供能。在ACT命令传送到存储器装置时，ACT命令可包含或后接指示作为即将到来的读取或写入操作的目标的组以及待激活的所述组内的行的一定数量的地址位。因此，所发射的ACT命令可包含或后接与即将到来的存储器操作相关的组和行地址。当ACT命令包含行地址时，ACT命令可被称为行命令。每当将组中的新行作为读取或写入操作的目标时，外部控制器可发射ACT命令。
预充电(“PRE”)命令可向存储器装置指示将关闭存储器组。关闭存储器组可包含从存储器组中的字线移除所施加电压并且关闭任何通过前一ACT命令开启的行。外部控制器可在已使用ACT命令开启存储器组中的行，例如实现同一存储器组中的不同行的开启之后发射PRE命令。
读取(“RD”)命令可向存储器装置指示一或多个存储器单元将经历读取操作以使得其所存储的信息(例如，如由逻辑状态所表示)可传送到外部控制器。读取存储器单元可指跨越存储器单元施加电压以使得存储器单元放电到用于感测的数字线上的处理程序。当读取命令发射到存储器装置时，读取命令可包含或后接作为读取操作的目标的存储器单元的组地址和列地址。当读取命令包含列地址时，读取命令可被称为列命令。在一些情况下，读取命令还可指示在初始地址点处开始，待读取的存储器单元的数量。待响应于读取命令而读取的存储器单元的数量可被称为读突发长度。
写入(“WR”)命令可向存储器装置指示一或多个存储器单元将经历写入操作以使得来自外部控制器的信息可存储于存储器装置的存储器组中的一个中。写入存储器单元可指跨越存储器单元施加电压以使得存储器单元充电到指示逻辑一或零的状态的处理程序。当写入命令发射到存储器装置时，写入命令可包含或后接作为写入操作的目标的存储器单元的组地址和列地址。当写入命令包含列地址时，写入命令可被称为列命令。在一些情况下，写入命令还可指示在初始地址点处开始，待写入的存储器单元的数量。将响应于写入命令而写入的存储器单元的数量可被称为写突发长度。
可使用多种不同调制方案调制在信道115(和其相关联发射线)上传达的信号。在一些情况下，可以使用二进制符号(或二进制层级)调制方案来调制在外部存储器控制器105与存储器装置110之间传达的信号。A 二进制符号调制方案可为M进制调制方案的实例，其中M等于二。二进制符号调制方案的每一符号可被配置成表示一个位的数字数据(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于NRZ、单极编码、双极编码、曼彻斯特编码、具有两个符号的PAM(例如，PAM2)等。
在一些情况下，可以使用多符号(或多层级)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。多符号调制方案可以是M进制调制方案的实例，其中M大于或等于三。多符号调制方案的每一符号可被配置成表示多于一个位的数字数据(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)等。多符号信号(例如，PAM4信号)可以是使用包含用以对多于一个位的信息进行编码的至少三个层级的调制方案来调制的信号。多符号调制方案及符号可替代地被称作非二进制、多位或高阶调制方案和符号。
如本文中所论述，可在存储器系统内，例如在主机装置105和存储器装置110之间传送包含控制信息(“控制信令”)和数据(“数据信令”)的信令。包含在控制信令中的控制信息可包含命令、地址和/或错误检测/校正信息。在一些情况下，可在控制信息中检测到例如归因于发射、接收、信号巷道和/或定时错误引起的错误。在一些情况下，在接收到控制信息中检测到错误之后，接收控制信息的装置(“存储器装置”)可丢弃控制信息，例如制止执行控制信息中的命令，并且向发射控制信息的装置(“主机装置”)指示在所接收的控制信息中检测到错误。然而，接收对在存储器装置处发生错误的指示可能不向主机装置指示发生什么类型的错误或什么原因引起错误。也就是说，存储器装置可能够检测错误但可能不确定，或不能够确定错误原因或性质。另外，存储器装置可不能够确定主机将哪个命令实际上发射或意在发射到存储器装置。
为了使主机装置能够诊断所传送的控制信息中的错误的原因和/或性质，接收装置可为主机装置提供关于在控制信息中检测到的错误的原因和性质的额外信息。举例来说，接收装置可将接收到的包含受损控制信息的控制信号的至少一部分的若非完整但至少一部分的所存储副本发射到主机装置。并且主机装置接着可使用所接收的控制信号的部分或完整的所存储副本例如通过对照所发射的控制信号比较所接收的控制信号来确定错误原因。通过允许主机装置诊断错误的原因或性质，主机装置可能够采取校正或避免后续通信中发生错误的措施(例如，通过更新调制方案或避免受损信号路径)。在一些实例中，指令寄存器和随附逻辑组件可包含在存储器装置中以存储失效控制信号。
在一些情况下，存储器装置可进入锁定状态直到主机装置识别和/或解析错误原因。进入锁定状态可包含制止执行所接收的命令并且关闭存储器装置处的所有存储器组。通过进入锁定状态，存储器装置可将存储于存储器阵列中的信息保存在存储器装置处直到已解析错误原因为止。然而，在进入锁定状态之后，存储器装置在无另一装置(例如主机装置)辅助的情况下可不能够返回到其前一状态。
为支持存储器装置的锁定状态以及为了使得存储器装置能够从错误中完全恢复，存储器装置可连续地存储存储器阵列在正常操作(例如，非锁定操作)期间的状态并且可将在接收到的控制信息中检测到错误之前/之时存储的存储器阵列的状态发射到主机装置。举例来说，存储器装置可基于存储器阵列中的每一存储器组的最新数据，连续地存储存储器组中最近存取的行的存储器地址和每一存储器组的状态(例如，存储器组是开启还是关闭)。在一些实例中，寄存器组和随附逻辑组件可包含在存储器装置中以存储存储器阵列的存储器地址(例如，行地址)和组状态(可被统称为“存储器状态”或“存储器状态信息”)。
图2说明如本文中所公开的支持报告控制信息错误的示范性存储器装置的方面。
存储器装置200可以是参考图1描述的存储器裸片160的实例。在一些情况下，存储器装置200可被称为存储器芯片、存储器装置或电子存储器设备。存储器装置200可包含可编程以存储不同逻辑状态的一或多个存储器单元205。每一存储器单元205可以是可编程的以存储两个或更多个状态。举例来说，存储器单元205可被配置成每次存储一个位的数字逻辑(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元205(例如，多级存储器单元)可被配置成每次存储多于一个位的数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元205可存储表示电容器中的可编程状态的电荷。在动态随机存取存储器(DRAM)架构中，例如存储器单元205的存储器单元可包含电容器，其包含存储表示可编程状态的电荷的介电材料。在其它存储器架构中，其它存储装置和部件也是可能的。举例来说，可使用非线性介电材料。
可通过激活或选择例如字线210和/或数字线215等存取线而在存储器单元205上执行例如读取和写入等操作。在一些情况下，数字线215也可被称作位线。对存取线、字线和数字线或其类似物的引用可互换，且不影响理解或操作。激活或选择字线210或数字线215可包含将电压施加到相应线。
存储器装置200可包含布置成网格状图案的存取线(例如，字线210和数字线215)。存储器单元205可定位于字线210和数字线215的相交点处。通过施偏压于字线210和数字线215(例如，对字线210或数字线215施加电压)，可在其相交点处存取单个存储器单元205。存储器装置200可包含一定量的存储器组，其中至少一些存储器组(如果不是全部的话)可具有唯一地址并且可包含大量行和列。
可通过行解码器220或列解码器225控制存取存储器组中的存储器单元205。举例来说，行解码器220可从本地存储器控制器260接收行地址，且基于所接收的行地址激活字线210。列解码器225可以从本地存储器控制器260接收列地址且可以基于所接收的列地址来激活数字线215。举例来说，存储器装置200可包含标记为WL_1到WL_M的多个字线210以及标记为DL_1到DL_N的多个数字线215，其中M和N取决于存储器阵列的大小。因此，通过激活字线210和数字线215，例如WL_1和DL_3，可以存取其相交处的存储器单元205。在二维或三维配置中的字线210和数字线215的相交点可称为存储器单元205的地址。
存储器单元205可包含逻辑存储组件，例如电容器230和开关组件235。电容器230可以是电介质电容器或铁电电容器的实例。电容器230的第一节点可与开关组件235耦合，且电容器230的第二节点可与电压源240耦合。在某些情况下，电压源240为接地，例如Vss。在一些状况下，电压源240可以是与板线驱动器耦合的板线的实例。开关组件235可以是选择性地建立或撤销建立(例如，停止)两个组件之间的电子通信的晶体管或任何其它类型的开关装置的实例。
选择或撤销选择存储器单元205可通过激活或解除激活开关组件235来实现。电容器230可以使用开关组件235与数字线215电子通信。举例来说，当解除激活开关组件235时，电容器230可与数字线215隔离，且当激活开关组件235时，电容器230可与数字线215耦合。在一些情况下，开关组件235可以是或包含晶体管，且可通过对晶体管栅极施加电压来控制其操作，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在某些情况下，开关组件235可以是或包含p型晶体管或n型晶体管。字线210可与开关组件235的栅极电子通信，且可基于施加到字线210的电压而激活/撤销激活开关组件235。
字线210可以是与存储器单元205电子通信的导电线，其用以对存储器单元205执行存取操作。在一些架构中，字线210可与存储器单元205的开关组件235的栅极电子通信，且可被配置成控制存储器单元的开关组件235。在一些架构中，字线210可以与存储器单元205的电容器的节点电子通信，且存储器单元205可不包含开关组件。
数字线215可为连接存储器单元205与感测组件245的导线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的开关组件235可被配置成耦合和/或隔离存储器单元205的电容器230和数字线215。在一些架构中，存储器单元205可与数字线215电子通信(例如，恒定)。
感测组件245可被配置成检测存储器单元205的电容器230上存储的状态(例如，电荷)，且基于存储状态确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能较小。因此，感测组件245可包含一或多个感测放大器以放大由存储器单元205输出的信号。感测放大器可检测在读取操作期间数字线215的电荷的小改变，且可基于检测到的电荷产生对应于逻辑状态0或逻辑状态1的信号。在读取操作期间，存储器单元205的电容器230可以输出信号(例如，释放电荷)到其对应的数字线215。所述信号可以使数字线215的电压改变。感测组件245可被配置成将跨越数字线215从存储器单元205接收的信号与参考信号250(例如，参考电压)进行比较。感测组件245可以基于所述比较确定存储器单元205的存储状态。举例来说，在二进制信令中，如果数字线215具有比参考信号250高的电压，那么感测组件245可以确定存储器单元205的所存储状态为逻辑1，且如果数字线215具有比参考信号250低的电压，那么感测组件245可以确定存储器单元205的所存储状态为逻辑0。
感测组件245可包含各种晶体管或放大器，以检测和放大信号中的差异。在一些情况下，感测组件245可以是另一组件(例如，列解码器225、行解码器220)的部分。在一些状况下，感测组件245可与行解码器220或列解码器225电子通信。
作为一个实例，如由感测组件245所确定的存储器单元205的检测到的逻辑状态可通过列解码器225作为输出255而输出。输出255可将所检测到的逻辑状态传送到一或多个中间组件(例如，本地存储器控制器)以供在一或多个信道上传送(例如，供在一或多个发射线上发射)。因此，存储器单元205的所检测到的逻辑状态可传送到存储器装置200外部的装置或组件。举例来说，检测到的逻辑状态可经由一或多个发射线传送(例如，传送到外部存储器控制器105)。
本地存储器控制器260可经由各种组件(例如，行解码器220、列解码器225和感测组件245)控制存储器单元205的操作。本地存储器控制器260可以是参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器220、列解码器225和感测组件245中的一或多个可以与本地存储器控制器260处于相同位置。本地存储器控制器260可被配置成从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令和/或数据，将命令和/或数据转译成存储器装置200可使用的信息，对存储器装置200执行一或多个操作，且响应于执行一或多个操作而将数据从存储器装置200传达到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器260可产生行信号和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可产生并控制在存储器装置200的操作期间使用的各种电压或电流。一般来说，本文中论述的所施加电压或电流的幅度、形状或持续时间可调整或改变且对于在操作存储器装置200中论述的各种操作可不同。
在一些情况下，本地存储器控制器260可配置成对存储器装置200的一或多个存储器单元205执行写入操作(例如，编程操作)。写入操作可用于从外部装置接收的数据。在写入操作期间，存储器装置200的存储器单元205可编程以存储所需逻辑状态。在一些状况下，可以在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可以识别将执行写入操作的目标存储器单元205。本地存储器控制器260可以识别与目标存储器单元205电子通信的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。本地存储器控制器260可在写入操作期间将第一信号(例如，电压)施加到数字线215以将第一状态(例如，电荷)存储于存储器单元205的电容器230中，且第一状态(例如，电荷)可指示所要逻辑状态。
在一些情况下，本地存储器控制器260可配置成对存储器装置200的一或多个存储器单元205执行读取操作(例如，感测操作)。读取操作可用于外部装置所请求的或旨在用于外部装置的数据。在读取操作期间，可确定存储在存储器装置200的存储器单元205中的逻辑状态。在一些状况下，可在单个读取操作期间感测多个存储器单元205。本地存储器控制器260可以识别将执行读取操作的目标存储器单元205。本地存储器控制器260可以识别与目标存储器单元205电子通信的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。
本地存储器控制器260可被配置成存储在存储器装置200的操作期间的存储器状态信息(例如，每一存储器组的最近存取的行地址和存储器组状态)。在一些情况下，本地存储器控制器260可被配置成在接收到的控制信息中检测到错误之后致使存储器装置200进入锁定状态。本地存储器控制器260还可以被配置成在控制信号中接收到的控制信息中检测到错误之后致使存储器装置存储控制信号全部或一部分的副本。另外，本地存储器控制器260可在检测到错误之后或响应于来自外部装置的请求，致使存储器装置200将存储器状态信息和/或失效控制信号的的至少一部分或完整副本发射到外部装置，例如主机装置。
目标存储器单元205可以响应于施偏压于存取线而将信号传送到感测组件245。感测组件245可放大信号。本地存储器控制器260可激活(或“激发”感测组件245(例如，锁存感测组件)并且进而将从存储器单元205接收的信号与参考信号250进行比较。基于所述比较，感测组件245可确定存储于存储器单元205上的逻辑状态。作为读取操作的部分，本地存储器控制器260可将存储于存储器单元205上的逻辑状态传送到外部存储器控制器105(或装置存储器控制器155)。
在一些存储器架构中，存取存储器单元205可使存储在存储器单元205中的逻辑状态降级或毁坏。举例来说，在DRAM架构中执行的读取操作可能使目标存储器单元的电容器部分或完全放电。本地存储器控制器260可以执行重写操作或刷新操作以将存储器单元恢复到其原始逻辑状态。本地存储器控制器260可在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下，重写操作可被视为读取操作的部分。
图3说明如本文中所公开的支持报告控制信息错误的示范性系统的方面。
系统300可以是参考图1所描述的系统100的实例。系统300可包含主机装置305、存储器装置310和发射线315。在一些情况下，主机装置305可为参考图1所描述的外部存储器控制器105(还被称作外部控制器、主机装置控制器或主机)或处理器120(例如，GPU、GPGPU、CPU)的实例。在一些情况下，存储器装置310可为参考图1和2所描述的存储器装置110、存储器裸片160、装置存储器控制器155、本地存储器控制器165或存储器装置200的实例。
主机装置305可被配置成将控制和数据信息传送到存储器装置310。如本文中所论述，主机装置305还可以被配置成从存储器装置310接收对存储器装置310未能恰当地解码从主机装置305接收的控制信息的指示(例如，基于失效CRC操作)。在接收到所述指示之后，主机装置305(以及其它装置)可被配置成识别和解析引起控制信息发射失效的错误(例如，基于从存储器装置310接收的额外信息)。主机装置305可被进一步配置成在识别和解析错误之后使存储器装置310返回到在存储器装置310之前识别的状态。在一些情况下，主机装置305可包含主机收发器320和主机引脚335。
主机收发器320可被配置成发射将控制和/或数据信息传送到存储器装置310的信令并且接收传送来自存储器装置310的控制和/或数据信息的信令。主机收发器320可包含主机引脚335和/或可与主机引脚335电子通信。
主机引脚335可被配置成提供主机收发器320和发射线315之间的接口。也就是说，主机引脚335可促使主机装置305处的内部信号发射到其它装置。在一些情况下，位于主机装置305处的引脚(例如，控制器引脚1a(“CP_1a”))可对应于位于存储器装置310处的引脚(例如，存储器装置引脚1a(“MDP_1a”))。在一些情况下，主机引脚335可被称为节点、衬垫、端子、发射线接口、接口组件或连接点。在一些情况下，主机引脚335可由能够传送电流或电压进出发射线315和主机装置305的导电材料制成。在一些情况下，主机引脚335包含错误引脚350。错误引脚350可被配置成在主机装置305和存储器装置310之间传送对存储器装置310未能成功地解码接收到的控制信息的指示(例如，基于CRC或奇偶校验错误)。
存储器装置310可被配置成处理从主机装置305接收的控制和数据信息并且将数据信息提供到主机装置305。存储器装置310可将信息存储于一或多个存储器组的存储器单元中(例如，存储器组0到x中)。存储器单元可以行和列集形式布置于存储器组中，例如参考图2所描述。
存储器装置310可被进一步配置成检测从主机装置305接收的控制信息中的错误。在检测到错误之后，存储器装置310可向主机装置305指示在存储器装置310处发生错误(例如，在处理从主机装置305接收的控制信息时)。存储器装置310可被配置成在检测到错误之后将额外信息发射到主机装置305，所述额外信息包含地址和组状态信息和/或携带受损控制信息的所接收控制信号的至少一部分或完整副本。在一些情况下，存储器装置310可包含存储器收发器340和存储器引脚345。
存储器收发器340可被配置成从主机装置305接收控制和/或数据信息。存储器收发器340还可以被配置成将控制和/或数据信息发射到主机装置305。
存储器引脚345可被配置成提供存储器装置310的发射和接收组件与发射线315之间的接口。在一些情况下，位于存储器装置310处的引脚(例如，装置引脚1a(“MDP_1a”))可对应于位于主机装置305处的引脚(例如，控制器引脚1a(“CP_1a”))。在一些情况下，存储器引脚345可被称为节点、衬垫、端子、发射线接口、接口组件或连接点。在一些情况下，存储器引脚345可由能够传送电流或电压进出发射线315和存储器装置310的导电材料制成。在一些情况下，存储器引脚345包含错误引脚355。错误引脚355可被配置成在主机装置305和存储器装置310之间传送对存储器装置310未能成功地解码接收到的控制信息的指示(例如，基于CRC或奇偶校验错误)。在一些情况下，存储器装置310可包含除错误引脚355以外的错误引脚。
发射线315可被配置成以电子方式连接主机装置305和存储器装置310。如系统300中所示，发射线315可起源于一个组件(例如，主机装置305)处并且在可或可不处于同一装置内的另一组件(例如，存储器装置310)处终止。发射线315可为导电线或迹线。在一些情况下，发射线315提供主机引脚335和存储器引脚345之间的一对一映射。在一些情况下，发射线315包含在信道(例如参考图1所描述的信道115)中。举例来说，发射线1a到M可包含在控制通道(例如C/A信道185)中且发射线1b到N可包含在数据信道(例如DQ信道190-1)中。
C/A总线325可被配置成在主机装置305和存储器装置310之间传送C/A信令。在一些情况下，C/A总线325包含主机引脚335的子集(例如，CP_1a到CP_M)、存储器引脚345的子集(例如，MDP_1a到MDP_M)和发射线315的子集(例如，TL_1a到TL_M)。在其它情况下，C/A总线325定义为包含发射线315的子集并且等同于信道，例如参考图1所描述的信道115。在一些情况下，C/A总线325还可以被配置成包含错误引脚350和错误引脚355。在一些情况下，主机装置305可包含除错误引脚350以外的错误引脚。在其它情况下，至少包含错误引脚350的存储器装置错误引脚和至少包含错误引脚355的主机装置错误引脚可不包含在总线中或包含在不同总线(例如错误校正/检测总线)中。
数据总线330可被配置成在主机装置305和存储器装置310之间传送数据信令。在一些情况下，数据总线330包含主机引脚335的子集(例如，CP_1b到CP_N)、存储器引脚345的子集(例如，MDP_1b到MDP_N)，以及发射线315的子集(例如，TL_1b到TL_N)。在一些情况下，在数据总线330上传送的数据信号对应于在C/A总线325上发射的C/A信号，例如用于处理在数据信号中传送的数据信息的指令可包含在前一C/A信号中。
图4说明如本文中所公开的支持报告控制信息错误的示范性存储器装置的方面。
存储器装置400可被配置成检测从主机装置接收的控制信息中的错误并且向主机装置报告检测到错误。除了向主机装置报告检测到错误之外，存储器装置400可被进一步配置成存储将存储器阵列状态信息(例如，行地址和组状态)并发射到主机装置。存储器装置400也可被进一步配置成存储传送受损控制信息的控制信号全部或一部分的版本(例如，副本)并发射到主机装置。
存储器装置400可为参考图1到3所描述的存储器装置110、存储器装置200和/或存储器装置310的实例。存储器装置400可包含命令输入403、地址输入406、时钟输入409、命令解码器412、命令检查器415、第一命令线418、第二命令线421、第三命令线424、第四命令线427、命令链路430、错误检测锁存器433、命令逻辑436和地址逻辑439。存储器装置400还可包含寄存器堆442、指令寄存器445、存储器状态输出454、第一命令解码器逻辑457、第二命令解码器逻辑460、第三命令解码器逻辑463、第四命令解码器逻辑466、命令输出469和地址输出472。
命令输入403可被配置成将嵌入于接收到的控制信令/信息中的命令传送到存储器装置400中的其它组件。在一些情况下，在命令输入403上传送所发射的控制信号的表示命令的部分。在一些情况下，存储器装置400处的接收器(例如，存储器收发器340)在命令输入403上输出所发射的控制信号的表示命令的部分的所接收版本。地址输入406可类似地配置成将与嵌入于控制信令/信息中的命令对应的地址传送到存储器装置400中的组件。命令输入403和地址输入406一起可被配置成将命令和地址信令/信息提供到存储器装置400中的组件。在一些情况下，命令输入403和/或地址输入406可被进一步配置成将错误检测信息(例如，CRC和/或奇偶位)传送到存储器装置400中的组件。时钟输入409可被配置成将定时信号(例如，时钟)传送到存储器装置400中的组件。
命令解码器412可被配置成经由命令输入403接收命令信息并且确定与所接收的控制信息对应的命令。举例来说，命令解码器412可确定在解码所接收到的命令信息之后，所接收到的命令信息对应于ACT、PRE、RD或WR命令。
第一命令线418、第二命令线421、第三命令线424和第四命令线427可被配置成将命令传送到存储器装置400内的存储器阵列。在一些情况下，在识别与接收到的控制信息对应的命令之后，命令解码器412可在特定命令线上输出所确定的命令。举例来说，命令解码器412可在第一命令线418上输出ACT命令，在第二命令线421上输出PRE命令，在第三命令线424上输出RD命令，并且在第四命令线427上输出WR命令。
第一命令解码器逻辑457、第二命令解码器逻辑460、第三命令解码器逻辑463和第四命令解码器逻辑466可被配置成将第一命令线418、第二命令线421、第三命令线424和第四命令线427上的信号转送到或阻挡发到存储器装置400中的存储器阵列。举例来说，第一命令解码器逻辑457可被配置成在错误检测锁存器433的输出指示已检测到错误发到第一命令解码器逻辑547的情况下，阻挡第一命令线418上的信号递送到存储器阵列。
命令检查器415可被配置成检测接收到的控制信息中的错误。在一些情况下，命令检查器415可使用错误检测技术确定错误存在于接收到的控制信息中。举例来说，命令检查器415可检查包含在控制信息中的CRC和/或奇偶位是否与所接收的控制信息一致。命令检查器415可被进一步配置成将在接收到的控制信息中是否已检测到错误输出到存储器装置400中的其它组件。举例来说，命令检查器415可被配置成当在接收到的控制信息中检测到错误时输出特定电压(例如，高电压)。
错误检测锁存器433可被配置成存储命令检查器415的输出。错误检测锁存器433可被进一步配置成将命令检查器的输出发信到存储器装置400中的其它组件。在一些情况下，错误检测锁存器433与时钟输入409耦合并且每当在时钟输入409上发射的信号的上升沿寄存于错误检测锁存器433处时重复存储命令检查器415的输出。在错误检测锁存器433存储命令检查器415的输出之后，错误检测锁存器433也可将命令检查器415的输出发信到存储器装置400中的其它组件。以此方式，错误检测锁存器433可将命令检查器415的输出的信令延迟到存储器装置400中的其它组件。
命令逻辑436可被配置成阻挡在时钟输入409上发射的定时信号递送到存储器装置400中的其它组件直到命令检查器415检测到错误为止。举例来说，命令逻辑436可为AND门，其中AND门的第一输入连接到时钟输入409且AND门的第二输入连接到命令检查器415。AND门可被配置成只要命令检查器415的输出是低电压(例如，当没检测到错误时)即输出低电压并且可被配置成当在时钟输入409上发射的定时信号和命令检查器的输出是高电压时(例如，当检测到错误时)输出高电压。地址逻辑439可类似地配置成阻挡在时钟输入409上发射的定时信号递送到存储器装置400中的其它组件直到命令检查器415检测到错误为止。
寄存器堆442可被配置成存储包含在存储器装置400中的存储器阵列的当前状态。在一些情况下，寄存器堆442可被配置成针对存储器阵列中的每一存储器组，存储存储器组中存取的最新行地址和存储器组的状态(例如，存储器组是开启还是关闭)。在一些情况下，可基于命令解码器412的输出更新寄存器堆442的内容。举例来说，寄存器堆442可被配置成在确定命令解码器412已输出ACT命令之后更新存储器组中存取的最新行地址。寄存器堆442可被进一步配置成在确定命令解码器412已输出ACT命令之后，设置指示ACT命令识别的存储器组开启的标记。在另一实例中，寄存器堆442可被配置成在确定命令解码器412已输出存储器组识别的PRE命令之后，重置指示存储器组关闭的标记。寄存器堆442与命令解码器412、第一命令线418和/或第二命令线之间的此关系可以由命令链路430表示。在一些情况下，命令链路是物理连接(例如，导电迹线)。
寄存器堆442可被进一步配置成例如在命令检查器415检测到错误之后，经由存储器状态输出454将寄存器堆442的内容的至少一部分发信到主机装置。在一些情况下，存储器状态输出454与用以在存储器装置400和主机装置之间传送数据的数据发射线耦合。在一些实例中，使用与用以在存储器装置400和主机装置之间发射数据的发射方案(例如，DDR)相比更可靠的发射方案(例如，与低位错误率相关联的发射方案，例如SDR)将寄存器堆442的内容发射到主机装置。
指令寄存器445可被配置成在嵌入于控制信号中的控制信息中检测到错误之后，存储在命令输入403和地址输入406上发射的控制信号(例如，控制信号的全部或一部分)的版本。指令寄存器可被进一步配置成在检测到错误之后，将控制信号的所存储版本的全部或一部分发射到主机装置。在一些情况下，指令寄存器445可包含命令锁存器448和地址锁存器451。
命令锁存器448可被配置成当接收到触发时(例如，当命令锁存器448在启用输入处检测到上升沿时)存储在命令输入403上发射的命令信号。如上文所论述，命令逻辑436可阻挡输入在时钟输入409上发射的定时信号直到在命令检查器415处检测到错误，其中当在命令检查器415处检测到错误时，命令逻辑的输出可触发命令信号的存储。地址锁存器451可类似地配置成当接收到触发时存储在地址输入406上发射的地址信号。
命令锁存器448可被进一步配置成在命令检查器415检测到错误之后，经由命令输出469将所存储的命令信号发信到主机装置。在一些情况下，命令输出469与用以在存储器装置400和主机装置之间传送数据的数据发射线耦合。在一些实例中，使用与用以在存储器装置400和主机装置之间发射数据的发射方案(例如，PAM4)相比更可靠的发射方案(例如，与低位错误率相关联的发射方案，例如PAM 2)将指令寄存器445的内容发射到主机装置。地址锁存器451可类似地配置成在命令检查器415检测到错误之后，经由地址输出472将存储的地址信号发信到主机装置。在一些情况下，存储器装置400将所存储的命令信号或地址信号中的单一个信号发信到主机装置(例如，以节约能量，减小带宽，在所述信号中的单一个信号中检测到错误之后等)。
图5说明如本文中所公开的用于报告控制信息错误的示范性定时图。
定时图500可包含时钟信号505、命令信号510和错误信号520。定时图500描绘的信号可表示用于确定从主机装置发射受损命令信号与从存储器装置接收错误指示之间的持续时间的训练程序的方面。
时钟信号505可表示提供给主机装置和/或存储器装置的组件的一或多个定时信号，其中定时信号可用于同步化组件处的操作的定时。在一些情况下，时钟信号505表示参考图4所描述的时钟输入409的随时间而变的电压。
命令信号510可表示一或多个命令从主机装置发射到存储器装置。在一些情况下，命令信号510表示参考图4所描述的在命令输入403和/或地址输入406上发射的随时间而变的一或多个信号。举例来说，命令信号510可表示涵盖多个命令线上的多个电压的信号的发射，其中信号的组合电压的模式对应于存储器命令。可在命令信号510中发射训练命令515。在一些情况下，训练命令515可为包含有意不一致的控制和错误检测信息的命令。主机装置可被配置成发射训练命令515以确定发射失效命令与接收对在存储器装置处不恰当地接收到命令的指示(例如，错误指示525)之间的持续时间。此持续时间可以由报告时间间隔530表示。不同于在存储器装置处接收到的受损命令，存储器装置可被配置成不在接收到训练命令515之后进入锁定状态。
错误信号520可表示一或多个错误信号从存储器装置发射到主机装置。在一些情况下，在专用错误线上发射错误信号520。在其它情况下，在一或多个数据线或控制线上发射错误信号520。错误指示525可包含在错误信号520中。存储器装置可被配置成在确定已从主机装置接收到训练命令515和/或受损命令之后发射错误指示525。通过发射错误指示525，存储器装置可向主机装置报告例如归因于发射错误、接收错误和/或解码错误，在存储器装置处不正确地接收到命令。当主机装置在发射训练命令515之后接收到错误指示525时，主机装置可将报告时间间隔530确定为发射训练命令515和接收错误指示525之间的时间。
在控制信息的后续发射中，主机装置可使用报告时间间隔530识别所发射的哪个命令对应于哪些错误指示。举例来说，主机装置可从存储器装置接收错误指示。主机装置接着可识别在接收到错误指示之前等同于报告时间间隔530的持续时间内发射的命令。在识别所述命令之后，主机装置可确定在存储器装置处的命令中检测到错误。并且在确定在所述命令中检测到错误之后，主机装置可诊断是什么原因引起命令中发生错误(例如，发射错误、定时错误、信号巷道错误、接收错误、解码错误、干扰等)。
如上所述，可以多种不同方式向主机装置指示错误指示525。举例来说，存储器装置可在存储器装置处的专用错误引脚上将特定电压(例如，高电压或低电压)发射到主机装置，且主机装置可基于在主机处的对应错误引脚上检测到特定电压而确定发生了错误。在另一实例中，存储器装置可当检测到错误时在现有发射线(例如，数据和/或控制线)上将特定电压模式发射到主机装置，且主机装置可基于在重新目的化的发射线上检测到特定电压图案而确定发生了错误。类似地，在另一实例中，存储器装置可当检测到错误时在现有发射线上发射特定电压序列(或“模式序列”)，且主机装置可基于检测到模式序列而确定发生了错误。在另一实例中，存储器装置可通过将将数据与反相校验和一起发射到主机装置来向主机指示错误。
图6说明如本文中所公开的支持报告控制信息错误的示范性存储器装置的方面。
存储器装置600可被配置成制止在命令中检测到错误之后进入锁定状态直到一或多个锁定定时器处于非作用中为止。通过在进入锁定状态之前的等待，存储器装置600可使得能够恰当地执行在检测到错误之前成功地接收到的命令。
存储器装置600可为参考图1到4所描述的存储器装置110、存储器装置200、存储器装置310和/或存储器装置400的实例。存储器装置600可包含命令解码器605、命令线610、错误线615、第一逻辑组件620、RAS锁定定时器625、WR锁定定时器630、RD锁定定时器635和第二逻辑组件640。
命令解码器605可被配置成解码和/或检测所接收命令中的错误。作为存储器装置600进入锁定状态的部分，命令解码器605可被进一步配置成在接收到的命令中检测到错误之后发射致使存储器装置600中的所有存储器组预充电的命令(“PREALL命令”)。命令解码器605可为参考图4所描述的命令解码器412和/或命令检查器415的实例。
命令线610可被配置成将PREALL命令传送到存储器装置600中的存储器阵列。在一些情况下，命令解码器605可在接收到的命令中检测到错误之后，在命令线610上发信PREALL命令的指示。错误线615可被配置成将错误指示传送到存储器装置600中的存储器阵列。在一些情况下，命令解码器605可在接收到的命令中检测到错误之后在错误线615上发信错误指示。
第一逻辑组件620可被配置成当激活了第一逻辑组件620的所有输入时(例如，当命令解码器605指示命令线610上的PREALL命令并且在错误线615上发射错误指示时)将命令线上发射的信号转送到存储器阵列。第一逻辑组件620还可以被配置成当第一逻辑组件620的输入不被激活时阻挡命令线610上的信号发射。在一些情况下，第一逻辑组件620包含AND门。
RAS锁定定时器625可被配置成通过防止存储器装置600在ACT命令的执行完成之前进入锁定状态来保护ACT命令的操作。举例来说，可在接收到来自命令解码器605的对命令解码器605已解码ACT命令的指示之后起始RAS锁定定时器625。在从命令解码器605接收到所述指示之后，RAS锁定定时器625可被配置成起始定时器，其中定时器可在涵盖ACT命令完整执行的持续时间内处于作用中直到发射后续对应PRE命令为止。只要RAS锁定定时器625处于作用中，第二逻辑组件640便可被配置成产生致使第一逻辑组件620阻挡命令线610上的信号转送到存储器阵列的输出。
WR锁定定时器630可类似地被配置成通过防止存储器装置600在WR命令的执行完成之前进入锁定状态来保护WR命令的操作。举例来说，WR锁定定时器630可在命令解码器605处接收到WR命令之后起始并且可被配置成在涵盖WR命令的完整执行的持续时间内处于作用中。只要WR锁定定时器630处于作用中，第二逻辑组件640便可被配置成产生致使第一逻辑组件620阻挡命令线610上的信号转送到存储器阵列的输出。
RD锁定定时器635可类似地被配置成通过防止存储器装置600在RD命令的执行完成之前进入锁定状态来保护RD命令的操作。举例来说，RD锁定定时器635可在命令解码器605处接收到RD命令之后起始并且可被配置成在涵盖RD命令的完整执行的持续时间内处于作用中。只要RD锁定定时器635处于作用中，第二逻辑组件640便可被配置成产生致使第一逻辑组件620阻挡命令线610上的信号转送到存储器阵列的输出。
通过具有对应于特定命令的多个锁定定时器，存储器装置可减小与检测命令错误和进入锁定状态相关联的时延。其它锁定定时器可类似地实施于存储器装置600处。在一些情况下，代替具有用于不同命令的个别锁定定时器，存储器装置600可包含在涵盖存储器操作的最长时间执行的持续时间内激活的单一锁定定时器。
图7说明如本文中所公开的用于报告控制信息错误的示范性流程图。流程图700可说明在存储器装置处在检测到错误并且向主机装置报告在所接收的控制信息中检测到错误之后进入和退出锁定状态的方法的方面。存储器装置可为参考图1到4和6所描述的存储器装置200、存储器装置310、存储器装置400和/或存储器装置600的实例。并且主机装置可为参考图1和3所描述的外部存储器控制器105、处理器120和/或主机装置305的实例。
在705处，存储器装置可从主机装置接收控制信息。在一些情况下，存储器装置可在收发器处接收包括控制信息的控制信号。控制信息可包含命令、地址和/或错误检测信息。
在710处，在接收到控制信息之后，存储器装置可确定在所接收的控制信息中是否存在错误。在一些情况下，存储器装置使用包含在控制信息中的CRC位确定是否存在错误。举例来说，存储器装置可基于控制信息产生CRC位(或校验和)并且接着可将产生的CRC位与所接收的CRC位进行比较。如果产生的CRC位与所接收的CRC位匹配，那么存储器装置可确定在所接收的控制信息中不存在错误(即，成功地接收到控制信息，或在控制信息的通信期间未发生错误)。否则，如果产生的CRC位与所接收的CRC位不匹配，那么存储器装置可确定在所接收的控制信息中存在错误。类似地，存储器装置可使用包含在控制信息中的奇偶校验位确定是否存在错误。举例来说，存储器装置可基于奇偶校验位的值确定所接收的控制信息是具有奇数奇偶校验还是具有偶数奇偶校验。如果奇偶校验位的值指示所接收的控制信息具有偶数奇偶校验且存储器装置确定所接收的控制信息具有偶数奇偶校验，那么存储器装置可确定所接收的控制信息中不存在错误。否则，如果奇偶校验位的值指示所接收的控制信息具有偶数奇偶校验且存储器装置确定所接收的控制信息具有奇数奇偶校验，或反过来，那么存储器装置可确定所接收的控制信息中存在错误。
如果在所接收的控制信息中检测到错误，那么存储器装置可执行在715到730处论述的操作。
在715处，存储器装置可设置锁定位，所述锁定位被配置成致使存储器装置处的组件进入有限状态。举例来说，锁定位可防止存储器阵列执行失效命令和在存储器装置处接收到的任何后续命令。在一些情况下，设置锁定位包含将逻辑1存储于锁定位处。在一些情况下，存储器装置也可存储携带受损控制信息的所接收控制信号的中的至少一些(例如，副本)。
在720处，存储器装置可警示主机装置已在所接收的控制信息的接收/解码期间发生错误。举例来说，存储器装置可在专用引脚上或通过在还用于存储器装置和主机装置之间的数据和/或控制信令的引脚上发信特定电压模式或序列样式来发射对发生了错误的指示。在另一实例中，存储器装置可通过将数据与反相校验和一起发射到主机装置来警示主机。
在一些情况下，警示主机装置可包含将在控制信息所述检测到错误之前/之时存储器阵列的状态发射到主机。另外或替代地，警示主机装置可包含将传送受损控制信息的所接收控制信号的副本全部或一部分发射所述主机。
在725处，存储器装置可基于检测到错误而关闭位于存储器装置处的存储器组。在一些情况下，存储器装置等待直到一或多个锁定定时器过期/处于解除激活状态，此后才关闭存储器组。
在730处，存储器装置可进入自刷新模式，在所述自刷新模式期间，周期性地刷新存储器组以维持存储于存储器组中的存储器单元处的状态并且避免在主机装置分析失效时丢失数据内容。
如果在所接收的控制信息中未检测到错误，那么存储器装置可执行在735处论述的操作。
在735处，存储器装置可例如基于先前识别命令错误而确定存储器装置目前是否处于锁定状态。在一些情况下，存储器装置可基于识别设置了锁定位而确定存储器装置处于锁定状态。
如果当接收到无错控制信息时，存储器装置目前处于锁定状态下，那么存储器装置可执行在740到745处论述的操作。
在740处，存储器装置可重置锁定位。在一些情况下，重置锁定位包括将逻辑0存储于锁定位处。在一些情况下，存储器装置可基于确定所接收的控制信息包含解锁命令而重置锁定位。在一些情况下，存储器装置可在控制信息中接收到解锁命令的情况下重置锁定位。
在745处，存储器装置可基于重置锁定位而退出自刷新/锁定模式(即，进入解锁或正常模式)。在返回到正常操作之后，存储器装置可继续处理和执行从主机装置接收的控制信息。
如果当接收到无错控制信息时，存储器装置目前处于解锁状态，那么存储器装置可执行在750到785处论述的操作。
在750处，存储器装置可确定所接收的控制信息是否包含ACT命令。在一些情况下，存储器装置可基于存储器装置处的命令解码器指示ACT命令经解码(例如，经由专用命令线，例如参考图4所描述的第一命令线418)，确定接收到ACT命令。
如果在控制信息中接收到ACT命令，那么存储器装置可执行在755、760和785处论述的操作。
在755处，在确定在控制信息中接收到ACT命令之后，存储器装置可开启存储器组中的由控制信息中接收到的地址指示的存储器单元行。
在760处，在开启存储器组中的存储器行之后，存储器装置可将与存储器单元行对应的行地址存储于寄存器堆(例如参考图3所描述的寄存器堆)中，并且可将存储器组的状态更新为开启。在一些情况下，开启存储器单元行、存储行地址和更新存储器组的状态可同步或以不同次序执行。
如果在控制信息中未接收到ACT命令，那么存储器装置可执行在765处论述的操作。
在765处，存储器装置可确定在控制信息中是否接收到PRE命令。在一些情况下，存储器装置可基于存储器装置处的命令解码器指示PRE命令经解码(例如，经由专用命令线，例如参考图4所描述的第二命令线421)确定接收到PRE命令。
如果在控制信息中未接收到PRE命令，那么存储器装置可执行在770、775和785处论述的操作。
在770处，在确定在控制信息中接收到PRE命令之后，存储器装置可关闭存储器组中的由控制信息中接收到的地址指示的存储器单元行。
在775处，在关闭存储器单元行之后，存储器装置可更新寄存器堆中的由正在关闭的地址指示的存储器组的状态。在一些情况下，关闭存储器单元行并且更新存储器组的状态可同步或以不同次序执行。
如果在控制信息中未接收到PRE命令，那么存储器装置可执行在780和785处论述的操作。
在780处，存储器装置可确定除动作ACT或PRE命令以外的命令包含在无错控制信息中，所述命令例如WR命令、RD命令等。因此，存储器装置可执行所接收到的命令。
在785处，存储器装置可重置与所接收的无错命令相关联的锁定定时器以防止当随后接收到的控制信息中检测到错误时存储器装置过早地关闭存储器组，例如参考图6所论述。举例来说，如果存储器装置接收到ACT命令，那么存储器装置可重置并触发RAS锁定定时器的操作起始，使得在RAS锁定定时器到期之前，存储器装置将不进入锁定状态。存储器装置可类似地基于接收到控制信息中的对应命令而重置并触发WR锁定定时器、RD锁定定时器或任何其它锁定定时器。
图8说明如本文中所公开的用于报告控制信息错误的示范性处理流程。处理流程800可由主机装置805和存储器装置810执行，所述主机装置805和存储器装置810可为如本文中参考图1-4所描述的主机装置105或305和存储器装置110、200、310或400的实例。在一些实例中，存储器装置810可向主机装置805报告在存储器装置处810何时出现错误以及使得主机装置805能够诊断什么原因引起错误的信息(例如，接收到的控制信号)。在一些实例中，存储器装置810也可报告在发生错误之前/之时存储器阵列的状态，使得主机装置805在诊断错误之后使存储器阵列返回到所报告的状态。
在815处，主机装置805可将控制信令发射到存储器装置810和存储器装置810。控制信令可包含用于操作存储器装置810处的存储器阵列的控制信息，其中控制信息可包含命令和/或存储器地址。在一些情况下，控制信息还可包含使得接收装置能够检测和/或修复接收到的控制信息中的错误的错误检测/校正信息(例如，奇偶校验和/或循环冗余校验(CRC)位)。在一些情况下，在发射控制信令之前，主机装置805可确定用于操作存储器装置810处的存储器阵列的控制信息。举例来说，主机装置805可响应于从用户应用程序接收到对存取存储于存储器中的信息的请求而产生用于存储器装置810的控制信息。
存储器装置810可从主机装置805接收并处理控制信令。在一些情况下，存储器装置810可解码嵌入于所接收的控制信令中的控制信息以识别命令和/或存储器地址。存储器装置810接着可执行在存储器装置810处的存储器阵列的所识别的存储器地址处所识别的命令，例如存储器装置可读取在所识别的存储器地址处开始的存储器页。存储器装置810也可使用错误检测信息对控制信息执行错误检测并且确定接收到的控制信号是否受损(例如，在发射或接收期间)。在一些情况下，如果检测到错误，那么存储器装置810可制止执行识别的命令并且可向主机装置指示接收到错误。
在820处，存储器装置810可处理嵌入于控制信令中的控制信息。处理控制信息可包含将接收到的存储器地址(例如，行或列地址)存储于寄存器堆中。处理控制信息还可包含将存储器阵列中的存储器组的状态存储于存储器装置810处。举例来说，存储器装置810可接收包含ACT命令和识别存储器组中的一或多个存储器单元的行地址的控制信息。在一些情况下，行地址可对应于存储器页。在成功地解码控制信息之后，存储器装置810可在一或多个存储器单元上执行ACT命令，使一或多个存储器单元通到对应数字线(例如，通过激活对应字线)。另外，存储器装置810可将行地址存储于寄存器堆中并且也可设置指示包含一或多个存储器单元的存储器组开启的标记。存储器装置810可针对接收到的后续命令和存储器地址重复此处理程序。在一些实例中，存储器装置810将最近存取的存储器地址存储于存储器组中并且针对存储器阵列中的每一存储器组设置指示存储器组的状态(例如，开启或关闭)的标记。
在一些情况下，存储器装置810仅将行地址存储于寄存器堆中。在一些情况下，当接收到对应ACT命令时，存储器装置810仅将行地址存储于寄存器堆中。在一些实例中，存储器装置810可在接收到用于存储器组的PRE命令之后更新存储器组的状态，例如可设置指示存储器组关闭的标记。通过存储存储器组中存取的最新存储器地址和存储器组的当前状态，存储器装置810连续地监测存储器阵列的状态，例如可始终知道哪些存储器组中的哪些存储器页开启和关闭。
在825处，主机装置805可将控制信令发射到存储器装置810。控制信令可包含命令、存储器地址和/或错误检测/校正信息。在一些情况下，包含命令、存储器地址和错误检测/校正信息的控制信号可在发射之前或在发射期间受损(例如，归因于干扰、发射错误、定时错误或信号巷道错误，或其任何组合)。存储器装置810可从主机装置805接收并处理控制信令。在一些情况下，存储器装置810不正确地接收控制信号或接收受损控制信号。
在830处，在不正确地接收到控制信号或接收到受损控制信号之后，存储器装置可解码控制信号内的控制信息并且可检查控制信息是否有错误。为检查控制信息是否有错误，存储器装置810可使用一或多种错误检测技术。举例来说，存储器装置810可使用包含在控制信息中的CRC位例如通过计算来自命令和存储器地址位的校验和并且将计算的校验和与CRC位进行比较，确定是否正确地接收到命令和/或存储器地址。在另一实例中，存储器装置810可检查包含在控制信息中的奇偶校验位以例如通过确定命令和/或存储器地址是具有偶数奇偶校验还是奇数奇偶校验并且将所确定的奇偶校验与所接收的奇偶校验位进行比较，确定是否正确地接收到命令和/或存储器地址。
在一些情况下，存储器装置810基于执行错误检测，检测控制信号的所接收的控制信息中的错误。在一些实例中，存储器装置810内的错误检测组件可基于检测到错误而产生输出(例如，高输出电压)。错误检测组件也可将输出发信到存储器装置810内的一或多个其它组件。
在835处，在包含在接收到的控制信号(也可被称作“受损”或“失效”控制信号)中的控制信息中检测到错误之后，存储器装置810可将所接收的控制信号，或所接收的控制信号的版本存储于存储器装置810处的指令寄存器中。在一些实例中，存储器装置810可将所接收的所有控制信号(例如，命令、地址和错误检测/校正信息)的副本存储于指令寄存器所述。在其它实例中，存储器装置810可将所接收的控制信号的一部分(例如，命令和存储器部分或仅命令部分)存储于指令寄存器中。在一些情况下，存储器装置810基于从错误检测组件接收到指示在控制信号中检测到错误的输出信号，将所接收的控制信号存储于指令寄存器中。通过存储受损控制信号，存储器装置810可保存所接收的控制信号的副本，所述副本可被主机装置805请求并且供其用以诊断什么原因引起控制信号失效(例如，干扰、发射错误、接收错误、定时错误和/或信号巷道错误)。存储器装置810也可基于在控制信息中检测到错误而制止执行在失效控制信号中接收到的命令。
在840处，存储器装置810可在解码控制信息时向主机装置805发射识别到错误的指示。在一些情况下，所述指示不识别已发生的错误，而是替代地识别在存储器装置810处确实出现错误。在一些情况下，存储器装置810在存储器装置810处的专用引脚上发射所述指示，且主机装置在专用引脚上接收所述指示。在另一实例中，存储器装置在存储器装置810处的用于其它功能的引脚上发射所述指示，所述引脚例如数据或控制引脚。当使用数据或控制引脚时，存储器装置810可在引脚上发射特定模式(例如，通过将特定电压施加到引脚中的一或多个)，且主机装置805可基于接收和识别特定模式来确定在存储器装置810处发生错误。在另一实例中，存储器装置810可通过在一或多个引脚上发射模式序列(例如，一系列连续高和/或低电压)来发射所述指示，且主机装置805可基于接收和识别模式序列来确定在存储器装置810处发生的错误。
在845处，在识别在存储器装置810处发生错误之后，主机装置805请求存储于存储器装置810处的受损控制信号和/或存储器装置810处的存储器组的状态。
在850处，存储器装置810可将受损控制信号或受损控制信号的版本(例如，所接收的控制信号的副本或部分)发射到主机装置805。在一些情况下，在检测到错误之后，存储器装置810例如通过将所接收信号重路由到存储器装置810处的发射器，将受损控制信号的全部或一部分发射回到主机装置805而无需存储受损控制信号并且无需从主机装置805接收请求。举例来说，存储器装置810可针对在840处发射的错误的指示，将受损控制信号发射回到主机装置805。在其它情况下，存储器装置810在从主机装置805接收到对读取存储于存储器装置810处的受损控制信号的请求之后，发射存储于存储器装置810处的受损控制信号。主机装置805可使用从存储器装置810接收的受损控制信号的副本(例如，部分或完整副本)诊断最初是什么原因在受损控制信号中引起错误。
在一些情况下，存储器装置810可在数据发射线上将受损控制信号发射到主机装置805。在一些情况下，存储器装置810可使用与将数据发射到主机装置805所使用的发射方案相比更可靠/稳健的发射方案来发射受损控制信号。举例来说，存储器装置810可使用较低阶调制方案(例如，PAM2)或以较低数据速率发射受损控制信号。
在855处，存储器装置810可将存储器组信息发射到主机装置805。类似于上文，存储器装置810可在从主机装置805接收到或未接收到请求的情况下发射存储器组信息。在一些情况下，存储器装置810针对840处的错误指示将存储器组信息发射到主机装置805。在其它情况下，存储器装置810在845处从主机装置805接收到到对存储器组信息的请求之后，将存储器组信息发射到主机装置805。主机装置805可使用存储器组信息确定在存储器装置810处识别控制信息中的错误之前或之时存储器装置810处的存储器阵列的状态。
在860处，存储器装置810可基于在控制信息中检测到错误而进入锁定状态。在一些情况下，存储器装置810可基于从存储器装置810内的错误检测组件接收到信号而进入锁定状态。在处于锁定状态下时，存储器装置810可限制对存储器阵列的存取。举例来说，存储器装置810可制止执行失效命令和在存储器装置810处接收到的任何后续命令。存储器装置810也可关闭存储器阵列中的一或多个(例如，所有)存储器组。存储器装置810也可预充电存储器阵列中的一或多个(例如，所有)存储器组。存储器装置810也可对存储器阵列中的被关闭存储器组执行自刷新操作。
在一些情况下，存储器装置810可等待进入锁定状态。举例来说，存储器装置810可在进入部分或全部锁定状态之前等待对存储器阵列执行的有效存储器操作完成，例如存储器装置810可在进入锁定状态之前等待读取或写入操作完成。在一些情况下，当存储器装置810等待进入锁定状态时，存储器装置810包含一或多个锁定定时器，例如存储器装置810可包含用于ACT操作的第一锁定定时器(“RAS锁定定时器”)、用于RD操作的第二锁定定时器(“RD锁定定时器”)和/或用于WR操作的第三锁定定时器(“WR锁定定时器”)。存储器装置810可当接收到ACT命令时开始RAS锁定定时器。在一些情况下，RAS锁定定时器是倒计时定时器并且从与执行ACT命令和对应PRE命令之间的时间相关联的值开始倒计时。在RAS锁定定时器达到零之后，存储器装置810可例如基于RAS锁定定时器产生指示ACT到PRE定时已到期的输出，使得存储器装置810能够进入锁定状态。在RAS锁定定时器达到零之后，RAS锁定定时器的值可重置为开始值并且可将存储器阵列中的所有存储器组预充电。在一些情况下，模拟定时器可配置为锁定定时器中的一或多个。
存储器装置810可类似地当接收到RD或WR命令时开始RD和WR定时器，其中RD锁定定时器可从与执行RD命令和对应PRE命令之间的时间相关联的值开始倒计时，且WR锁定定时器可从与执行WR命令和对应PRE命令之间的时间相关联的值开始倒计时。在一些情况下，将同时激活多个RAS、RD和WR锁定定时器，且在所有处于作用中的锁定定时器达到零之前，存储器装置810将不进入锁定状态。
在865处，主机装置805可诊断存储器装置810未成功地接收到的控制信息中的错误原因。如本文中在上文所述，主机装置805可使用中850处接收到的受损控制信号(可为在存储器装置810处接收到的实际受损控制信号的全部或一部分的副本)诊断错误原因。举例来说，主机装置805可将从存储器装置810接收的受损控制信号与中主机装置805处实际提供给发射器的控制信号进行比较。主机装置805接着可识别发射错误、定时错误、信号巷道错误、接收错误，或其任何组合。发射错误可归因于主机装置805内的干扰而出现。定时错误可在主机装置805处的发射器和存储器装置810处的接收器的定时失去同步的情况下出现。信号巷道错误可在发射线中存在缺陷的情况下出现。接收错误可归因于存储器装置810内的干扰而出现。在一些情况下，诊断错误可包含重新发射原始控制信息以确定是否引起相同错误，例如排除由干扰引起的错误。
在870处，主机装置805可在识别控制信息中的错误之前或之时确定存储器装置810处的存储器阵列的状态。如本文中在上文所述，主机装置可使用在855处接收到的存储器组信息识别存储器阵列的状态。举例来说，主机装置805可接收在存储器阵列的每一存储器组中存取的最后一个存储器地址(例如，行地址)，并且接收每一存储器组的状态(例如，存储器组在错误之前或之时是开启还是关闭)。主机装置805可使用此信息将存储器阵列的状态恢复到在发生错误之前/之时识别的状态。也就是说，主机装置805可使用此信息确定在识别了错误时哪些存储器组中的哪些存储器页开启和关闭，并且可引导存储器装置810开启在发生错误之前/之时开启的存储器页并且关闭在错误发生之前/之时关闭的存储器页。在一些情况下，主机装置805确定在存储器装置810处接收到失效命令时存储器阵列的状态。在其它情况下，主机装置805确定在存储器装置810处检测到失效命令时存储器阵列的状态。
在875处，在已诊断或以其它方式解析错误原因之后，主机装置805可将解锁命令发射到存储器装置810。在一些情况下，解锁命令包含使存储器装置810处的存储器阵列返回到前一状态的信息。在一些情况下，解锁命令后面是使存储器阵列返回到前一状态的额外命令。存储器装置810可接收解锁命令和/或额外恢复命令并且可退出锁定状态。
在880处，存储器装置810可例如基于从主机装置805接收到解锁命令而退出锁定状态。退出锁定状态可包含使存储器的存储器组返回到在检测控制信息中的错误之前/之时识别的开启或关闭状态。在退出锁定状态之后，存储器装置810可重新开始从主机装置805接收的命令的处理和执行。
在885处，主机装置805可基于诊断所发射的控制信息中的错误原因而修改发射参数。修改发射参数可包含优化发射定时，使用不同调制方案，使用不同译码方案，减小数据速率，或其任何组合。在一些情况下，主机装置805也可修改存储器装置810的接收参数，例如接收定时。
在890处，主机装置805可根据经修改发射参数重新开始将控制信令发射到存储器装置810。在一些情况下，主机装置805可根据经修改发射参数重新发送失效控制信息。存储器装置810可根据经修改发射参数和/或经修改接收参数接收控制信令并且可执行成功地接收的命令。
应注意，可省略、合并或重新布置上文所论述的由主机装置805和存储器装置810执行的操作。仅举几个实例，存储器装置810可在发射错误指示之前进入锁定状态。存储器装置810可在指示发生了错误之后存储受损控制信号。或者存储器装置810可在单一发射中发射错误指示、受损控制信号和/或存储器组信息。其它变化在不损失操作的情况下是可能的。
图9说明如本文中所公开的表示位于支持报告控制信息错误的存储器装置处的控制器的方面的框图。
存储器装置控制器900可为参考图1和2所描述的装置存储器控制器155、本地存储器控制器165-a或本地存储器控制器260的实例。存储器装置控制器900可包含偏压组件910、定时组件915、解码组件920、错误检测组件925、命令执行组件930和存储器状态组件935。
在一些情况下，解码组件920可被配置成接收用于操作存储器装置中存储器阵列的控制信息。错误检测组件925可被配置成检测控制信息中的错误(“受损控制信息”)。命令执行组件930可被配置成基于错误检测组件925检测到错误，制止执行在控制信息中接收到的命令。制止执行命令可包含制止将经解码命令发信到存储器阵列。
偏压组件910可被配置成在整个存储器装置控制器900中施加电压。定时组件915可被配置成将定时信号(或时钟信号)提供到存储器装置控制器900内的组件。
存储器状态组件935可被配置成基于错误检测组件925检测到错误，致使存储器装置进入限制对存储器装置中的存储器阵列的存取的状态(“锁定状态”)。致使存储器装置进入锁定状态可包含将错误指示符发信到存储器装置中的组件(例如，通过在耦合到存储器装置中的组件的错误信号路径上发射高电压)。致使存储器装置进入锁定状态可包含致使解码组件920制止执行后续命令并且致使存储器阵列关闭一或多个存储器组并进入自刷新模式。偏压组件910结合发射器可被配置成基于存储器状态组件935致使存储器装置进入锁定状态，发射对错误检测组件925在所接收的控制信息中检测到错误的指示。
存储器状态组件935可被进一步配置成监测在正常操作期间(例如，在接收到的控制信息中检测到错误之前)存储器阵列的状态。在检测到错误之后，存储器状态组件935可被配置成识别存储器阵列的状态(“原始状态”)，并且结合偏压组件和发射器，可被配置成将所识别的存储器阵列状态发射到主机装置。存储器状态组件935可被进一步配置成制止存储受损控制信息中所指示的存储器组的存储器地址或状态。
偏压组件910结合发射器可被配置成通过将用于指示控制信息中的错误检测的电压施加到专用引脚，通过将指示在控制信息中检测到错误的电压模式施加到多个引脚，或通过施加具有特定定时和持续时间的指示在控制信息中检测到错误的电压序列，以此发射指示。
解码组件920可被进一步配置成接收使存储器阵列恢复到原始状态的一或多个命令。在解码用于恢复存储器阵列的命令之后，存储器状态组件935可被配置成致使存储器装置退出锁定状态，且命令执行组件930可被配置成通过执行所接收的一或多个命令，使存储器阵列恢复到原始状态。
解码组件920可被进一步配置成接收对存储器阵列的原始状态的请求，并且结合命令执行组件930和偏压组件910，可被配置成将存储器阵列的原始状态发射到请求装置。
在一些情况下，解码组件920可在接收到受损控制信息之前，接收并且成功地解码来自存储器阵列的控制信息。存储器状态组件935可被配置成存储包含在成功经解码控制信息中的存储器地址并且设置指示包含在成功经解码控制信息中的存储器组的状态的标记。命令执行组件930可被配置成执行成功经解码控制信息。在受损控制信息中检测到错误之后，存储器状态组件935结合偏压组件910和发射器可被配置成将存储器地址和指示成功经解码控制信息的存储器组的所述的标记发射到主机装置。
在向主机装置指示错误之后，解码组件920可被进一步配置成从主机装置接收退出锁定状态的命令(“解锁命令”)，且存储器状态组件935可被配置成基于解码组件920接收到解锁命令而致使存储器装置退出锁定状态。
在一些情况下，在接收到的控制信息中检测到错误之后，存储器状态组件935在将在控制信息中检测到错误的指示发信到存储器装置中的组件之前等待正在进行的存储器操作完成。
在一些情况下，错误检测组件925结合定时组件915和其它逻辑组件可被配置成在包含在控制信号中的控制信息中检测到错误之后，存储接收到的控制信号的全部或一部分。错误检测组件925和偏压组件910可被进一步配置成例如响应于从主机装置接收到请求，将所存储的控制信号全部或一部分发射到主机装置。在一些情况下，使用与在数据信道上发射数据相比较低的数据速率在数据信道上发射所存储的控制信号，例如以增加控制信号发射的可靠性。
图10说明如本文中所公开的表示位于支持报告控制信息错误的主机装置处的控制器的方面的框图。
主机装置控制器1000可为参考图1所描述的外部存储器控制器105的实例。主机装置控制器1000可包含偏压组件1010、定时组件1015、编码组件1020、错误诊断组件1025和存储器状态组件1030。
偏压组件1010可被配置成在整个主机装置控制器1000中施加电压。定时组件1015可被配置成将定时信号(或时钟信号)提供到主机装置控制器1000内的组件。
编码组件1020可被配置成确定和编码用于操作存储器装置的存储器阵列的控制信息。编码组件1020结合偏压组件1010可被配置成将包括控制信息的控制信号发射到主机装置。错误诊断组件1025可被配置成从存储器装置接收对在存储器装置处接收到所发射的控制信号的受损版本的指示。错误诊断组件1025可被进一步配置成在存储器装置处接收到控制信号的受损版本之前接收到存储器阵列的状态(“原始状态”)。存储器状态组件1030结合偏压组件1010可被配置成基于接收到存储器阵列的原始状态而发射用于恢复存储器阵列的原始状态的一或多个命令。
错误诊断组件1025可被进一步配置成从存储器装置接收控制信号的受损版本的至少一部分。错误诊断组件1025可将发射到存储器装置的控制信号与控制信号的受损版本进行比较并且识别引起控制信号的受损版本的错误(例如，发射、接收、干扰、信号巷道或解码错误)。错误诊断组件1025结合偏压组件1010和发射器可被配置成基于诊断错误，将引导存储器装置退出锁定状态的命令发射到存储器装置。
偏压组件1010可被配置成基于错误诊断组件1025识别了错误，修改用于将控制信令发射到存储器装置的参数。偏压组件1010可被进一步配置成使用经修改发射参数执行后续控制信息。
在一些情况下，存储器状态组件1030可被配置成将对存储器阵列的原始状态的请求发射到存储器装置不起可针对存储器阵列中的每一存储器组，接收最近存取的存储器单元行和存储器组的状态(例如，开启或关闭)。在一些实例中，存储器状态组件1030从存储器装置接收存储器组中的行地址和指示存储器组开启的标记。存储器状态组件1030可被进一步配置成基于从存储器装置接收的存储器状态信息而确定存储器阵列的原始状态，并且在恢复存储器阵列的原始状态时，存储器状态组件1030可将开启存储器组中的与行地址对应的存储器单元行的命令发射到存储器装置。
图11说明如本文中所公开的用于报告控制信息错误的一或多种方法的流程图。方法1100可说明存储器装置在接收到的控制信息中识别了错误之后进入锁定状态且通过存储器装置向主机装置指示在接收到的控制信息中识别了错误的方面。
在框1105处，所述方法可包含从主机装置接收用于操作存储器阵列的控制信息，所述控制信息包括第一命令，如参考图1到8所描述。在某些实例中，框1105的操作可由参考图1、2、3和9所描述的存储器控制器执行或促进。
在框1110处，所述方法可包含检测控制信息中的错误，如参考图1到8所描述。在某些实例中，框1110的操作可由参考图1、2、3和9所描述的存储器控制器执行或促进。
在框1115处，所述方法可包含至少部分地基于检测到错误，制止执行第一命令，如参考图1到8所描述。在某些实例中，框1115的操作可由参考图1、2、3和9所描述的存储器控制器执行或促进。
在框1120处，所述方法可包含至少部分地基于检测到错误而进入限制对存储器阵列的存取的状态，如参考图1到8所描述。在某些实例中，框1120的操作可由参考图1、2、3和9所描述的存储器控制器执行或促进。
在框1125处，所述方法可包含至少部分地基于进入限制对存储器阵列的存取的状态，将在控制信息中检测到错误的第一指示发射到主机装置，如参考图1到8所描述。在某些实例中，框1125的操作可由参考图1、2、3和9所描述的存储器控制器执行或促进。
在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法1100。所述设备可包含用于以下操作的特征、装置或指令(例如，非暂时性计算机可读媒体存储的可由处理器执行的指令)：从主机装置接收用于操作存储器阵列的控制信息，所述控制信息包括第一命令；在所述控制信息中检测到错误；至少部分地基于检测到所述错误，制止执行所述第一命令；至少部分地基于检测到所述错误，进入限制对所述存储器阵列的存取的状态；和至少部分地基于进入限制对所述存储器阵列的存取的所述状态，将在所述控制信息中检测到所述错误的第一指示发射到所述主机装置。
本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：在检测到所述错误之前，监测所述存储器阵列；至少部分地基于在所述控制信息中检测到所述错误，识别所述存储器阵列的第一状态；和至少部分地基于识别所述存储器阵列的所述第一状态，将所述存储器阵列的所述第一状态发射到所述主机装置。
本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：至少部分地基于将所述存储器阵列的所述第一状态发射到所述主机装置，从所述主机装置接收用于恢复所述存储器阵列的一或多个命令；至少部分地基于所述一或多个命令，退出限制对所述存储器阵列的存取的所述状态；和至少部分地基于所述一或多个命令，将所述存储器阵列恢复到所述第一状态。
本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：至少部分地基于发射所述第一指示，从所述主机装置接收对所述存储器阵列的所述第一状态的请求，其中至少部分地基于接收到所述请求而将所述存储器阵列的所述第一状态发射到所述主机装置。
本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：在接收到所述控制信息之前，从所述主机装置接收用于操作所述存储器阵列的第二控制信息，其中所述第二控制信息包括第二命令和指示第二存储器组的第二存储器地址；成功地解码所述第二控制信息；和至少部分地基于成功地解码所述第二控制信息而执行所述第二命令。在本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，监测所述存储器阵列的所述状态包含至少部分地基于成功地解码所述第二控制信息，存储所述第二存储器地址；和至少部分地基于成功地解码所述第二控制信息而设置第二标记，其中所述第二标记指示所述第二存储器组开启。
在本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，发射所述存储器阵列的所述第一状态包含至少部分地基于在所述控制信息中检测到所述错误，将所述第二存储器地址和所述第二标记发射到所述主机装置。
在本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，所述控制信息包括识别的第一存储器组的第一存储器地址，且监测所述存储器阵列的所述状态包括至少部分地基于在所述控制信息中检测到所述错误，制止存储所述第一存储器地址或设置指示所述第一存储器组的状态的第一标记。
本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：从所述主机装置接收退出限制对所述存储器阵列的存取的所述状态的第二命令；和至少部分地基于成功地解码所述第二命令，退出限制对所述存储器阵列的存取的所述状态。
在本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，进入限制对所述存储器阵列的存取的所述状态包含制止执行后续命令；关闭所述存储器阵列处的一或多个存储器组；或对所述一或多个存储器组执行一或多个自刷新操作；或其任何组合。
本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：至少部分地基于在所述控制信息中检测到所述错误，等待存储器操作完成；和在所述存储器操作完成之后，发信在所述控制信息中检测到所述错误的第二指示，其中在所述存储器操作完成之后进入限制对所述存储器阵列的存取的所述状态。在本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，所述存储器操作包括激活所述存储器阵列的第一多个存储器单元，读取第二多个存储器单元，或写入第三多个存储器单元，或其任何组合。
在本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，在控制信号中接收到所述控制信息，且本文所描述的方法、设备和非暂时性计算机可读媒体可另外包含用于以下操作的操作、特征、装置或指令：至少部分地基于在所述控制信息中检测到所述错误，存储所述控制信号的至少一部分；和至少部分地基于进入限制对所述存储器阵列的存取的所述状态，将所述控制信号的至少所述部分发射到所述主机装置。
本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：至少部分地基于发射在所述控制信息中检测到所述错误的所述第一指示，从所述主机装置接收对所述控制信号的至少所述部分的请求；和至少部分地基于接收到所述请求，将所述控制信号的至少所述部分发射到所述主机装置。在本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，以与用于将数据发射到所述主机装置的数据速率相比较低的数据速率发射所述控制信号的至少所述部分。
在本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，发射对检测到所述错误的所述第一指示包含将用于指示控制信息中的错误检测的电压施加到引脚；将用于将数据发射到所述主机装置的多个电压施加到多个引脚，其中根据指示控制信息中的所述错误检测的模式将所述多个电压施加到所述多个引脚；或在所述多个引脚中的至少一个上将模式序列发射到所述主机装置。
图12说明如本文中所公开的用于报告控制信息错误的一或多种方法的流程图。方法1200可说明通过主机装置将存储器阵列的当前状态恢复到在存储器装置处接收到的控制信息中识别错误之前识别的前一状态，并通过主机装置确定在控制信息发射中识别的错误原因的方面。
在框1205处，所述方法可包含通过主机装置确定用于操作存储器装置的存储器阵列的控制信息，如参考图1到8所描述。在某些实例中，框1205的操作可由参考图1、2、3和10所描述的存储器控制器执行或促进。
在框1210处，所述方法可包含将包括所述控制信息的控制信号发射到所述存储器装置，如参考图1到8所描述。在某些实例中，框1210的操作可由参考图1、2、3和10所描述的存储器控制器执行或促进。
在框1215处，所述方法可包含从存储器装置接收对在所述存储器装置处接收到控制信号的受损版本的指示和在所述存储器装置处接收到控制信号的受损版本之前所述存储器阵列的状态，如参考图1到8所描述。在某些实例中，框1215的操作可由参考图1、2、3和10所描述的存储器控制器执行或促进。
在框1220处，所述方法可包含至少部分地基于接收到所述存储器阵列的状态，发射用于恢复所述存储器阵列的状态的一或多个命令，如参考图1到8所描述。在某些实例中，框1220的操作可由参考图1、2、3和10所描述的存储器控制器执行或促进。
在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法1200。所述设备可包含用于以下操作的特征、装置或指令(例如，非暂时性计算机可读媒体存储的可由处理器执行的指令)：通过主机装置确定用于操作存储器装置的存储器阵列的控制信息；将包括所述控制信息的控制信号发射到所述存储器装置；从所述存储器装置接收在所述存储器装置处接收到所述控制信号的受损版本的指示和在所述存储器装置处接收到所述控制信号的所述受损版本之前所述存储器阵列的状态；和至少部分地基于接收到所述存储器阵列的所述状态，发射用于恢复所述存储器阵列的所述状态的一或多个命令。
本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：从所述存储器装置接收所述控制信号的所述受损版本的至少一部分；将发射到所述存储器装置的所述控制信号与从所述存储器装置接收的所述控制信号的所述受损版本的至少所述部分进行比较；至少部分地基于所述比较来识别引起所述控制信号的所述受损版本的错误，其中识别所述错误包括识别发射错误、定时错误、信号巷道错误，或其任何组合；和至少部分地基于识别所述错误，将退出限制对所述存储器装置的存取的状态的命令发射到所述存储器装置。
本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：至少部分地基于识别所述错误，修改用于将控制信令发射到所述存储器装置的参数；和根据用于发射控制信令的所述经修改参数，将包括所述控制信息的第二信号发射到所述存储器装置。
在本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，所述控制信息包括第一命令和指示第一存储器组的第一存储器地址。本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：至少部分地基于接收到在所述存储器装置处接收到所述控制信号的所述受损版本的所述指示，将对在接收到所述控制信号的所述受损版本之前所述存储器阵列的所述状态的请求发射到所述存储器装置。在本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，接收所述存储器阵列的所述状态包含从所述存储器装置接收识别第二存储器组中的多个存储器单元的第二存储器地址和对指示在接收到所述控制信号的所述受损版本之前所述第二存储器组开启的标记。
本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：至少部分地基于所述第二存储器地址和所述标记确定当接收到所述控制信号的所述受损版本时所述存储器阵列的所述状态。在本文所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，发射用于恢复所述存储器阵列的所述状态的所述一或多个命令包含至少部分地基于所述第二存储器地址和所述标记将开启所述第二存储器组中的所述多个存储器单元的第二命令发射到所述存储器装置。
应注意，上文所描述的方法描述了可能的实施方案，且操作和步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两个或更多个的实施例。
在一些实例中，设备或装置可使用通用或专用硬件执行本文中所描述的功能的方面。举例来说，所述设备或装置可包含存储器阵列，其包括多个存储器组；接收器，其与所述存储器阵列耦合且被配置成接收包括用于存取所述存储器阵列的控制信息的控制信令；电路，其与所述接收器耦合且被配置成检测所述控制信息中的错误并且发信检测到的错误的指示，其中所述存储器阵列被配置成至少部分地基于所述电路的输出而进入存取受限状态；第一寄存器，其与所述电路耦合且被配置成至少部分地基于所述电路的所述输出而存储所述存储器阵列的状态；和发射器，其与所述第一寄存器耦合且被配置成将所述第一寄存器的内容和在与所述第一寄存器的所述内容对应的控制信息中检测到的错误的指示发射到主机装置。
在一些实例中，所述设备或装置包含组件，其被配置成至少部分地基于所述电路的所述输出而致使所述存储器阵列进入所述存取受限状态。
在一些实例中，所述设备或装置包含解码器，其与所述接收器和所述存储器阵列耦合，所述解码器被配置成解码接收到的控制信息并且将经解码控制信息发信到所述存储器阵列；时钟，其与所述第一寄存器耦合且被配置成提供用于所述设备的定时信号；和逻辑组件，其被配置成基于被配置成检测错误的所述电路的所述输出而阻挡所述时钟的输出，其中所述逻辑组件的输入与所述时钟和所述解码器耦合，且所述逻辑组件的输出与所述第一寄存器耦合。
在一些实例中，所述设备或装置包含解码器，其与所述接收器和所述存储器阵列耦合，所述解码器被配置成解码接收到的控制信息并且将经解码控制信息发信到所述存储器阵列；锁存器，其被配置成存储被配置成检测错误的所述电路的所述输出；时钟，其与所述锁存器耦合且被配置成提供定时信号，其中所述锁存器被进一步配置成至少部分地基于所述时钟的输出而发信所述电路的所述输出；和逻辑组件，其被配置成至少部分地基于所述锁存器的输出而阻挡所述解码器输出到所述存储器阵列。
在一些实例中，所述设备或装置包含第二寄存器，其被配置成至少部分地基于被配置成检测所述控制信息中的错误的所述电路的所述输出而存储所述控制信令的第一控制信号的至少一部分。
在一些实例中，所述设备或装置包含解码器，其与所述第一寄存器和所述存储器阵列耦合，所述解码器被配置成解码接收到的控制信息并且将经解码控制信息发信到所述存储器阵列，其中所述第一寄存器被进一步配置成至少部分地基于所述解码器的输出而存储存储器地址或存储器组的状态或这两者。
在一些实例中，所述设备或装置包含控制线，其与所述接收器耦合且被配置成载送控制信令；数据线，其与发射器耦合且被配置成载送第一寄存器的内容；多个引脚，其与发射器和数据线耦合，所述多个引脚被配置成经由数据线将数据信令到外部装置；和引脚，其与发射器耦合且被配置成将在控制信息中检测到错误的指示发信到外部装置。
在一些实例中，所述设备或装置包含解码器，其与所述存储器阵列耦合且被配置成至少部分地基于接收控制信令而解码控制信息；定时器，其与解码器耦合且被配置成跟踪成功地由解码器解码的存储器命令的定时；和逻辑组件，其被配置成阻挡解码器输出到所述存储器阵列，其中逻辑组件被配置成至少部分地基于定时器的输出而发信解码器的输出。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信令说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号的总线，其中总线可具有各种位宽度。
术语“电子通信”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些情况下，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前不能通过导电路径在组件之间传达，在闭路关系中，信号能够通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器将两个组件隔离时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
本文中使用的术语“层”是指几何结构的分层或薄片。每一层可以具有三个维度(例如，高度、宽度和深度)，并且可以覆盖表面的至少一部分。举例来说，层可以是两个维度大于第三维度的三维结构，例如薄膜。层可以包含不同元件、组件和/或材料。在一些情况下，一个层可由两个或两个以上子层组成。在一些附图中，出于说明的目的而描绘三维层中的两个维度。然而，所属领域的技术人员将认识到，层在本质上是三维的。
本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOS)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂，例如简并，半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型的(即，大部分载流子为信号)，那么FET可被称为n型FET。如果沟道是p型的(即，大部分载流子为电洞)，那么FET可被称为p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含具体细节，以提供对所描述技术的理解。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。
在附图中，类似组件或特征可以具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一个，与第二参考标记无关。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
结合本文中的公开内容所描述的各种说明性块和模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或经设计以执行本文所描述的功能的其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此配置)。
本文中所描述的技术可在硬件、通过处理器执行的软件、固件或其任何组合中实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以发射。其它实例和实施在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。
计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传送到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源发射软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各者的组合也包含在计算机可读媒体的范围内。
提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种方法，其包括：
从主机装置接收用于操作存储器阵列的控制信息，所述控制信息包括第一命令；
在所述控制信息中检测到错误；
至少部分地基于检测到所述错误，制止执行所述第一命令；
至少部分地基于检测到所述错误，进入限制对所述存储器阵列的存取的状态；和
至少部分地基于进入限制对所述存储器阵列的存取的所述状态，将在所述控制信息中检测到所述错误的第一指示发射到所述主机装置。
2.根据权利要求1所述的方法，其另外包括：
在检测到所述错误之前或之时，监测所述存储器阵列；
至少部分地基于在所述控制信息中检测到所述错误，识别所述存储器阵列的第一状态；和
至少部分地基于识别所述存储器阵列的所述第一状态，将所述存储器阵列的所述第一状态发射到所述主机装置。
3.根据权利要求2所述的方法，其另外包括：
至少部分地基于将所述存储器阵列的所述第一状态发射到所述主机装置，从所述主机装置接收用于恢复所述存储器阵列的一或多个命令；
至少部分地基于所述一或多个命令，退出限制对所述存储器阵列的存取的所述状态；和
至少部分地基于所述一或多个命令，将所述存储器阵列恢复到所述第一状态。
4.根据权利要求2所述的方法，其另外包括：
至少部分地基于发射所述第一指示，从所述主机装置接收对所述存储器阵列的所述第一状态的请求，其中至少部分地基于接收到所述请求而将所述存储器阵列的所述第一状态发射到所述主机装置。
5.根据权利要求2所述的方法，其另外包括：
在接收到所述控制信息之前，从所述主机装置接收用于操作所述存储器阵列的第二控制信息，其中所述第二控制信息包括第二命令和指示第二存储器组的第二存储器地址；
成功地解码所述第二控制信息，其中监测所述存储器阵列的所述状态包括：
至少部分地基于成功地解码所述第二控制信息，存储所述第二存储器地址；和
至少部分地基于成功地解码所述第二控制信息而设置第二标记，其中所述第二标记指示所述第二存储器组开启；和
至少部分地基于成功地解码所述第二控制信息而执行所述第二命令。
6.根据权利要求5所述的方法，其中发射所述存储器阵列的所述第一状态包括：
至少部分地基于在所述控制信息中检测到所述错误，将所述第二存储器地址和所述第二标记发射到所述主机装置。
7.根据权利要求2所述的方法，其中所述控制信息包括识别的第一存储器组的第一存储器地址，其中监测所述存储器阵列的所述状态包括：
至少部分地基于在所述控制信息中检测到所述错误，制止存储所述第一存储器地址或设置指示所述第一存储器组的状态的第一标记。
8.根据权利要求1所述的方法，其另外包括：
从所述主机装置接收退出限制对所述存储器阵列的存取的所述状态的第二命令；和
至少部分地基于成功地解码所述第二命令，退出限制对所述存储器阵列的存取的所述状态。
9.根据权利要求1所述的方法，其中进入限制对所述存储器阵列的存取的所述状态包括：
制止执行后续命令；
关闭所述存储器阵列处的一或多个存储器组；或
对所述一或多个存储器组执行一或多个自刷新操作；
或其任何组合。
10.根据权利要求1所述的方法，其另外包括：
至少部分地基于在所述控制信息中检测到所述错误，等待存储器操作完成；和
在所述存储器操作完成之后，发信在所述控制信息中检测到所述错误的第二指示，其中在所述存储器操作完成之后进入限制对所述存储器阵列的存取的所述状态。
11.根据权利要求1所述的方法，其中接收所述控制信息包括在控制信号中接收到所述控制信息，所述方法另外包括：
至少部分地基于在所述控制信息中检测到所述错误，存储所述控制信号的至少一部分；和
至少部分地基于进入限制对所述存储器阵列的存取的所述状态，将所述控制信号的至少所述部分发射到所述主机装置。
12.根据权利要求11所述的方法，其另外包括：
至少部分地基于发射在所述控制信息中检测到所述错误的所述第一指示，从所述主机装置接收对所述控制信号的至少所述部分的请求；和
至少部分地基于接收到所述请求，将所述控制信号的至少所述部分发射到所述主机装置。
13.根据权利要求11所述的方法，其中以与用于将数据发射到所述主机装置的数据速率相比较低的数据速率发射所述控制信号的至少所述部分。
14.根据权利要求1所述的方法，其中发射对检测到所述错误的所述第一指示包括：
将用于指示控制信息中的错误检测的电压施加到引脚；
将用于将数据发射到所述主机装置的多个电压施加到多个引脚，其中根据指示控制信息中的所述错误检测的模式将所述多个电压施加到所述多个引脚；或
在所述多个引脚中的至少一个上将模式序列发射到所述主机装置。
15.一种方法，其包括：
通过主机装置确定用于操作存储器装置的存储器阵列的控制信息；
将包括所述控制信息的控制信号发射到所述存储器装置；
从所述存储器装置接收在所述存储器装置处接收到所述控制信号的受损版本的指示和在所述存储器装置处接收到所述控制信号的所述受损版本之前所述存储器阵列的状态；和
至少部分地基于接收到所述存储器阵列的所述状态，发射用于恢复所述存储器阵列的所述状态的一或多个命令。
16.根据权利要求15所述的方法，其另外包括：
从所述存储器装置接收所述控制信号的所述受损版本的至少一部分；
将发射到所述存储器装置的所述控制信号与从所述存储器装置接收的所述控制信号的所述受损版本的至少所述部分进行比较；
至少部分地基于所述比较来识别引起所述控制信号的所述受损版本的错误，其中识别所述错误包括识别发射错误、定时错误、信号巷道错误，或其任何组合；和
至少部分地基于识别所述错误，将退出限制对所述存储器装置的存取的状态的命令发射到所述存储器装置。
17.根据权利要求16所述的方法，其另外包括：
至少部分地基于识别所述错误，修改用于将控制信令发射到所述存储器装置的参数；和
根据用于发射控制信令的所述经修改参数，将包括所述控制信息的第二信号发射到所述存储器装置。
18.根据权利要求15所述的方法，其中所述控制信息包括第一命令和指示第一存储器组的第一存储器地址，所述方法另外包括：
至少部分地基于接收到在所述存储器装置处接收到所述控制信号的所述受损版本的所述指示，将对在接收到所述控制信号的所述受损版本之前或之时所述存储器阵列的所述状态的请求发射到所述存储器装置，其中接收所述存储器阵列的所述状态包括：
从所述存储器装置接收识别第二存储器组中的多个存储器单元的第二存储器地址和对指示在接收到所述控制信号的所述受损版本之前所述第二存储器组开启的标记。
19.根据权利要求18所述的方法，其另外包括：
至少部分地基于所述第二存储器地址和所述标记确定当接收到所述控制信号的所述受损版本时所述存储器阵列的所述状态，其中发射用于恢复所述存储器阵列的所述状态的所述一或多个命令包括：
至少部分地基于所述第二存储器地址和所述标记将开启所述第二存储器组中的所述多个存储器单元的第二命令发射到所述存储器装置。
20.一种设备，其包括：
存储器阵列，其包括多个存储器组；
接收器，其与所述存储器阵列耦合且被配置成接收包括用于存取所述存储器阵列的控制信息的控制信令；
电路，其与所述接收器耦合且被配置成检测所述控制信息中的错误并且发信检测到的错误的指示，其中所述存储器阵列被配置成至少部分地基于所述电路的输出而进入存取受限状态；
第一寄存器，其与所述电路耦合且被配置成至少部分地基于所述电路的所述输出而存储所述存储器阵列的状态；和
发射器，其与所述第一寄存器耦合且被配置成将所述第一寄存器的内容和在与所述第一寄存器的所述内容对应的控制信息中检测到的错误的指示发射到主机装置。
21.根据权利要求20所述的设备，其另外包括：
组件，其被配置成至少部分地基于所述电路的所述输出而致使所述存储器阵列进入所述存取受限状态。
22.根据权利要求20所述的设备，其另外包括：
解码器，其与所述接收器和所述存储器阵列耦合，所述解码器被配置成解码接收到的控制信息并且将经解码控制信息发信到所述存储器阵列；
时钟，其与所述第一寄存器耦合且被配置成提供用于所述设备的定时信号；和
逻辑组件，其被配置成基于被配置成检测错误的所述电路的所述输出而阻挡所述时钟的输出，其中所述逻辑组件的输入与所述时钟和所述解码器耦合，且所述逻辑组件的输出与所述第一寄存器耦合。
23.根据权利要求20所述的设备，其另外包括：
解码器，其与所述接收器和所述存储器阵列耦合，所述解码器被配置成解码接收到的控制信息并且将经解码控制信息发信到所述存储器阵列；
锁存器，其被配置成存储被配置成检测错误的所述电路的所述输出；
时钟，其与所述锁存器耦合且被配置成提供定时信号，其中所述锁存器被进一步配置成至少部分地基于所述时钟的输出而发信所述电路的所述输出；和
逻辑组件，其被配置成至少部分地基于所述锁存器的输出而阻挡所述解码器输出到所述存储器阵列。
24.根据权利要求20所述的设备，其另外包括：
第二寄存器，其被配置成至少部分地基于被配置成检测所述控制信息中的错误的所述电路的所述输出而存储所述控制信令的第一控制信号的至少一部分。
25.根据权利要求20所述的设备，其另外包括：
解码器，其与所述第一寄存器和所述存储器阵列耦合，所述解码器被配置成解码接收到的控制信息并且将经解码控制信息发信到所述存储器阵列，其中所述第一寄存器被进一步配置成至少部分地基于所述解码器的输出而存储存储器地址或存储器组的状态或这两者。
CN201980089984.6A 2018-12-19 2019-12-19 报告控制信息错误 Pending CN113366448A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862781989P 2018-12-19 2018-12-19
US62/781,989 2018-12-19
US16/719,896 US11086733B2 (en) 2018-12-19 2019-12-18 Reporting control information errors
US16/719,896 2019-12-18
PCT/US2019/067412 WO2020132204A1 (en) 2018-12-19 2019-12-19 Reporting control information errors

Publications (1)

Publication Number Publication Date
CN113366448A true CN113366448A (zh) 2021-09-07

Family

ID=71097568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980089984.6A Pending CN113366448A (zh) 2018-12-19 2019-12-19 报告控制信息错误

Country Status (5)

Country Link
US (2) US11086733B2 (zh)
EP (1) EP3899727A4 (zh)
KR (1) KR20210089266A (zh)
CN (1) CN113366448A (zh)
WO (1) WO2020132204A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US11086733B2 (en) 2018-12-19 2021-08-10 Micron Technology, Inc. Reporting control information errors
JP7425069B2 (ja) 2019-01-30 2024-01-30 サンライズ メモリー コーポレイション 基板接合を用いた高帯域幅・大容量メモリ組み込み型電子デバイス
US11398492B2 (en) 2019-02-11 2022-07-26 Sunrise Memory Corporation Vertical thing-film transistor and application as bit-line connector for 3-dimensional memory arrays
KR20200137739A (ko) 2019-05-31 2020-12-09 에스케이하이닉스 주식회사 반도체장치
WO2021127218A1 (en) 2019-12-19 2021-06-24 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor
CN115362436A (zh) 2020-02-07 2022-11-18 日升存储公司 准易失性系统级存储器
WO2021159028A1 (en) 2020-02-07 2021-08-12 Sunrise Memory Corporation High capacity memory circuit with low effective latency
US11507301B2 (en) 2020-02-24 2022-11-22 Sunrise Memory Corporation Memory module implementing memory centric architecture
US11561911B2 (en) * 2020-02-24 2023-01-24 Sunrise Memory Corporation Channel controller for shared memory access
US11880291B2 (en) 2020-07-07 2024-01-23 Micron Technology, Inc. Monitoring and reporting a status of a memory device
US11600355B2 (en) 2020-07-28 2023-03-07 Micron Technology, Inc. Monitoring and adjusting access operations at a memory device
US11922061B2 (en) 2020-08-31 2024-03-05 Micron Technology, Inc. Adaptive memory refresh control
US11783885B2 (en) * 2020-10-30 2023-10-10 Micron Technology, Inc. Interactive memory self-refresh control
US11842777B2 (en) 2020-11-17 2023-12-12 Sunrise Memory Corporation Methods for reducing disturb errors by refreshing data alongside programming or erase operations
WO2022173700A1 (en) 2021-02-10 2022-08-18 Sunrise Memory Corporation Memory interface with configurable high-speed serial data lanes for high bandwidth memory
JP7381519B2 (ja) * 2021-06-09 2023-11-15 アンリツ株式会社 誤り率測定装置および誤り率測定方法
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
US11790974B2 (en) * 2021-11-17 2023-10-17 Micron Technology, Inc. Apparatuses and methods for refresh compliance
US20230205615A1 (en) * 2021-12-28 2023-06-29 Micron Technology, Inc. Error detection signaling
KR20230119966A (ko) * 2022-02-08 2023-08-16 삼성전자주식회사 전자 장치에서 데이터베이스 파일을 복구하는 방법
US11789819B1 (en) * 2022-04-29 2023-10-17 Micron Technology, Inc. Seamless recovery of a hardware-based I/O path in a multi-function NVMe SSD

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070028056A1 (en) * 2005-07-29 2007-02-01 Microsoft Corporation Direct-update software transactional memory
CN102870101A (zh) * 2009-10-26 2013-01-09 韦尔埃布尔股份有限公司 对在块存取设备和图形存取设备之间共享的存储器池的并行存取
US20140258786A1 (en) * 2007-07-30 2014-09-11 Micron Technology, Inc. Methods and devices for temperature sensing of a memory device
US20150019936A1 (en) * 2008-12-23 2015-01-15 Conversant Intellectual Property Management Inc. Error detection method and a system including one or more memory device
CN105097028A (zh) * 2014-05-13 2015-11-25 三星电子株式会社 包括非易失性存储器件的存储装置和该器件的读取方法
US20180203759A1 (en) * 2006-05-18 2018-07-19 Rambus Inc. Memory Error Detection
US20180225164A1 (en) * 2017-02-08 2018-08-09 Seagate Technology, Llc Background reads to condition programmed semiconductor memory cells

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4585520B2 (ja) 2004-10-14 2010-11-24 株式会社アドバンテスト 試験装置及び試験方法
US7831882B2 (en) * 2005-06-03 2010-11-09 Rambus Inc. Memory system with error detection and retry modes of operation
JP4723290B2 (ja) * 2005-06-06 2011-07-13 株式会社日立製作所 ディスクアレイ装置及びその制御方法
US7523381B2 (en) * 2005-09-01 2009-04-21 Micron Technology, Inc. Non-volatile memory with error detection
US20100180182A1 (en) * 2009-01-09 2010-07-15 Seagate Technology Llc Data memory device and controller with interface error detection and handling logic
JP2014182720A (ja) * 2013-03-21 2014-09-29 Fujitsu Ltd 情報処理システム、情報処理装置及び障害処理方法
US9454421B2 (en) * 2013-10-15 2016-09-27 Cypress Semiconductor Corporation Method for providing read data flow control or error reporting using a read data strobe
US9852811B2 (en) * 2014-11-13 2017-12-26 Macronix International Co., Ltd. Device and method for detecting controller signal errors in flash memory
US9606851B2 (en) * 2015-02-02 2017-03-28 International Business Machines Corporation Error monitoring of a memory device containing embedded error correction
US11086733B2 (en) * 2018-12-19 2021-08-10 Micron Technology, Inc. Reporting control information errors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070028056A1 (en) * 2005-07-29 2007-02-01 Microsoft Corporation Direct-update software transactional memory
US20180203759A1 (en) * 2006-05-18 2018-07-19 Rambus Inc. Memory Error Detection
US20140258786A1 (en) * 2007-07-30 2014-09-11 Micron Technology, Inc. Methods and devices for temperature sensing of a memory device
US20150019936A1 (en) * 2008-12-23 2015-01-15 Conversant Intellectual Property Management Inc. Error detection method and a system including one or more memory device
CN102870101A (zh) * 2009-10-26 2013-01-09 韦尔埃布尔股份有限公司 对在块存取设备和图形存取设备之间共享的存储器池的并行存取
CN105097028A (zh) * 2014-05-13 2015-11-25 三星电子株式会社 包括非易失性存储器件的存储装置和该器件的读取方法
US20180225164A1 (en) * 2017-02-08 2018-08-09 Seagate Technology, Llc Background reads to condition programmed semiconductor memory cells

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YU CAI 等: "FPGA-based nand flash memory error characterization and solid-state drive prototyping platform", 《FPGA \'11: PROCEEDINGS OF THE 19TH ACM/SIGDA INTERNATIONAL SYMPOSIUM ON FIELD PROGRAMMABLE GATE ARRAYS》, 27 February 2011 (2011-02-27), pages 284 *
李姗: "星载固态存储器硬件架构研究", 《中国博士学位论文全文数据库 信息科技辑》, no. 04, 15 April 2016 (2016-04-15), pages 137 - 6 *

Also Published As

Publication number Publication date
US11086733B2 (en) 2021-08-10
US20200201718A1 (en) 2020-06-25
KR20210089266A (ko) 2021-07-15
EP3899727A4 (en) 2022-03-30
US11579988B2 (en) 2023-02-14
US20220004466A1 (en) 2022-01-06
EP3899727A1 (en) 2021-10-27
WO2020132204A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
US11579988B2 (en) Reporting control information errors
US11720443B2 (en) Error correction management for a memory device
CN114080588B (zh) 用于存储器装置的擦除速率控制
US11953988B2 (en) Error correction memory device with fast data access
CN114097038B (zh) 具有用于错误校正的状态反馈的存储器装置
US11693602B2 (en) Detection of illegal commands
EP3963586A1 (en) Safety event detection for a memory device
CN112053734A (zh) 用于高可靠性应用的存储器错误指示符
US11656937B2 (en) Techniques for error detection and correction in a memory system
CN115904829A (zh) 检测数据总线驱动故障

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination