CN113363365B - 一种多电流通道倒装AlGaInPmini-LED芯片及其制备方法 - Google Patents

一种多电流通道倒装AlGaInPmini-LED芯片及其制备方法 Download PDF

Info

Publication number
CN113363365B
CN113363365B CN202110905454.3A CN202110905454A CN113363365B CN 113363365 B CN113363365 B CN 113363365B CN 202110905454 A CN202110905454 A CN 202110905454A CN 113363365 B CN113363365 B CN 113363365B
Authority
CN
China
Prior art keywords
dielectric layer
conductive
layer
holes
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110905454.3A
Other languages
English (en)
Other versions
CN113363365A (zh
Inventor
王克来
徐培强
熊珊
潘彬
王向武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanchang Kaijie Semiconductor Technology Co Ltd
Original Assignee
Nanchang Kaijie Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanchang Kaijie Semiconductor Technology Co Ltd filed Critical Nanchang Kaijie Semiconductor Technology Co Ltd
Priority to CN202110905454.3A priority Critical patent/CN113363365B/zh
Publication of CN113363365A publication Critical patent/CN113363365A/zh
Application granted granted Critical
Publication of CN113363365B publication Critical patent/CN113363365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及半导体LED技术领域，具体涉及一种多电流通道倒装AlGaInP mini‑LED芯片及其制备方法。一种多电流通道倒装AlGaInP mini‑LED芯片，包括衬底、依次设置于所述衬底一侧的键合层、P型半导体层、量子阱层、N型半导体层、第一介质层、第二介质层和第三介质层；所述第三介质层远离所述衬底一侧表面设置有P电极和N电极以及第一电流通道和第二电流通道。第一电流通道和第二电流通道之间通过介质层隔离，可以有效的防止芯片短路。导电通孔的设计可以减少发光面积的损失，提高芯片的发光亮度。

Description

一种多电流通道倒装AlGaInPmini-LED芯片及其制备方法
技术领域
本发明涉及半导体LED技术领域，具体涉及一种多电流通道倒装AlGaInP mini-LED芯片及及其制备方法。
背景技术
LED芯片也称为LED发光芯片，能够将电能转化为光能，是LED灯的核心组件。半导体晶片由两部分组成，一部分是P型半导体，在它里面空穴占主导地位，另一端是N型半导体，在这边主要是电子。但这两种半导体连接起来的时候，它们之间就形成一个P-N结。当电流通过导线作用于这个晶片的时候，电子就会被推向P区，在P区里电子跟空穴复合，然后就会以光子的形式发出能量，这就是LED发光的原理。
随着 Mini LED 显示技术的迅速发展，Mini LED 显示产品已开始应用于超大屏高清显示，如监控指挥、高清演播、高端影院、医疗诊断、广告显示、会议会展、办公显示、虚拟现实等商用领域。为了便于封装应用，mini-LED采用倒装结构，两个电极同处于背离衬底一侧，出光面为衬底一侧。AlGaInP LED通常是在GaAs衬底上进行外延生长，在制作mini-LED时需要将吸光的GaAs衬底去除，由常规的垂直结构LED变成横向结构的LED。这种倒装结构使得电流难以在芯片内部均匀扩散，从而影响芯片的发光亮度以及可靠性。
发明内容
基于此，本发明提供了一种多电流通道倒装AlGaInP mini-LED芯片及其制备方法，可以有效的将电流在芯片内部均匀扩散，从而提高芯片的发光亮度和可靠性。
为解决上述技术问题，本发明的第一方面是提供一种多电流通道倒装AlGaInPmini-LED芯片，所述芯片包括：
衬底；
依次设置于所述衬底一侧的键合层、P型半导体层、量子阱层、N型半导体层、第一介质层、第二介质层和第三介质层；所述第三介质层远离所述衬底一侧表面设置有P电极和N电极；
其中，所述第一介质层上设置有径向贯穿所述第一介质层、所述N型半导体层和所述量子阱层的至少3个第一导电通孔，且其中至少1个所述第一导电通孔径向贯穿所述第二介质层和所述第三介质层到达所述P电极，将所有第一导电通孔采用金属线依次串联在所述第一介质层远离所述衬底一侧的表面形成第一导电线框，在所述第一导电通孔中填充导电材料使得所述P型半导体层、所述第一导电线框和所述P电极形成电连接，得到第一电流通道；
所述第二介质层上设置有径向贯穿所述第二介质层和所述第一介质层的至少3个第二导电通孔，且其中至少1个所述第二导电通孔径向贯穿所述第三介质层到达所述N电极，将所有第二导电通孔采用金属线依次串联在所述第二介质层远离所述衬底一侧的表面形成第二导电线框，在所述第二导电通孔中填充导电材料使得所述N型半导体层、所述第二导电线框和所述N电极形成电连接，得到第二电流通道。
进一步地，所述第一介质层上设置有径向贯穿所述第一介质层、所述N型半导体层和所述量子阱层的4个第一导电通孔，且其中2个所述第一导电通孔径向贯穿所述第二介质层和所述第三介质层到达所述P电极，将所述4个第一导电通孔采用金属线依次串联在所述第一介质层远离所述衬底一侧的表面形成第一导电线框。
进一步地，所述第二介质层上设置有径向贯穿所述第二介质层和所述第一介质层的4个第二导电通孔，且其中2个所述第二导电通孔径向贯穿所述第三介质层到达所述N电极，将所述4个第二导电通孔采用金属线依次串联在所述第二介质层远离所述衬底一侧的表面形成第二导电线框。
进一步地，所述第一导电线框和所述第二导电线框均为金属线围成的矩形线框；优选地，所述第一导电线框在垂直方向上位于所述第二导电线框的内部。
进一步地，所述第一介质层的材质为MgF2，所述第二介质层的材质为Ti2O3，所述第三介质层的材料为MgF2。更进一步地，第一介质层为厚度1550埃的MgF2，第二介质层为厚度1550埃的Ti2O3，第三介质层为厚度1550埃的MgF2。
进一步地，所述导电材料为金属。
本发明还提供上述一种多电流通道倒装AlGaInP mini-LED芯片的制备方法，包括以下步骤：
S1、提供一GaAs生长衬底，依次生长N型半导体层、量子阱层和P型半导体层得到外延片；
S2、将外延片清洗干净，在外延片背离GaAs生长衬底一侧蒸镀一层SiO2；
S3、提供一蓝宝石衬底，在其一侧蒸镀一层SiO2，将GaAs生长衬底和蓝宝石衬底对齐，两层SiO2紧密接触，完成键合得到键合层；
S4、通过化学腐蚀去除GaAs生长衬底，露出N型半导体层；
S5、在背离蓝宝石衬底一侧旋涂光刻胶制作掩膜图形，通过ICP刻蚀出四个贯穿N型半导体层、量子阱层的第一导电通孔，露出P型半导体层；
S6、在背离蓝宝石衬底一侧蒸镀MgF2第一介质层，第一介质层覆盖N型半导体层和第一导电通孔，蚀刻掉导电通孔内MgF2；
S7、蒸镀金属填充第一导电通孔并用金属线将四个第一导电通孔连接形成第一导电线框；
S8、继续蒸镀Ti2O3第二介质层，蚀刻出四个贯穿第一介质层和第二介质层的第二导电通孔，露出N型半导体；
S9、蒸镀金属填充第二导电通孔并用金属线将四个第二导电通孔连接形成第二导电线框；
S10、蒸镀MgF2第三介质层，在左侧蚀刻第三介质层和第二介质层露出两个第一导电通孔，在右侧蚀刻第三介质层露出两个第二导电通孔；
S11、同时蒸镀P电极和N电极，其中P电极靠左侧与露出的两个第一导电通孔连接，N电极靠右侧与露出的两个第二导电通孔连接；
S12、将晶片分割，得到mini-LED芯片。
进一步地，所述第一介质层由厚度1550埃的MgF2构成、第二介质层由1550埃的Ti2O3构成、第三介质层均由厚度1550埃的MgF2构成。
进一步地，所述第一导电通孔和所述第二导电通孔的孔径为6-10μm。
进一步地，所述第一导电通孔和所述第二导电通孔的孔径为8μm。
本发明与现有技术相比，具有的有益效果是：通过多电流通道的设置可以有效的解决电流扩散问题，提高芯片的亮度和可靠性。第一电流通道和第二电流通道之间通过介质层隔离，可以有效的防止芯片短路。三层介质层采用折射率差值较大的材料交替设置，可以有效的形成高反射膜层，增加对有源区向下发射光的反射。导电通孔的设计可以减少发光面积的损失，提高芯片的发光亮度。
倒装结构的芯片需要将P型结构和N型结构分隔，避免芯片短路。常规的工艺是在芯片的一侧刻蚀N型半导体和有源区，制作一个大的台阶，将P型结构露出来，从而实现P型结构和N型结构分隔，这样会损失较大的发光面积。由于P型结构和N型结构分处于两侧，电流横向扩展困难。本发明设置了第一电流通道和第二电流通道，其中第一电流通道连接P型半导体层和P电极，第二电流通道连接N型半导体和N电极；导电通孔之间有金属线相连接且均匀分布在芯片四周。通过多电流通道的设置可以有效的解决电流扩散问题，提高芯片的亮度和可靠性。第一电流通道和第二电流通道之间通过介质层隔离，可以有效的防止芯片短路。在设置介质层材料时选用MgF2/Ti2O3/MgF2，其中MgF2折射率为1.38，Ti2O3折射率为2.35，两种折射率差值较大的材料交替设置可以形成高反射膜层，增加对有源区向下发射光的反射。导电通孔的设计可以减少发光面积的损失，提高芯片的发光亮度。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1 为本申请实施例所提供的一种多电流通道倒装AlGaInP mini-LED芯片的结构示意图；
图2为图1的俯视图；
附图标记：衬底-1、键合层-2、P型半导体层-3、量子阱层-4、N型半导体层-5、第一介质层-6、第二介质层-7、第三介质层-8、第一导电线框-9、第二导电线框-10、P电极-11、N电极-12、第一导电通孔-13和第二导电通孔-14。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本申请及其应用或使用的任何限制。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
在本申请的描述中，需要理解的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。
在本申请的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本申请保护范围的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。
以下结合附图1-2对本申请进行详细说明，本发明具体实施例提供一种多电流通道倒装AlGaInP mini-LED芯片，该芯片包括衬底1，以及依次设置于所述衬底1一侧的键合层2、P型半导体层3、量子阱层4、N型半导体层5、第一介质层6、第二介质层7和第三介质层8；所述第三介质层8远离所述衬底1一侧表面设置有P电极11和N电极12（图示P电极设置于左侧，N电极12设置于右侧）；其中，所述第一介质层6上设置有径向贯穿所述第一介质层6、所述N型半导体层5和所述量子阱层4的至少3个第一导电通孔13，且其中至少1个所述第一导电通孔13径向贯穿所述第二介质层7和所述第三介质层8到达所述P电极11，将所有第一导电通孔13采用金属线依次串联在所述第一介质层6远离所述衬底1一侧的表面形成第一导电线框9，在所述第一导电通孔13中填充导电材料使得所述P型半导体层3、所述第一导电线框9和所述P电极11形成电连接，将所述P型导体层3和所述P电极11之间采用第一导电线框9和第一导电通孔13的连接得到第一电流通道；所述第二介质层7上设置有径向贯穿所述第二介质层7和所述第一介质层6的至少3个第二导电通孔14，且其中至少1个所述第二导电通孔14径向贯穿所述第三介质层8到达所述N电极12，将所有第二导电通孔14采用金属线依次串联在所述第二介质层7远离所述衬底1一侧的表面形成第二导电线框10，在所述第二导电通孔14中填充导电材料使得所述N型半导体层5、所述第二导电线框10和所述N电极12形成电连接，将所述N型导体层5和所述N电极12之间采用第二导电线框10和第二导电通孔14的连接得到第二电流通道。
在一些优选的实施方案中，本发明中的第一导电通孔13和第二导电通孔14的排布方式没有特别是限制，为了获得更佳的电流分散效果，本发明中的第一导电通孔13可以设置为4个，其中位于一侧的2个第一导电通孔13（图示位于左侧）径向贯穿所述第二介质层7和所述第三介质层8到达所述P电极11并与之连接，使得第一导电通孔13中填充有导电材料后能与P电极11形成电连接，4个第一导电通孔13采用金属线依次串联在所述第一介质层6远离所述衬底1一侧的表面形成第一导电线框9。所述第二介质层7上设置有径向贯穿所述第二介质层7和所述第一介质层6的4个第二导电通孔14，且其中2个所述第二导电通孔14（图示位于右侧）径向贯穿所述第三介质层8到达所述N电极12并与之连接，使得第二导电通孔14中填充有导电材料后能与N电极12形成电连接，将4个第二导电通孔14采用金属线依次串联在所述第二介质层7远离所述衬底1一侧的表面形成第二导电线框10。本发明中的P电极11和N电极12可分别设置在第三介质层8的左侧和右侧。
在一些优选的实施方案中，所述第一导电线框9和所述第二导电线框10均为金属线围成的矩形线框。所述第一导电线框9和第二导电线框10均在所述LED芯片水平方向上居中设置，所述第一导电线框9和第二导电线框10最好在垂直方向上不重合以获得更加均匀的电流分散效果。
在一些具体的实施方案中，本发明所指的用于填充第一导电通孔13和第二导电通孔14的导电材料没有特别的限制，只要能够用于输送和传导电流即可，其具体的实施方案包括但不限于纯金属导体、金属合金、以及含有金属镀层、金属颗粒的导体等，在本发明中，为了获得较好的导电效果，以纯金属导体和金属合金较佳。
在另一些具体的实施方案中，本发明中的第一介质层6、第二介质层7和第三介质层8的作用是用于隔离对所述第一电流通道和第二电流通道的之间的电流，所述第一介质层6由厚度1550埃的MgF2构成，第二介质层7由1550埃的Ti2O3构成，第三介质层8由厚度1550埃的MgF2构成。
在又一些具体的实施方案中，本发明所述第一导电通孔13和所述第二导电通孔14的孔径设置为6-10μm。较佳地，所述第一导电通孔13和所述第二导电通孔14的孔径设置为8μm。
为了使得本领域技术人员能够更好的理解和实施本发明的技术方案，本发明还提供一种多电流通道倒装AlGaInP mini-LED芯片的制备方法，包括以下步骤：
S1、提供一GaAs生长衬底（需在制备过程中去除，因此成品图中未进行标注），依次生长N型半导体层5、量子阱层4和P型半导体层3得到外延片；
S2、将外延片清洗干净，在外延片背离GaAs生长衬底一侧蒸镀一层SiO2；
S3、提供一蓝宝石的衬底1，在其一侧蒸镀一层SiO2，将GaAs生长衬底1和蓝宝石衬底1对齐，两层SiO2紧密接触，完成键合得到键合层2；
S4、通过化学腐蚀去除GaAs生长衬底，露出N型半导体层5；
S5、在背离蓝宝石衬底1一侧旋涂光刻胶制作掩膜图形，通过ICP刻蚀出四个贯穿N型半导体层5、量子阱层4的第一导电通孔13，露出P型半导体层3；
S6、在背离蓝宝石衬底1一侧蒸镀MgF2第一介质层6，第一介质层6覆盖N型半导体层5和第一导电通孔13，蚀刻掉第一导电通孔13内MgF2，该步骤刻蚀的目的在于除去第一导电通孔13内的MgF2，在实际操作过程中，不需要全部去除其中的MgF2，将大部分MgF2去除即可，仅在第一导电通孔13侧壁保留有薄薄的MgF2（侧壁保留的MgF2不影响后续蒸镀的金属导电）；
S7、蒸镀金属填充第一导电通孔13并用金属线将四个第一导电通孔13连接形成第一导电线框9；
S8、继续蒸镀Ti2O3第二介质层7，蚀刻出四个贯穿第一介质层6和第二介质层7的第二导电通孔14，露出N型半导体；
S9、蒸镀金属填充第二导电通孔14并用金属线将四个第二导电通孔14连接形成第二导电线框10；
S10、蒸镀MgF2第三介质层8，在左侧蚀刻第三介质层8和第二介质层7露出两个第一导电通孔13，在右侧蚀刻第三介质层8露出两个第二导电通孔14；
S11、同时蒸镀P电极11和N电极12，其中P电极11靠左侧与露出的两个第一导电通孔13连接，N电极12靠右侧与露出的两个第二导电通孔14连接；
S12、将晶片分割，得到mini-LED芯片。
为了进一步说明本发明，下面结合实施例对本发明提供的一种多电流通道倒装AlGaInP mini-LED芯片的制备方法进行详细描述。
实施例
一种多电流通道倒装AlGaInP mini-LED芯片的制备方法，包括以下步骤：
1、提供一GaAs生长衬底，依次生长N型半导体层、量子阱层、P型半导体层；
2、将外延片放入丙酮溶液超声清洗15min，烘干后在外延片背离GaAs生长衬底一侧蒸镀一层SiO2，厚度为2μm；
3、提供一蓝宝石衬底，在其一侧蒸镀一层厚度为3μm的SiO2，将两个衬底对齐使得两层SiO2紧密接触，在温度400℃压力16000Kg条件下完成键合；
4、将键合后的外延片在氨水和双氧水的混合溶液中浸泡30min，去除GaAs生长衬底，露出N型半导体层；
5、在背离蓝宝石衬底一侧旋涂光刻胶制作掩膜图形，需要制作第一导电通孔的位置没有光刻胶保护，通过ICP刻蚀出四个贯穿N型半导体层、量子阱层的第一导电通孔，露出P型半导体层；
6、在背离蓝宝石衬底一侧蒸镀厚度为1550埃的MgF2形成第一介质层，在第一介质层表面制作掩膜图形，第一导电通孔的位置没有光刻胶保护且掩膜图形露出的面积小于第一导电通孔的面积，利用氢氧化钾溶液刻蚀第一导电通孔内的MgF2，露出P型半导体层，仅有第一导电通孔侧壁保留有MgF2；
7、旋涂负胶制作第一导电通孔和连接金属线的掩膜图形，蒸镀所需的金属材料，然后剥离去除多余的金属得到第一导电通孔和连接金属线；
8、继续蒸镀厚度为1550埃的Ti2O3第二介质层，制作掩膜图形，蚀刻出四个贯穿第一介质层和第二介质层的第二导电通孔，露出N型半导体；
9、旋涂负胶制作第二导电通孔和连接金属线的掩膜图形，蒸镀所需的金属材料，然后剥离去除多余的金属得到第二导电通孔和连接金属线；
10、蒸镀厚度为1550埃的MgF2第三介质层，旋涂正性光刻胶制作掩膜图形，左侧两个第一导电通孔正上方没有光刻胶保护，右侧两个第二导电通孔上方没有光刻胶保护，在左侧蚀刻第三介质层和第二介质层露出两个第一导电通孔，在右侧蚀刻第三介质层露出两个第二导电通孔；
11、同时蒸镀制作P电极和N电极所需的金属材料，其中P电极靠左侧与露出的两个第一导电通孔连接，N电极靠右侧与露出的两个第二导电通孔连接；
12、通过激光切割机将晶片分割，得到mini-LED芯片。
本实施例中未描述的内容可以参考本申请其余部分的相关描述。
最后应当说明的是：以上实施例仅用以说明本申请的技术方案而非对其限制；尽管参照较佳实施例对本申请进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本申请的具体实施方式进行修改或者对部分技术特征进行等同替换，其均应涵盖在本申请请求保护的技术方案范围当中。

Claims (10)

1.一种多电流通道倒装AlGaInP mini-LED芯片，其特征在于，所述芯片包括：
衬底；
依次设置于所述衬底一侧的键合层、P型半导体层、量子阱层、N型半导体层、第一介质层、第二介质层和第三介质层；所述第三介质层远离所述衬底一侧表面设置有P电极和N电极；
其中，所述第一介质层上设置有径向贯穿所述第一介质层、所述N型半导体层和所述量子阱层的至少3个第一导电通孔，且其中至少1个所述第一导电通孔径向贯穿所述第二介质层和所述第三介质层到达所述P电极，将所有第一导电通孔采用金属线依次串联在所述第一介质层远离所述衬底一侧的表面形成第一导电线框，在所述第一导电通孔中填充导电材料使得所述P型半导体层、所述第一导电线框和所述P电极形成电连接，得到第一电流通道；
所述第二介质层上设置有径向贯穿所述第二介质层和所述第一介质层的至少3个第二导电通孔，且其中至少1个所述第二导电通孔径向贯穿所述第三介质层到达所述N电极，将所有第二导电通孔采用金属线依次串联在所述第二介质层远离所述衬底一侧的表面形成第二导电线框，在所述第二导电通孔中填充导电材料使得所述N型半导体层、所述第二导电线框和所述N电极形成电连接，得到第二电流通道。
2.根据权利要求1所述一种多电流通道倒装AlGaInP mini-LED芯片，其特征在于，所述第一介质层上设置有径向贯穿所述第一介质层、所述N型半导体层和所述量子阱层的4个第一导电通孔，且其中2个所述第一导电通孔径向贯穿所述第二介质层和所述第三介质层到达所述P电极，将所述4个第一导电通孔采用金属线依次串联在所述第一介质层远离所述衬底一侧的表面形成第一导电线框。
3.根据权利要求1或2所述一种多电流通道倒装AlGaInP mini-LED芯片，其特征在于，所述第二介质层上设置有径向贯穿所述第二介质层和所述第一介质层的4个第二导电通孔，且其中2个所述第二导电通孔径向贯穿所述第三介质层到达所述N电极，将所述4个第二导电通孔采用金属线依次串联在所述第二介质层远离所述衬底一侧的表面形成第二导电线框。
4.根据权利要求1所述一种多电流通道倒装AlGaInP mini-LED芯片，其特征在于，所述第一导电线框和所述第二导电线框均为金属线围成的矩形线框。
5.根据权利要求1所述一种多电流通道倒装AlGaInP mini-LED芯片，其特征在于，所述第一介质层的材质为MgF2，所述第二介质层的材质为Ti2O3，所述第三介质层的材料为MgF2。
6.根据权利要求1所述一种多电流通道倒装AlGaInP mini-LED芯片，其特征在于，所述导电材料为金属。
7.如权利要求1所述一种多电流通道倒装AlGaInP mini-LED芯片的制备方法，其特征在于，包括以下步骤：
S1、提供一GaAs生长衬底，依次生长N型半导体层、量子阱层和P型半导体层得到外延片；
S2、将外延片清洗干净，在外延片背离GaAs生长衬底一侧蒸镀一层SiO2；
S3、提供一蓝宝石衬底，在其一侧蒸镀一层SiO2，将GaAs生长衬底和蓝宝石衬底对齐，两层SiO2紧密接触，完成键合得到键合层；
S4、通过化学腐蚀去除GaAs生长衬底，露出N型半导体层；
S5、在背离蓝宝石衬底一侧旋涂光刻胶制作掩膜图形，通过ICP刻蚀出四个贯穿N型半导体层、量子阱层的第一导电通孔，露出P型半导体层；
S6、在背离蓝宝石衬底一侧蒸镀MgF2第一介质层，第一介质层覆盖N型半导体层和第一导电通孔，蚀刻掉导电通孔内的MgF2；
S7、蒸镀金属填充第一导电通孔并用金属线将四个第一导电通孔连接形成第一导电线框；
S8、继续蒸镀Ti2O3第二介质层，蚀刻出四个贯穿第一介质层和第二介质层的第二导电通孔，露出N型半导体；
S9、蒸镀金属填充第二导电通孔并用金属线将四个第二导电通孔连接形成第二导电线框；
S10、蒸镀MgF2第三介质层，在左侧蚀刻第三介质层和第二介质层露出两个第一导电通孔，在右侧蚀刻第三介质层露出两个第二导电通孔；
S11、同时蒸镀P电极和N电极，其中P电极靠左侧与露出的两个第一导电通孔连接，N电极靠右侧与露出的两个第二导电通孔连接；
S12、将晶片分割，得到mini-LED芯片。
8.根据权利要求7所述一种多电流通道倒装AlGaInP mini-LED芯片的制备方法，其特征在于，所述第一介质层由厚度1550埃的MgF2构成，第二介质层由1550埃的Ti2O3构成，第三介质层由厚度1550埃的MgF2构成。
9.根据权利要求7所述一种多电流通道倒装AlGaInP mini-LED芯片的制备方法，其特征在于，所述第一导电通孔和所述第二导电通孔的孔径为6-10μm。
10.根据权利要求9所述一种多电流通道倒装AlGaInP mini-LED芯片的制备方法，其特征在于，所述第一导电通孔和所述第二导电通孔的孔径为8μm。
CN202110905454.3A 2021-08-09 2021-08-09 一种多电流通道倒装AlGaInPmini-LED芯片及其制备方法 Active CN113363365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110905454.3A CN113363365B (zh) 2021-08-09 2021-08-09 一种多电流通道倒装AlGaInPmini-LED芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110905454.3A CN113363365B (zh) 2021-08-09 2021-08-09 一种多电流通道倒装AlGaInPmini-LED芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN113363365A CN113363365A (zh) 2021-09-07
CN113363365B true CN113363365B (zh) 2021-11-05

Family

ID=77540563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110905454.3A Active CN113363365B (zh) 2021-08-09 2021-08-09 一种多电流通道倒装AlGaInPmini-LED芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN113363365B (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777240B2 (en) * 2006-10-17 2010-08-17 Epistar Corporation Optoelectronic device
KR100818466B1 (ko) * 2007-02-13 2008-04-02 삼성전기주식회사 반도체 발광소자
TWI411136B (zh) * 2011-05-10 2013-10-01 Lextar Electronics Corp 半導體發光結構
KR101979944B1 (ko) * 2012-10-18 2019-05-17 엘지이노텍 주식회사 발광소자
CN102931297B (zh) * 2012-11-16 2015-06-24 映瑞光电科技(上海)有限公司 一种led芯片及其制作方法
US11329195B2 (en) * 2013-08-27 2022-05-10 Epistar Corporation Semiconductor light-emitting device
CN103794689A (zh) * 2014-02-25 2014-05-14 深圳市兆明芯科技控股有限公司 覆晶式led芯片的制作方法
CN104037277A (zh) * 2014-06-26 2014-09-10 圆融光电科技有限公司 倒装led芯片的制备方法及倒装led芯片
CN104752575B (zh) * 2015-03-23 2017-10-03 华灿光电股份有限公司 一种发光二极管及其制造方法
CN105355743B (zh) * 2015-12-14 2018-04-17 厦门市三安光电科技有限公司 发光二极管及其制作方法
CN111969087A (zh) * 2020-08-28 2020-11-20 厦门乾照光电股份有限公司 一种基于透明衬底的led芯片及其制备方法

Also Published As

Publication number Publication date
CN113363365A (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
CN106575688B (zh) 半导体器件及其制造方法
US8735185B2 (en) Light emitting device and fabrication method thereof
US8507943B2 (en) Semiconductor light-emitting element
CN102157662B (zh) 装置及其形成方法
TWI528577B (zh) 用於半導體發光裝置的接點
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
CN107819060A (zh) 半导体发光元件
CN105789408A (zh) 制作发光二极管封装结构的方法以及发光二极管元件
KR20200123126A (ko) 발광 다이오드 및 그 제조방법
WO2017206771A1 (zh) 一种不可见光发光二极管及其制作方法
CN103000778A (zh) 发光二极管结构及其制造方法
CN113257971B (zh) 一种红光mini-LED芯片的制作方法
CN110021691B (zh) 一种半导体发光器件
TWI528586B (zh) 發光裝置及其製造方法
WO2023087314A1 (zh) 发光二极管及制备方法和显示面板
CN113644178A (zh) 一种GaAs衬底mini-LED芯片及制作方法
CN113363365B (zh) 一种多电流通道倒装AlGaInPmini-LED芯片及其制备方法
CN105161605B (zh) 一种可实现高效封装的GaN基LED芯片制备方法
JP2003142727A (ja) 半導体発光装置及びその製造方法
JP2002368273A (ja) 半導体発光素子
CN106784223A (zh) 发光二极管及其制作方法
CN112599554A (zh) 一种微型发光二极管垂直芯片结构、其制备方法及应用
CN217387195U (zh) 一种倒装型microled芯片结构
CN213519957U (zh) Micro-LED芯片结构及Micro-LED发光组件
CN114497299B (zh) 微发光二极管和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant