CN113345841A - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN113345841A
CN113345841A CN202110566391.3A CN202110566391A CN113345841A CN 113345841 A CN113345841 A CN 113345841A CN 202110566391 A CN202110566391 A CN 202110566391A CN 113345841 A CN113345841 A CN 113345841A
Authority
CN
China
Prior art keywords
dielectric layer
interlayer dielectric
source
channel
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110566391.3A
Other languages
English (en)
Inventor
毛淑娟
殷华湘
刘战峰
张亚东
张青竹
罗军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110566391.3A priority Critical patent/CN113345841A/zh
Publication of CN113345841A publication Critical patent/CN113345841A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Abstract

本申请提供了一种半导体器件及其制造方法，在衬底上形成位于第一层间介质层中的第一器件，在第一层间介质层上形成第二器件，第二器件包括源极、漏极、源极和漏极之间的沟道和与沟道连接的栅极，其中第二器件的源漏为金属硅化物，沟道为硅，第一器件和第二器件中至少包括一个存储器件和一个逻辑器件，形成覆盖第二器件的第二层间介质层，源漏为金属硅化物提高了源端载流子的发射效率，实现半导体器件高性能，且金属硅化物可在低温工艺下形成，避免了高温工艺影响第一器件的性能，由于在形成第二器件后才覆盖第二层间介质层，可知该器件通过单芯片三维集成技术形成，降低了器件的互连尺度，提升了数据访存带宽和计算能效。

Description

一种半导体器件及其制造方法
技术领域
本申请涉及半导体器件及其制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
随着半导体超大规模集成电路的发展，现有的技术工艺已经接近物理极限。在对电子产品进一步小型化、多功能化的目的驱动下，其他新的技术、新的材料、新的科技被探索出来，去除芯片二维的限制、将芯片结构往三维发展就是其中之一。
基于互补金属氧化物半导体集成电路的微系统集成也从三维封装、系统级封装、多芯片三维系统集成向单芯片三维集成方向发展，以持续减少微系统体积、减少电路延迟和功耗，大幅提升系统性能。
另一方面，信息系统走向高度信息化和智能化，越来越需要更大数据量、更高读取处理速度和更低功耗。传统信息计算处理系统长期基于传统民用的冯诺依曼结构，即运算芯片与存储芯片分离，通过较长的外部连线进行数据交换，在数据访存带宽、计算能效、系统复杂度上面临极大挑战。
需要从系统结构上扩大计算芯片与存储芯片之间的访问带宽、速度，并降低传输损耗。常规改进方法有：1)将计算和存储芯片通过系统级封装或者多芯片三维系统集成紧密的结合在一起；2)从电路架构上实现存算一体，在同一器件工艺中将存储单元和计算单元集中在同一单元。但上述方法传输距离都在微米级，无法进一步提升带宽和能效。
传统的三维半导体器件需在高温下激活源漏杂质，实现源漏载流子发射效率较高，实现器件的高性能，而上层器件的散热性较差，若在高温下形成会影响器件的性能，导致器件性能较低，因此传统三维半导体器件的上层需在低温下形成，而在低温下形成导致源漏不能提供足够多的载流子，导致器件的性能也较低。
因此，如何提高三维半导体器件的性能，是本领域亟待解决的技术问题。
发明内容
有鉴于此，本申请的目的在于提供一种半导体器件及其制造方法，能够提高半导体器件的性能，提高了源端载流子的发射效率。
为实现上述目的，本申请有如下技术方案：
第一方面，本申请实施例提供了一种半导体器件的制造方法，包括：
提供衬底；所述衬底上形成有位于第一层间介质层中的第一器件；
在所述第一层间介质层上形成第二器件；
所述第二器件包括源极、漏极、所述第二器件的源极和漏极之间的沟道和与所述沟道连接的栅极；
所述第二器件的源极和漏极的材料为金属硅化物，所述沟道的材料为硅；
所述第一器件和所述第二器件中至少包括一个存储器件和一个逻辑器件；
形成覆盖所述第二器件的第二层间介质层。
可选的，所述第二器件中的源极、漏极和沟道通过以下步骤形成：
在所述第一层间介质层上的有源区形成半导体层；所述半导体层的材料为硅合金；所述有源区包括所述沟道区和所述沟道区两侧的源漏区，所述沟道区的半导体层作为所述第二器件的沟道；
在所述源漏区的半导体层上形成金属层，退火以使所述源漏区的半导体层和所述金属层反应形成金属硅化物；
去除未反应的金属层以在所述源漏区形成所述第二器件的源极和漏极。
可选的，所述在所述源漏区的半导体层上形成金属层之前，所述方法还包括：
在所述源漏区的金属硅化物与半导体层的界面处进行P型掺杂。
可选的，所述硅包括：单晶硅或多晶硅；
所述金属包括：镍、钛、钴或铂。
可选的，所述方法还包括：
形成贯穿所述第二层间介质层并与所述第二器件的源极连接的第一接触，贯穿所述第二层间介质层并与所述第二器件的漏极连接的第二接触，贯穿所述第一层间介质层和所述第二层间介质层并与所述第一器件的源极连接的第三接触，以及贯穿所述第一层间介质层和所述第二层间介质层并与所述第一器件的漏极连接的第四接触。
可选的，所述方法还包括：
在所述第二层间介质层上形成布线层，以连接所述第一接触和所述第四接触，或连接所述第二接触和所述第三接触。
第二方面，本申请实施例提供了一种半导体器件，包括：
纵向堆叠的第一器件和第二器件；所述第一器件位于衬底上的第一层间介质层中，所述第二器件位于第二层间介质层中，所述第一器件和所述第二器件中至少包括一个存储器件和一个逻辑器件；
所述第二器件位于所述第一器件的远离衬底的一侧；
所述第二器件包括源极、漏极、所述源极和所述漏极之间的沟道和与所述沟道连接的栅极；
所述源极和漏极的材料为金属硅化物，所述沟道的材料为硅。
可选的，所述第二器件的源极和漏极经过P型掺杂。
可选的，所述硅包括：单晶硅或多晶硅；
所述金属为：镍、钛、钴或铂。
可选的，所述器件还包括：
贯穿所述第二层间介质层并与所述第二器件的源极连接的第一接触，贯穿所述第二层间介质层并与所述第二器件的漏极连接的第二接触，贯穿所述第一层间介质层和所述第二层间介质层并与所述第一器件的源极连接的第三接触，以及贯穿所述第一层间介质层和所述第二层间介质层并与所述第一器件的漏极连接的第四接触。
本申请实施例提供了一种半导体器件及其制造方法，提供衬底，在衬底上形成位于第一层间介质层中的第一器件，在第一层间介质层上形成第二器件，第二器件包括源极、漏极、源极和漏极之间的沟道和与沟道连接的栅极，其中第二器件的源极和漏极为金属硅化物，沟道为硅，第一器件和第二器件中至少包括一个存储器件和一个逻辑器件，形成覆盖第二器件的第二层间介质层，源漏为金属硅化物提高了源端载流子的发射效率，结合高迁移率硅沟道实现半导体器件高性能，且金属硅化物可在低温工艺下形成，避免了高温工艺影响器件的性能，由于在形成第二器件后才覆盖第二层间介质层，可知该器件通过单芯片三维集成技术形成，降低了器件的尺度，提升了数据访存带宽和计算能效。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了本申请实施例提供的一种传统半导体器件的结构示意图；
图2示出了本申请实施例提供的一种半导体器件的制造方法的流程示意图；
图3-11示出了根据本申请实施例的制造方法形成半导体器件的过程中的结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
随着半导体超大规模集成电路的发展，现有的技术工艺已经接近物理极限。在对电子产品进一步小型化、多功能化的目的驱动下，其他新的技术、新的材料、新的科技被探索出来，去除芯片二维的限制、将芯片结构往三维发展就是其中之一。
基于互补金属氧化物半导体集成电路的微系统集成也从三维封装、系统级封装、多芯片三维系统集成向单芯片三维集成方向发展，以持续减少微系统体积、减少电路延迟和功耗，大幅提升系统性能。
另一方面，信息系统走向高度信息化和智能化，越来越需要更大数据量、更高读取处理速度和更低功耗。传统信息计算处理系统长期基于传统民用的冯诺依曼结构，即运算芯片与存储芯片分离，通过较长的外部连线进行数据交换，在数据访存带宽、计算能效、系统复杂度上面临极大挑战。
需要从系统结构上扩大计算芯片与存储芯片之间的访问带宽、速度，并降低传输损耗。常规改进方法有：1)将计算和存储芯片通过系统级封装或者多芯片三维系统集成紧密的结合在一起；2)从电路架构上实现存算一体，在同一器件工艺中将存储单元和计算单元集中在同一单元。但上述方法传输距离都在微米级，无法进一步提升带宽和能效。
参见图1所示，为传统的三维半导体器件的结构示意图，由第一器件10 和第二器件20组成，第一器件形成于第一层间介质层101中，第二器件形成于第二层间介质层102中。
其中第一器件10形成于P阱衬底100上，衬底100中形成有浅沟槽隔离区110，N型重掺杂区120和N型浅掺杂区121，右侧的N型重掺杂区120 和N型浅掺杂区121可以为第一器件的源极，左侧的N型重掺杂区120和N 型浅掺杂区121可以为第一器件的漏极，在N型重掺杂区120和N型浅掺杂区121上形成有金属硅化物130，金属硅化物130可以为硅化钨或硅化钛等，在右侧的金属硅化物130上形成有第三接触的第一部分，即第三接触的第一部分与源极连接，第三接触的第一部分包括纵向与金属硅化物130连接的313”金属塞，以及与313”金属塞连接的313’布线层；同时在左侧金属硅化物130 上形成有第四接触的第一部分，即第四接触的第一部分与漏极连接，第四接触的第一部分包括纵向与金属硅化物130连接的314”金属塞，以及与314”金属塞连接的314’布线层，金属塞和布线层的材料可以为金属钨等金属，在衬底100上还可以形成有高介电常数栅介质层160和金属栅极161，高介电常数栅介质层160两侧和金属栅极161上和两侧覆盖有覆盖层150。
第二器件20包括N阱200，P型重掺杂区220和P型浅掺杂区221，在P 型重掺杂区220和P型浅掺杂区221上的金属硅化物230，金属硅化物230 可以为硅化钨或硅化钛等，在左侧金属硅化物230上形成有第一接触的第一部分，第一部分包括纵向与金属硅化物230连接的311”金属塞，以及与311”金属塞连接的311’布线层，同时在右侧金属硅化物230上形成有第二接触的第二部分，第二部分包括纵向与金属硅化物230连接的312”金属塞，以及与 312”金属塞连接的312’布线层，金属塞和布线层的材料可以为金属钨等金属，在N阱200上还可以形成有高介电常数栅介质层260和金属栅极261，高介电常数栅介质层260两侧和金属栅极261上和两侧覆盖有覆盖层250。
此外，还可以通过连线110将第二器件的布线层312’和将第一器件的布线层313’连接起来。
传统的三维半导体器件需在高温下激活源漏杂质，实现源漏载流子发射效率较高，实现器件的高性能，而上层器件的散热性较差，若在高温下形成会影响器件的性能，导致器件性能较低，因此传统三维半导体器件的上层需在低温下形成，而在低温下形成导致源漏不能提供足够多的载流子，导致器件的性能也较低。
因此，如何提高三维半导体器件的性能，是本领域亟待解决的技术问题。
基于以上技术问题，本申请提供了一种半导体器件及其制造方法，在衬底上形成位于第一层间介质层中的第一器件，在第一层间介质层上形成第二器件，第二器件包括源极、漏极、源极和漏极之间的沟道和与沟道连接的栅极，其中第二器件的源漏为金属硅化物，沟道为硅，第一器件和第二器件中至少包括一个存储器件和一个逻辑器件，形成覆盖第二器件的第二层间介质层，源漏为金属硅化物提高了源端载流子的发射效率，结合高迁移率硅沟道实现半导体器件高性能，且金属硅化物可在低温工艺下形成，避免了高温工艺影响器件的性能，由于在形成第二器件后才覆盖第二层间介质层，可知该器件通过单芯片三维集成技术形成，降低了器件的尺度，提升了数据访存带宽和计算能效。
下面结合附图，详细说明本申请的各种非限制性实施方式。
示例性方法
参考图2所示，为本申请实施例提供的一种半导体器件的制造方法的流程图，包括以下步骤：
S101：提供衬底；所述衬底上形成有位于第一层间介质层中的第一器件。
在本申请实施例中，可以在衬底100上形成有位于第一层间介质层101 中的第一器件10，第一器件10可以为传统的NMOS器件，即(N Metal Oxide Semiconductor，N型金属氧化物半导体器件)。其中第一层间介质层101的材料可以为氧化硅或氮化硅等。
参考图3所示，第一器件10形成于P阱衬底100上，在本申请实施例中，衬底100为半导体衬底，例如可以为Si衬底，Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon OnInsulator)或GOI(绝缘体上锗，Germanium On Insulator) 等。在其它实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe 等，还可以为其他外延结构，例如SGOI(绝缘体上硅)等。在本实施例中，所述衬底100为体硅衬底。
衬底100中形成有浅沟槽隔离区110，N型重掺杂区120和N型浅掺杂区121，右侧的N型重掺杂区120和N型浅掺杂区121可以为第一器件的源极，左侧的N型重掺杂区120和N型浅掺杂区121可以为第一器件的漏极，在N型重掺杂区120和N型浅掺杂区121形成有金属硅化物130，金属硅化物130可以为硅化钨或硅化钛等，在右侧的金属硅化物130上形成有第三接触的第一部分，即第三接触的第一部分与源极连接，第三接触的第一部分包括纵向与金属硅化物130连接的313”金属塞，以及与313”金属塞连接的313’布线；同时在左侧金属硅化物130上形成有第四接触的第一部分，即第四接触的第一部分与漏极连接，第四接触的第一部分包括纵向与金属硅化物130 连接的314”金属塞，以及与314”金属塞连接的314’布线层，金属塞和布线层的材料可以为金属钨等金属，在衬底100上还可以形成有高介电常数栅介质层160和金属栅极161，高介电常数栅介质层160两侧和金属栅极161上和两侧覆盖有覆盖层150。覆盖层150的材料可以为氧化硅或者氮化硅。
S102：在所述第一层间介质层上形成第二器件。所述第二器件包括源极、漏极、所述第二器件的源极和漏极之间的沟道和与所述沟道连接的栅极；所述第二器件的源极和漏极的材料为金属硅化物，所述沟道的材料为硅；所述第一器件和所述第二器件中至少包括一个存储器件和一个逻辑器件。
在本申请实施例中，可以在第一层间介质层101上形成第二器件30，第二器件包括源极309、漏极310、第二器件的源极和漏极之间的沟道305和与沟道305连接的栅极306；第二器件的源极309和漏极310的材料为金属硅化物，沟道305的材料为硅；第一器件10和所述第二器件30中至少包括一个存储器件和一个逻辑器件。
需要说明的是，本申请实施例中仅以源漏材料为金属硅化物，沟道为硅为例进行说明，在其他可能的实施例中，源漏还可以为金属锗化物，沟道为锗沟道，同样可以形成源端肖特基结，提高载流子的发射效率，结合高迁移率锗沟道实现半导体器件的高性能。
第二器件30中的309、漏极310和沟道305可以具体通过以下步骤形成：在第一层间介质层101上的有源区形成半导体层303；半导体层303的材料为硅合金；有源区包括沟道区和沟道区两侧的源漏区，沟道区的半导体层作为第二器件的沟道305；在源漏区的半导体层上形成金属层308，退火以使源漏区的半导体层和金属层308反应形成金属硅化物；去除未反应的金属层308 以在源漏区形成第二器件的源极309和漏极310。
参见图4B所示，在第一层间介质层101上的有源区形成半导体层303，半导体层303的材料为硅，参见图4A所示，可以先在第一层间介质层101上形成半导体层303’，然后刻蚀有源区之外的半导体层303’以形成半导体层303。其中，硅沟道材料可以是单晶硅或多晶硅。
此外，为了将半导体层303’在第一层间介质层上形成，可以采用键合的方式，也可以采用沉积生长等方式，本申请实施例在此不作具体限定。
具体的，以键合方式为例，参见图5所示，可以形成键合层300以在第一层间介质层101上形成半导体层303’，键合层300的形成方法可以为：首先提供绝缘体硅片301，然后将顶硅氧化减薄至5-10nm得到减薄后的绝缘体硅片302，然后在顶硅302上外延硅合金得到半导体层303’，此外为了与第一层间介质层101进行键合，还可以在半导体层303上生长氧化硅层304。将键合层300与第一层间介质层101进行键合，键合后刻蚀去除减薄后的绝缘体硅片302，从而可以在第一层间介质层101上形成半导体层303’。
参见图6所示，有源区包括沟道区和沟道区两侧的源漏区，沟道区的半导体层作为第二器件的沟道305，沟道305的材料为硅。
参见图7所示，在源漏区的半导体层上形成金属层308，金属层308的材料可以为镍、钛、钴或铂等。
在本申请实施例中，需要说明的是，可以采用前栅工艺形成栅极，也可以采用后栅工艺形成栅极，本申请实施例在此不作具体限定，本申请以后栅工艺为例进行说明，参见图7所示，采用后栅工艺在形成金属层308之前在沟道上先形成假栅306和覆盖层307，覆盖层307的材料可以为氧化硅或氮化硅等材料。
参见图8A所示，退火以使源漏区的半导体层和金属层308反应形成金属硅化物；去除未反应的金属层308以在源漏区形成第二器件的源极309和漏极310。源极和漏极的材料为金属硅化物，其中金属可以为镍、钛、钴或铂等。
此外，在本申请的一些实施例中，还可以在半导体层上形成金属层308 之前，在源漏区的金属硅化物与半导体层的界面处进行P型掺杂，金属硅化物可以在低温下激活掺杂杂质，给器件提供了充足的载流子，实现了低温下的高性能，此外，本申请实施例的金属硅化物本身就可以提供充足的载流子，因此，也可以不掺杂而实现器件的高性能。
需要说明的是，根据形成器件类型的不同可以进行不同类型的掺杂，如N 型掺杂等，本申请实施例在此不作具体限定，具体可由本领域技术人员根据实际情况进行设定。
在本申请实施例中，如果前述采用的是后栅工艺，在形成了源极309和漏极310之后，参见图9所示，可以将假栅306替换为金属栅极306”，在替换时，可以先将假栅306去除，可以先形成高介电常数栅介质层306’，在高介电常数金属栅介质层上形成金属栅极306”。
S103：形成覆盖所述第二器件的第二层间介质层。
在本申请实施例中，在形成了金属硅化物源漏后，参见图9所示，还可以形成覆盖第二器件的第二层间介质层102。其中第二层间介质层102的材料可以为氧化硅或氮化硅等。
由于在形成第二器件后才覆盖第二层间介质层，可知该器件通过单芯片三维集成技术形成，而不是采用系统级封装技术将若干个芯片封装在一起，器件尺度较大，本申请实施例降低了器件的尺度，器件尺度可以在纳米级，提升了数据访存带宽和计算能效。
参考图10所示，还可以形成贯穿第二层间介质层102并与源极309连接的第一接触311，贯穿第二层间介质层102并与漏极310连接的第二接触312，贯穿第一层间介质层101和第二层间介质层102与第一器件10的源极连接的第三接触313，以及贯穿第一层间介质层101和第二层间介质层102并与第一器件10的漏极连接的第四接触314。此外，在本申请实施例中还可以形成第一器件和第二器件之间的栅接触(图中未示出)，用于实现第一器件和第二器件栅极的连接。
第一接触311为可以为纵向与第二器件的源极309连接的金属塞311；第二接触可以为纵向与第二器件的漏极310连接的金属塞312；第三接触313包括第一部分和第二部分，第一部分313’和313”在形成第一器件时已经形成，此时再形成贯穿第一层间介质层和第二层间介质层的第二部分313”’即可；第四接触314包括第一部分和第二部分，第一部分314’和314”在形成第一器件时已经形成，此时再形成贯穿第一层间介质层和第二层间介质层的第二部分 314”’即可；其中，第一接触、第二接触、第三接触和第四接触的材料可以为金属钨。
此外，在本申请实施例中，参见图11所示，还可以在第二层间介质层102 上形成布线层320，以连接第一接触311和第四接触314，或连接第二接触312 和第三接触313，实现了第一器件和第二器件的互通，由于第一器件10为 NMOS器件，第二器件30为PMOS器件(PMetal Oxide Semiconductor，P型金属氧化物半导体器件，构成了CMOS(ComplementaryMetal Oxide Semiconductor，互补金属氧化物半导体)。其中，布线层的材料可以为金属钨。并且，在第一器件的横向侧也可以形成布线层(图中未示出)，用于与第一器件横向侧的其他器件进行连接。
需要说明的是，本申请实施例的半导体器件可以为多层，本申请实施例在此不作具体限定，在大于两层的单芯片集成中可以反复使用第二器件的工艺，本申请实施例中的第一器件和第二器件中至少包括一个存储器件和一个逻辑器件，通过单芯片三维集成技术实现了存算一体化，器件尺度在纳米级，提升了数据访存带宽和计算能效，减少了电路延迟和功耗，大幅提升系统性能。
本申请实施例提供了一种半导体器件的制造方法，在衬底上形成位于第一层间介质层中的第一器件，在第一层间介质层上形成第二器件，第二器件包括源极、漏极、源极和漏极之间的沟道和与沟道连接的栅极，其中第二器件的源漏为金属硅化物，沟道为硅，第一器件和第二器件中至少包括一个存储器件和一个逻辑器件，形成覆盖第二器件的第二层间介质层，源漏为金属硅化物提高了源端载流子的发射效率，结合高迁移率硅沟道实现半导体器件高性能，且金属硅化物可在低温工艺下形成，避免了高温工艺影响器件的性能，由于在形成第二器件后才覆盖第二层间介质层，可知该器件通过单芯片三维集成技术形成，降低了器件的尺度，提升了数据访存带宽和计算能效。
示例性器件
至此，形成了本申请实施例的半导体器件，参见图11所示，包括：
纵向堆叠的第一器件10和第二器件30；所述第一器件10位于衬底100 上的第一层间介质层101中，所述第一器件10和所述第二器件30中至少包括一个存储器件和一个逻辑器件；
所述第二器件30位于第一器件10的远离衬底100的一侧，
所述第二器件包括源极309、漏极310、所述第二器件的源极和漏极之间的沟道305和与所述沟道连接的栅极306”；
所述第二器件的源极309和漏极310的材料为金属硅化物，所述沟道305 的材料为硅。
进一步地，所述源极309和所述漏极310经过P型掺杂。
进一步地，所述硅沟道为：单晶硅或多晶硅；
所述金属为：镍、钛、钴或铂。
进一步地，所述器件还包括：
贯穿所述第二层间介质层102并与所述第二器件的源极309连接的第一接触311，贯穿所述第二层间介质层102并与所述第二器件的漏极312连接的第二接触312，贯穿所述第一层间介质层101和所述第二层间介质层102并与所述第一器件10的源极连接的第三接触313，以及贯穿所述第一层间介质层 101和所述第二层间介质层102并与所述第一器件10的漏极连接的第四接触 314。
进一步地，所述器件还包括：
所述第二层间介质层102上的布线层320，以连接所述第一接触311和所述第四接触314，或连接所述第二接触312和所述第三接触313。
本申请实施例提供了一种半导体器件，在衬底上形成位于第一层间介质层中的第一器件，在第一层间介质层上形成第二器件，第二器件包括源极、漏极、源极和漏极之间的沟道和与沟道连接的栅极，其中第二器件的源漏为金属硅化物，沟道为硅，第一器件和第二器件中至少包括一个存储器件和一个逻辑器件，形成覆盖第二器件的第二层间介质层，源漏为金属硅化物提高了源端载流子的发射效率，结合高迁移率硅沟道实现半导体器件高性能，且金属硅化物可在低温工艺下形成，避免了高温工艺影响器件的性能，由于在形成第二器件后才覆盖第二层间介质层，可知该器件通过单芯片三维集成技术形成，降低了器件的尺度，提升了数据访存带宽和计算能效。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于器件实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括：
提供衬底；所述衬底上形成有位于第一层间介质层中的第一器件；
在所述第一层间介质层上形成第二器件；所述第二器件包括源极、漏极、所述第二器件的源极和漏极之间的沟道和与所述沟道连接的栅极；所述第二器件的源极和漏极的材料为金属硅化物，所述沟道的材料为硅；所述第一器件和所述第二器件中至少包括一个存储器件和一个逻辑器件；
形成覆盖所述第二器件的第二层间介质层。
2.根据权利要求1所述的方法，其特征在于，所述第二器件中的源极、漏极和沟道通过以下步骤形成：
在所述第一层间介质层上的有源区形成半导体层；所述半导体层的材料为硅合金；所述有源区包括所述沟道区和所述沟道区两侧的源漏区，所述沟道区的半导体层作为所述第二器件的沟道；
在所述源漏区的半导体层上形成金属层，退火以使所述源漏区的半导体层和所述金属层反应形成金属硅化物；
去除未反应的金属层以在所述源漏区形成所述第二器件的源极和漏极。
3.根据权利要求2所述的方法，其特征在于，所述在所述源漏区的半导体层上形成金属层之前，所述方法还包括：
在所述源漏区的金属硅化物与半导体层的界面处进行P型掺杂。
4.根据权利要求1-3任意一项所述的方法，其特征在于，所述硅合金包括：单晶硅和单晶锗的合金，单晶硅和多晶锗的合金，多晶硅和单晶锗的合金，或多晶硅或多晶锗的合金；所述金属包括：镍、钛、钴或铂。
5.根据权利要求1-3任意一项所述的方法，其特征在于，所述方法还包括：
形成贯穿所述第二层间介质层并与所述第二器件的源极连接的第一接触，贯穿所述第二层间介质层并与所述第二器件的漏极连接的第二接触，贯穿所述第一层间介质层和所述第二层间介质层并与所述第一器件的源极连接的第三接触，以及贯穿所述第一层间介质层和所述第二层间介质层并与所述第一器件的漏极连接的第四接触。
6.根据权利要求5所述的方法，其特征在于，所述方法还包括：
在所述第二层间介质层上形成布线层，以连接所述第一接触和所述第四接触，或连接所述第二接触和所述第三接触。
7.一种半导体器件，其特征在于，包括：纵向堆叠的第一器件和第二器件；所述第一器件位于衬底上的第一层间介质层中，所述第二器件位于第二层间介质层中，所述第一器件和所述第二器件中至少包括一个存储器件和一个逻辑器件；
所述第二器件位于所述第一器件的远离衬底的一侧；
所述第二器件包括源极、漏极、所述第二器件的源极和漏极之间的沟道和与所述沟道连接的栅极；
所述第二器件的源极和漏极的材料为金属硅化物，所述沟道的材料为硅。
8.根据权利要求7所述的器件，其特征在于，包括：所述第二器件的源极和漏极经过P型掺杂。
9.根据权利要求7-8任意一项所述的器件，其特征在于，包括：所述硅包括：单晶硅或多晶硅；所述金属为：镍、钛、钴或铂。
10.根据权利要求7-8任意一项所述的器件，其特征在于，所述器件还包括：
贯穿所述第二层间介质层并与所述第二器件的源极连接的第一接触，贯穿所述第二层间介质层并与所述第二器件的漏极连接的第二接触，贯穿所述第一层间介质层和所述第二层间介质层并与所述第一器件的源极连接的第三接触，以及贯穿所述第一层间介质层和所述第二层间介质层并与所述第一器件的漏极连接的第四接触。
CN202110566391.3A 2021-05-24 2021-05-24 一种半导体器件及其制造方法 Pending CN113345841A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110566391.3A CN113345841A (zh) 2021-05-24 2021-05-24 一种半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110566391.3A CN113345841A (zh) 2021-05-24 2021-05-24 一种半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN113345841A true CN113345841A (zh) 2021-09-03

Family

ID=77471057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110566391.3A Pending CN113345841A (zh) 2021-05-24 2021-05-24 一种半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN113345841A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1610114A (zh) * 2004-10-15 2005-04-27 中国科学院上海微系统与信息技术研究所 一种三维多层平面互补金属氧化物半导体器件结构及其制备方法
CN102487087A (zh) * 2010-12-01 2012-06-06 上海丽恒光微电子科技有限公司 应用于三维片上集成系统的薄膜晶体管及其制造方法
CN102931085A (zh) * 2011-08-10 2013-02-13 中国科学院微电子研究所 半导体器件及其制造方法
CN109830463A (zh) * 2018-12-29 2019-05-31 中国科学院微电子研究所 多层mos器件及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1610114A (zh) * 2004-10-15 2005-04-27 中国科学院上海微系统与信息技术研究所 一种三维多层平面互补金属氧化物半导体器件结构及其制备方法
CN102487087A (zh) * 2010-12-01 2012-06-06 上海丽恒光微电子科技有限公司 应用于三维片上集成系统的薄膜晶体管及其制造方法
CN102931085A (zh) * 2011-08-10 2013-02-13 中国科学院微电子研究所 半导体器件及其制造方法
CN109830463A (zh) * 2018-12-29 2019-05-31 中国科学院微电子研究所 多层mos器件及其制备方法

Similar Documents

Publication Publication Date Title
US11688780B2 (en) Deep source and drain for transistor structures with back-side contact metallization
US11616015B2 (en) Integrated circuit device with back-side interconnection to deep source/drain semiconductor
US11380684B2 (en) Stacked transistor architecture including nanowire or nanoribbon thin film transistors
CN107924943B (zh) 用于半导体器件的面积缩放的竖直集成方案和电路元件架构
US20050035408A1 (en) Methods of fabricating a dielectric plug in MOSFETs to suppress short-channel effects
JP2022529604A (ja) 積層型縦型輸送電界効果トランジスタのためのハイブリッド・ゲート・スタック集積
CN112117270A (zh) 具有背面金属接触部和子鳍状物区域的无衬底finfet二极管结构
US11935891B2 (en) Non-silicon N-type and P-type stacked transistors for integrated circuit devices
KR20220000795A (ko) 스택형 포크시트 트랜지스터들
TW201545320A (zh) 鍺錫通道電晶體
US20230089395A1 (en) Vertical diodes in stacked transistor technologies
WO2009003895A1 (en) Integrated fin-local interconnect structure
US11476338B2 (en) Aluminum indium phosphide subfin germanium channel transistors
US20220093586A1 (en) Three-dimensional integrated circuits (3dics) including bottom gate mos transistors with monocrystalline channel material
US11177255B2 (en) Transistor structures having multiple threshold voltage channel materials
CN113345841A (zh) 一种半导体器件及其制造方法
CN113363214A (zh) 一种半导体器件及其制造方法
CN113345840A (zh) 一种半导体器件及其制造方法
US20220102385A1 (en) Substrate-free integrated circuit structures
JP2008072429A (ja) トライステートバッファ回路
US11810918B2 (en) Stacked vertical transport field-effect transistor logic gate structures with shared epitaxial layers
US20230141914A1 (en) Cladding and condensation for strained semiconductor nanoribbons
CN111492478A (zh) 用于低温堆叠晶体管接触部的顶部nmos晶体管中的iii-v源极/漏极
US20240145538A1 (en) Transistors with asymmetric source/drain regions
EP4181211A1 (en) Enriched semiconductor nanoribbons for producing intrinsic compressive strain

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210903