CN113330592B - 包括高介电常数帽盖层的磁阻存储器设备及其制造方法 - Google Patents
包括高介电常数帽盖层的磁阻存储器设备及其制造方法 Download PDFInfo
- Publication number
- CN113330592B CN113330592B CN202080007195.6A CN202080007195A CN113330592B CN 113330592 B CN113330592 B CN 113330592B CN 202080007195 A CN202080007195 A CN 202080007195A CN 113330592 B CN113330592 B CN 113330592B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- free layer
- dielectric
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title description 2
- 230000005291 magnetic effect Effects 0.000 claims abstract description 280
- 229910052751 metal Inorganic materials 0.000 claims abstract description 118
- 239000002184 metal Substances 0.000 claims abstract description 113
- 230000005415 magnetization Effects 0.000 claims description 153
- 230000004888 barrier function Effects 0.000 claims description 92
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 63
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 63
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 60
- 239000000428 dust Substances 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 49
- 239000000395 magnesium oxide Substances 0.000 claims description 45
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 30
- 230000005294 ferromagnetic effect Effects 0.000 claims description 21
- 230000008878 coupling Effects 0.000 claims description 18
- 238000010168 coupling process Methods 0.000 claims description 18
- 238000005859 coupling reaction Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 15
- 229910052723 transition metal Inorganic materials 0.000 claims description 13
- 230000005684 electric field Effects 0.000 claims description 10
- 150000003624 transition metals Chemical class 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 229910002113 barium titanate Inorganic materials 0.000 claims description 5
- 229910002367 SrTiO Inorganic materials 0.000 claims description 4
- 230000001939 inductive effect Effects 0.000 claims 1
- 238000010410 dusting Methods 0.000 abstract description 34
- 239000010410 layer Substances 0.000 description 758
- 239000003989 dielectric material Substances 0.000 description 22
- 239000010408 film Substances 0.000 description 22
- 229910019236 CoFeB Inorganic materials 0.000 description 21
- 229910045601 alloy Inorganic materials 0.000 description 21
- 239000000956 alloy Substances 0.000 description 21
- 230000000694 effects Effects 0.000 description 20
- 239000002356 single layer Substances 0.000 description 20
- 238000012546 transfer Methods 0.000 description 15
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 14
- 229910052741 iridium Inorganic materials 0.000 description 14
- 229910052707 ruthenium Inorganic materials 0.000 description 14
- 229910052721 tungsten Inorganic materials 0.000 description 14
- 238000012360 testing method Methods 0.000 description 13
- 230000005641 tunneling Effects 0.000 description 13
- 239000013078 crystal Substances 0.000 description 10
- 239000003302 ferromagnetic material Substances 0.000 description 10
- 229910052703 rhodium Inorganic materials 0.000 description 10
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 235000002639 sodium chloride Nutrition 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 4
- -1 for example Substances 0.000 description 4
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000011780 sodium chloride Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000593 degrading effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910003321 CoFe Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000640 Fe alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- HAUBPZADNMBYMB-UHFFFAOYSA-N calcium copper Chemical compound [Ca].[Cu] HAUBPZADNMBYMB-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical group [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 239000010442 halite Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- 229910002902 BiFeO3 Inorganic materials 0.000 description 1
- 229910002966 CaCu3Ti4O12 Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- 229910010252 TiO3 Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000109 continuous material Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了磁电或磁阻存储器单元，这些磁电或磁阻存储器单元包括位于自由层和介电帽盖层之间的高介电常数介电帽盖层和/或非磁性金属粉尘层中的至少一者。
Description
相关申请
本申请要求2019年11月22日提交的美国非临时专利申请序列号16/692,903、16/692,965和16/693,006的优先权权益，并且这些申请的全部内容均以引用方式并入本文。
技术领域
本公开整体涉及磁性存储设备的领域，并且具体地涉及包括高介电常数介电帽盖层和/或非磁性金属粉尘层的磁阻存储器设备。
背景技术
自旋转移矩(“STT”)是指磁性隧道结或自旋阀中的磁层取向由自旋极化电流修改的效应。一般地，电流是非极化的，其中电子具有随机自旋取向。自旋极化电流是电子由于优先自旋取向分布而具有非零净自旋的电流。自旋极化电流可通过使电流通过磁性极化层来生成。当自旋极化电流流过磁性隧道结或自旋阀的自由层时，自旋极化电流中的电子可将其角动量中的至少一些转移到自由层，从而对自由层的磁化产生扭矩。当足够量的自旋极化电流通过自由层时，可采用自旋转移矩以翻转自由层中的自旋取向(例如，改变磁化)。可采用自由层的不同磁化状态之间的磁性隧道结的电阻差以将数据存储在磁阻随机存取存储器(MRAM)单元内，取决于自由层的磁化是平行于还是反平行于偏振层(其也被称为参考层)的磁化。
发明内容
在第一实施方案中，提供了包括电压控制的磁各向异性(VCMA)的磁电存储器单元的VCMA磁电存储器设备，其中该VCMA磁电存储器单元包括：第一电极；与第一电极间隔开的第二电极；位于第一电极和第二电极之间的磁性隧道结，该磁性隧道结包括具有固定磁化方向的参考层、自由层和位于参考层和自由层之间的非磁性隧道阻挡层；和电压控制的磁各向异性(VCMA)介电帽盖层，该VCMA介电帽盖层具有大于10的介电常数并且位于自由层和第二电极之间。
在第一实施方案的一个方面，对VCMA磁电存储器设备进行编程的方法包括在第一电极和第二电极之间施加第一极性的第一编程电压，以将自由层的第一磁化状态切换为自由层的第二磁化状态，在第一磁化状态下，自由层和参考层具有平行的磁化方向，在第二磁化状态下，自由层和参考层具有反平行的磁化方向。
在第二实施方案中，存储器设备包括：第一电极；第二电极；位于第一电极和第二电极之间的磁性隧道结，该磁性隧道结包括参考层、自由层和位于参考层和自由层之间的非磁性隧道阻挡层；位于第二电极和自由层之间的介电帽盖层；和接触介电帽盖层和自由层的非磁性金属粉尘层。
在第四实施方案中，磁阻存储器设备包括：第一电极；第二电极；位于第一电极和第二电极之间的磁性隧道结，该磁性隧道结包括参考层、自由层和位于参考层和自由层之间的非磁性隧道阻挡层；和位于第二电极和自由层之间的氧化铪层。
在第四实施方案的一个方面，操作磁阻存储器的MRAM单元的方法包括：通过相对于第一电极向第二电极施加正编程电压来将MRAM单元编程为第一编程状态，使得自由层的磁化方向平行于参考层的磁化方向；通过相对于第一电极向第二电极施加负编程电压来将MRAM单元编程为第二编程状态，使得自由层的磁化方向反平行于参考层的磁化方向。
附图说明
图1是根据本公开的实施方案的包括磁阻或磁电存储器单元阵列的存储器设备的示意图。
图2示出了根据本公开的第一实施方案的包括电压控制的磁各向异性介电帽盖层的第一示例性电压控制的磁各向异性(VCMA)存储器设备。
图3A示出了根据本公开的第一实施方案的用于将自由层的磁化状态从平行状态切换为反平行状态的第一示例性编程脉冲模式。
图3B示出了根据本公开的第一实施方案的用于将自由层的磁化状态从反平行状态切换为平行状态的第二示例性编程脉冲模式。
图4示出了根据本公开的第二实施方案的包括非磁性金属粉尘层的第二示例性存储器设备的第一构型。
图5示出了根据本公开的第三实施方案的包括非磁性金属粉尘层的第三示例性存储器设备的第二构型。
图6示出了与根据第三示例性存储器设备的测试结构中自由层的磁场环路相对的难轴平面内磁化，以及根据不具有非磁性金属粉尘层的第一比较示例性存储器设备的另一个测试结构中自由层的难轴平面内磁化随平面内外部磁场的变化。
图7示出了根据本公开的第四实施方案的包括氧化铪帽盖层的第四示例性存储器设备。
图8示出了与根据第四示例性存储器设备的测试结构中自由层的磁场环路相对的难轴平面内磁化，以及根据采用氧化镁帽盖层的第二比较示例性存储器设备的另一个测试结构中自由层的平面内磁化随平面内外部磁场的变化。
具体实施方式
如上所述，本公开涉及磁阻或磁电存储器设备及其制造和编程的方法，这些磁阻或磁电存储器设备在自由层和介电帽盖层之间包括高介电常数介电帽盖层和/或非磁性金属粉尘层，上述各个方面在下文有所描述。
附图未按比例绘制。在其中示出元件的单个实例的情况下可以重复元件的多个实例，除非明确地描述或以其他方式清楚地指出不存在元件的重复。相同的附图标号是指相同的元件或相似的元件。除非另外明确指出，否则具有相同附图标号的元件被假定为具有相同的材料组成。序号诸如“第一”、“第二”和“第三”仅仅被用于标识类似的元件，并且在本公开的整个说明书和权利要求书中可采用不同序号。如本文所用，定位在第二元件“上”的第一元件可以定位在第二元件的表面的外侧上或者第二元件的内侧上。如本文所用，如果在第一元件的表面和第二元件的表面之间存在物理接触，则第一元件“直接”定位在第二元件上。如本文所用，“过程中”结构或“瞬态”结构是指随后被修改的结构。
如本文所用，“层”是指包括具有厚度的区域的材料部分。层可在下层或上覆结构的整体上方延伸，或者可具有小于下层或上覆结构的范围的范围。另外，层可以是均匀或不均匀的连续结构的厚度小于连续结构的厚度的区域。例如，层可以定位在连续结构的顶部表面和底部表面之间或在连续结构的顶部表面和底部表面处的任何一对水平平面之间。层可水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、在其之上和/或在其之下具有一个或多个层。
如本文所用，“层叠堆”是指层的叠堆。如本文所用，“线”是指具有主要延伸方向(即具有层大部分沿其延伸的方向)的层。
参见图1，示出了包括处于阵列构型的本公开的任何实施方案的存储器单元180的磁阻或磁电随机存取存储器(RAM)设备500的示意图。RAM设备500包括存储器单元180的阵列，该存储器单元可被配置为二维阵列或三维阵列。如本文所用，“随机存取存储器”(RAM)是指包含存储器单元的存储器设备，该存储器单元允许随机访问，例如，在用于读取选定的存储器单元的内容的命令时访问任何选定的存储器单元。本公开的实施方案的RAM设备500是在每个存储器单元内包括磁阻或磁电存储器元件的随机存取存储器设备。
本公开的实施方案的RAM设备500包括存储器阵列区域550，该存储器阵列区域包含位于相应的字线(其可包括如图所示的第一导电线30或处于替代构型的第二导电线90)和位线(其可包括如图所示的第二导电线90或处于替代构型的第一导电线30)的交叉处的存储器单元180的阵列。存储器单元180中的每个存储器单元可以是包括相应第一电极和相应第二电极的双端子存储器单元。在一个实施方案中，第一电极可连接至第一导电线30，并且第二电极可连接至第二导电线90。另选地，第一电极可连接至第二导电线90，并且第一电极可连接至第一导电线30。
RAM设备500还可包含连接至字线的行解码器560、连接至位线的感测电路570(例如，感测放大器和其他位线控制电路)、连接至位线的列解码器580和连接至感测电路的数据缓冲器590。存储器单元180的多个实例以形成RAM设备500的阵列构型来提供。应当注意，元件的位置和互连是示意性的，并且元件可以不同的构型来布置。此外，存储器单元180可被制造为离散设备，即单个隔离设备。
每个存储器单元180包括磁性隧道结，该磁性隧道结根据不同磁性材料层的磁化对准具有至少两种不同的电阻状态。磁性隧道结设置在每个存储器单元180内的第一电极和第二电极之间。在第一实施方案和第二实施方案中，RAM设备500包括VCMA磁电RAM(“MeRAM”)设备，并且每个存储器单元180可以是电压控制的磁各向异性(VCMA)磁电存储器单元，其中自由层的磁化可由施加的电压控制。可通过对在自由层中引起进动的单极性电压脉冲的持续时间进行定时并在旋进期间实现期望的磁化方向时停止该电压脉冲来对磁化进行非确定性地编程。
在第三实施方案和第四实施方案中，RAM设备500包括磁阻RAM(“MRAM”)设备，并且每个存储器单元180可以是自旋转移扭矩(STT)磁阻存储器单元，其中自由层的磁化可以通过隧穿穿过磁性隧道结的双向自旋极化电流来确定性地编程。
本公开的实施方案的存储器单元180采用VCMA MeRAM中的电压控制的磁各向异性(VCMA)介电帽盖层、位于VCMA MeRAM或STT-MRAM中的介电帽盖层和自由层之间的非磁性金属粉尘层和/或STT-MRAM中的氧化铪帽盖层中的至少一者。
在第一实施方案中，VCMA介电帽盖层包括介电常数大于10(诸如25和更大)的介电材料，并且存储器单元180包括VCMA磁电存储器单元。优选地，VCMA介电帽盖层比隧道阻挡层厚，并且具有比隧道阻挡层更高的介电常数。因此，VCMA介电帽盖层将VCMA效应(即，电压感应电场)移动到VCMA介电帽盖层和自由层之间的界面，这使得MgO隧道阻挡层能够保持相对薄。因此，VCMA介电帽盖层增强MeRAM设备中的VCMA效应，而不会使自由层和隧道阻挡层之间的界面劣化，并且因此不会降低MeRAM设备的隧道磁阻(TMR)。
在第二实施方案中，位于自由层和介电帽盖层之间的非磁性金属粉尘层可用于包含VCMA磁电存储器单元的MeRAM设备中，以增强自由层的垂直磁各向异性并增强交换耦合。非磁性金属粉尘层和VCMA介电帽盖层的组合可比独立式VCMA介电帽盖层更多地增强VCMA效应。
在第三实施方案中，位于自由层和介电帽盖层之间的非磁性金属粉尘层可用于包含自旋转移扭矩(STT)磁阻存储器单元的MRAM设备中，以增强自由层的垂直磁各向异性并增强STT磁阻存储器设备的热稳定性。
在第四实施方案中，氧化铪层可用作STT磁阻存储器单元中的介电帽盖层。氧化铪层增强自由层的垂直磁各向异性(PMA)，从而增强热稳定性(在本领域中被称为Δ)。下文更详细地描述了本公开的各种实施方案。
参见图2，示出了根据本公开的第一实施方案的第一示例性磁电存储器设备，该第一示例性磁电存储器设备包括磁电存储器单元。磁电存储器单元可用作图1所示的MRAM设备500内的存储器单元180。根据本公开的实施方案，本公开的第一实施方案的磁电存储器单元可为电压控制的磁各向异性(VCMA)磁电存储器单元。存储器单元180可形成在绝缘支撑件20(其可包括氧化硅层)上，并且可包括第一电极32和第二电极92，该第一电极可电连接至或包括第一导电线30(诸如字线或位线)的一部分，该第二电极可电连接至或包括第二导电线90(诸如位线或字线)的一部分。
第一示例性磁电存储器单元180包括磁性隧道结(MTJ)140。磁性隧道结140包括具有固定竖直磁化的参考层132(其也可被称为“钉扎”层)、非磁性隧道阻挡层134和具有可被编程的磁化方向的自由层136(其也可被称为“存储”层)。参考层132和自由层136可被非磁性隧道阻挡层134(诸如MgO层)隔开，并且具有垂直于自由层136和非磁性隧道阻挡层134之间的界面的磁化方向。
在一个实施方案中，参考层132位于非磁性隧道阻挡层134下方，而自由层136位于非磁性隧道阻挡层134上方。电压控制的磁各向异性(VCMA)介电帽盖层148可以形成在自由层136的顶部上。然而，在其他实施方案中，参考层132位于非磁性隧道阻挡层134上方，而自由层136位于非磁性隧道阻挡层134下方，或者参考层132和自由层136可位于非磁性隧道阻挡层134的相对侧上。自由层136可被编程为平行于参考层132的固定竖直磁化(例如，磁化方向)的第一磁化(例如，磁化方向)，以及反平行于参考层132的固定竖直磁化(例如，磁化方向)的第二磁化(例如，磁化方向)。
参考层132可包括Co/Ni或Co/Pt多层结构或具有比自由层136更大的垂直磁各向异性的任何其他材料。在一个实施方案中，参考层132还可包括具有在0.2nm至0.5nm的范围内的厚度的钽或钨构成的薄非磁性层，以及薄CoFeB层(其具有在0.5nm至3nm的范围内的厚度)。
非磁性隧道阻挡层134可包括任何隧穿阻挡材料，诸如电绝缘材料，例如氧化镁。在一个实施方案中，非磁性隧道阻挡层134包括氧化镁和/或基本上由其组成，并且具有在0.5nm至1.5nm(诸如0.8nm至1nm)的范围的厚度。
在一个实施方案中，参考层132可作为合成反铁磁结构(SAF结构)120内的部件提供。SAF结构120可包括沿竖直方向具有固定磁化的稳固(即，固定)铁磁层112、反铁磁耦合层114和与非磁性隧道阻挡层134保持相邻的参考层132。反铁磁耦合层114具有引起参考层132和稳固铁磁层112之间的强反铁磁耦合的厚度，使得反铁磁耦合层114可“锁定”稳固铁磁层112和参考层132之间的反平行对准，这继而“锁定”参考层132的磁化的特定(固定)竖直方向。在一个实施方案中，反铁磁耦合层可包括钌、铱或铬，并且可具有在0.3nm至1nm的范围内的厚度。
自由层136包括铁磁材料，诸如CoFeB、CoFe、Co、Ni、NiFe或它们的组合。如果CoFeB合金包括在自由层136中，则CoFeB合金内硼原子的原子浓度可在10％至30％的范围内(诸如为20％)，CoFeB合金内钴原子的原子浓度可在10％至40％的范围内(诸如为15％)，并且CoFeB层中Fe的原子浓度可在50％至90％的范围内(诸如为65％)。CoFeB合金中的任何杂质原子(如果存在)具有小于百万分之1的原子浓度。CoFeB合金可以非晶态沉积在具有岩盐晶体结构的结晶MgO非磁性隧道阻挡层134上。在设备的后续退火期间，使用MgO层作为结晶模板，CoFeB合金结晶成体心立方晶体结构，而硼原子中的一些或全部扩散离开与MgO层的界面。因此，自由层136接触非磁性隧道阻挡层134的近侧部分可包括具有体心立方晶体结构的CoFe合金或CoFeB合金，并且可提供与非磁性隧道阻挡层134(特别是与MgO)的相干界面和更高TMR。自由层136的厚度可在0.5nm至2nm的范围内，但是也可以采用更小和更大的厚度。
如本文所用，厚度小于10nm的任何沉积膜的“厚度”为沉积时间和沉积速率的乘积，如通过沉积可通过光学方法或通过扫描电镜物理地测量的较厚膜来测量的。对于每种材料，沉积速率可独立于较厚膜进行校准。材料的单个单层具有与该材料的单层相等的厚度。形成单层的分数的材料的厚度等于该分数乘以该材料的单层的厚度。如果分数小于1，则材料为不连续层，其中该相等厚度可小于该材料的单层的厚度。如本文所用，“亚单层”是指具有小于一个单层的平均厚度(例如，小于0.5nm厚)的膜。在本公开的实施方案中，亚单层膜可以是具有穿过其的开口的不连续层，或者可以是根据其中存在的原子层的分数而不形成连续层的单独原子的集合或原子簇。
磁性膜和非磁性膜之间的界面可以是磁电的，即，可表现出对非磁性膜中的电场敏感的磁性能。当一些介电材料与铁磁材料接触或紧密接近时，可导致该铁磁材料在该铁磁材料内表现出电压控制的磁各向异性(VCMA)效应。VCMA效应是指其中铁磁材料的磁各向异性取决于与该铁磁材料直接接触或紧密接近的介电材料内的电场的效应。一般来讲，VCMA效应被认为是由于在铁磁材料和介电材料之间的界面处自旋依赖性电荷筛选和对d轨道的相对占有率的电场诱导的调制而产生的。
根据本公开的第一实施方案，电压控制的磁各向异性(VCMA)介电帽盖层148可形成在自由层136上。在第一实施方案的一种构型中，VCMA介电帽盖层148直接沉积在自由层136上，并且在其间没有任何居间层的情况下直接物理接触自由层136。VCMA介电帽盖层148是介电材料层，当电场沿垂直于与自由层136的界面的方向存在于该自由层中时，该介电材料层减小自由层136中的磁各向异性。在一个实施方案中，VCMA介电帽盖层148具有大于10(诸如25或更大，诸如25至80,000，例如25至150)的介电常数，以增强存储器单元180中的VCMA效应。VCMA介电帽盖层148的厚度可在1nm至10nm的范围内，诸如在1.5nm至3nm的范围内。在一种构型中，VCMA介电帽盖层148可接触自由层136，即，可与自由层136的表面物理接触。
优选地，VCMA介电帽盖层148比隧道阻挡层134厚，并且具有比隧道阻挡层134更高的介电常数。这将控制自由层的磁化方向的VCMA效应从自由层136和隧道阻挡层134之间的界面转移到自由层136和VCMA介电帽盖层148之间的界面。因此，可保持存储器单元180的TMR，因为自由层136和氧化镁隧道阻挡层134之间的界面未被劣化，而VCMA效应由于VCMA介电帽盖层148的较高介电常数而增强了。
根据本公开的一个实施方案，VCMA介电帽盖层148的介电材料包括在具有10nm或更小(诸如1nm至5nm)的厚度时具有10或更大(诸如25或更大)的介电常数的介电材料。虽然许多介电材料在本体状态下提供大于10的介电常数，但一些介电材料在厚度为10nm或更小的薄膜中具有更低或更高的介电常数。在一个实施方案中，可选择VCMA介电帽盖层148的介电材料，使得在VCMA介电帽盖层148具有10nm或更小的厚度(诸如在1nm至5nm的范围内的厚度)时，介电材料具有10或更大的介电常数。
根据本公开的一个实施方案，VCMA介电帽盖层148的介电材料可包括至少一种含过渡金属的介电金属氧化物材料和/或可基本上由其组成。此类含过渡金属的介电金属氧化物材料往往在厚度小于10nm时提供大于10的介电常数。在一个实施方案中，该至少一种含过渡金属的介电金属氧化物材料包括选自以下项的单一材料或多种材料：氧化铪、氧化锆、五氧化二钽、氧化钇、氧化铝、钛酸锶、钛酸钡、钛酸锶钡、锆钛酸铅、钛酸镧铅、锆酸钛酸镧铅、锆酸镧铅、铁酸铋和钛酸铜钙。在一个实施方案中，该至少一种含过渡金属的介电金属氧化物材料包括至少一种三元介电氧化物材料，该至少一种三元介电氧化物材料包括两种金属元素。在一个实施方案中，包括两种金属元素的该至少一种三元介电氧化物材料包括选自SrTiO3、BaTiO3和BiFeO3的至少一种介电材料。
在一个实施方案中，VCMA介电帽盖层148的介电材料可包括介电常数为25和更高的材料和/或可基本上由其组成，诸如钛酸锶、钛酸钡、钛酸锶钡、锆钛酸铅、钛酸镧铅、锆酸钛酸镧铅、锆酸镧铅、铁酸铋和钛酸铜钙(据报道其具有约80,000的介电常数)。这些材料可为化学计量的(例如，SrTiO3、BaTiO3、(Sr1-xBax)TiO3、BiFeO3、CaCu3Ti4O12等)或非化学计量的，并且可任选地包括掺杂物。一般来讲，可选择VCMA介电帽盖层148的介电材料，使得介电材料在与自由层136的界面处产生VCMA效应，并且在以在1.2nm至10nm(诸如2nm至5nm)的范围内的厚度形成的膜中具有10或更大(诸如25或更大)的介电常数。
在一个实施方案中，在编程(即，写入)期间，VCMA介电帽盖层148两端的电压降可大于非磁性隧道阻挡层134两端的电压降。忽略隧穿电流的影响，VCMA介电帽盖层148两端的电压降与非磁性隧道阻挡层134两端的电压降的比率和VCMA介电帽盖层148的厚度与介电常数比率与非磁性隧道阻挡层134的厚度与介电常数比率的比率大致相同。厚度与介电常数比率是指介电层的厚度与介电层的介电常数的比率。因此，VCMA介电帽盖层148的厚度与介电常数比率可大于非磁性隧道阻挡层134的厚度与介电常数比率。
非磁性金属材料可设置在VCMA介电帽盖层148的背离自由层136的一侧上。例如，非磁性导电帽盖层170可直接形成在VCMA介电帽盖层148上。非磁性导电帽盖层170包括至少一种非磁性导电材料，诸如钽、钌、氮化钽、铜和/或氮化铜。例如，非磁性导电帽盖层170可包括单个层诸如单个钌层，或从一侧到另一侧包括第一钌层、钽层和第二钌层的层叠堆。例如，第一钌层可具有在0.5nm至1.5nm的范围内的厚度，钽层可具有在1nm至3nm的范围内的厚度，并且第二钌层可具有在0.5nm至1.5nm的范围内的厚度。任选地，非磁性导电帽盖层170可包括附加的非磁性导电材料，诸如W、Ti、Ta、WN、TiN、TaN、Ru和Cu。这种附加的非磁性导电材料的厚度可在1nm至30nm的范围内，但是也可以采用更小和更大的厚度。第二电极92可形成在非磁性导电帽盖层170上方作为第二导电线90的一部分。
可对包括SAF结构120、磁性隧道结140、VCMA介电帽盖层148和非磁性导电帽盖层170的层叠堆进行退火，以引起非磁性隧道阻挡层134的结晶结构(其可包括具有岩盐晶体结构的结晶MgO)和自由层136的结晶结构之间的晶体学对准。
可切换第一电极32和第二电极92的位置，使得第二电极92电连接至SAF结构120，并且第一电极32电连接至非磁性导电帽盖层170。包括从SAF结构120到非磁性导电帽盖层170的材料层的层叠堆可以反向顺序沉积，即，从SAF结构120朝向非磁性导电帽盖层170沉积，或者从非磁性导电帽盖层170朝向SAF结构120沉积。层叠堆可形成为连续层的叠堆，并且随后可图案化成每个存储器单元180的离散图案化层叠堆。
任选地，每个存储器单元180可包括专用转向设备，诸如被配置为在向转向设备施加合适电压时激活相应的离散图案化层叠堆(120,140,148,170)的访问晶体管(未示出)或二极管。转向设备可电连接在图案化层叠堆和第一导电线30中的一条或第二导电线90中的一条之间。
在一个实施方案中，参考层132具有垂直于参考层132和非磁性隧道阻挡层134之间的界面的固定竖直磁化。自由层136具有垂直磁各向异性以提供双稳态磁化状态，这些双稳态磁化状态包括具有平行于固定竖直磁化的磁化的平行状态和具有反平行于固定竖直磁化的磁化的反平行状态。
采用电压控制的磁各向异性(VCMA)效应，可对存储器单元180进行编程。因此，采用在一个方向上施加的电压，可对存储器单元180进行编程。换句话讲，将电压施加在选定的字线和选定的位线之间，并且可通过在一个方向上(例如，在正向偏置模式下)脉冲电压来在平行状态和反平行状态之间来回切换存储器单元180。在一个实施方案中，在写入步骤期间，非常小的电流可以在自由层136和参考层132之间流动。然而，电流通常非常小，以至于可以忽略自旋转移扭矩(STT)效应，并且欧姆耗散应该是最小的，这降低了写入功率。任选地，平面内辅助磁场可由外部场源60提供，该外部场源被配置为向自由层136施加平面内辅助磁场。
控制电路401在第一电极32和第二电极92之间提供单极电压。控制电路401可包括图1所示的各种元件560、570、580和/或590中的一者或多者或全部。控制电路401可具有两个节点，这两个节点经由相应的第一导电线30和相应的第二导电线90连接至第一电极32和第二电极92中的相应一者。
一般来讲，控制电路401可被配置为通过将编程脉冲施加到VCMA磁电存储器设备内选定的VCMA磁电存储器单元来执行编程操作。编程脉冲对于第一磁化状态(即，平行对准状态)和第二磁化状态(即，反平行对准状态)具有相同极性(即，第一极性)，在第一磁化状态下，选定的VCMA磁电存储器单元中的自由层136和参考层132具有平行的磁化方向，在第二磁化状态下，选定的VCMA磁电存储器单元中的自由层136和参考层132具有反平行的磁化方向。控制电路401可被配置为选择要在VCMA磁电存储器设备内进行编程的目标VCMA磁电存储器单元，以确定自由层136(例如，通过读取存储器单元)的磁化的对准状态，并且如果目标VCMA磁电存储器单元的对准状态与目标VCMA磁电存储器单元的目标对准构型相反(因此，需要翻转自由层136的磁化)，则施加编程脉冲，并且如果目标VCMA磁电存储器单元的对准状态处于目标VCMA磁电存储器单元的目标对准构型，则不施加任何编程脉冲。
编程脉冲在VCMA帽盖介电层148中生成电场，并且引起自由层136的磁化围绕由各种磁性层和外部磁场的磁静相互作用确定的轴线进动。在一个实施方案中，编程脉冲可在极角在0弧度至π/20的范围内时或在极角在19π/20至π的范围内时终止。
参见图3A，示出了编程步骤的示例，其中通过第一极性的编程脉冲将处于平行对准状态的选定的VCMA磁电存储器单元180编程为反平行对准状态，该编程脉冲在自由层136的磁化方向和参考层132的固定磁化方向之间的极角在19π/20至π的范围内时终止。编程脉冲的持续时间可在0.02ns至0.5ns的范围内，但也可采用编程脉冲的更少和更多的持续时间。
参见图3B，示出了编程步骤的示例，其中通过第一极性的编程脉冲将处于反平行对准状态的选定的VCMA磁电存储器单元编程为平行对准状态，该编程脉冲在自由层136的磁化方向和参考层132的固定磁化方向之间的极角在0至π/20的范围内时终止。
因此，控制电路401被配置为通过在第一电极32和第二电极92之间施加编程电压来执行编程操作，其中编程电压对于第一磁化状态第二磁化状态具有相同极性，在第一磁化状态下，自由层136和参考层132具有平行的磁化方向，在第二磁化状态下，自由层和参考层具有反平行的磁化方向。编程电压的量值可在500mV至3V的范围内。控制电路401还被配置为通过在第一电极和第二电极之间施加100mV与1.5V之间的电压来执行感测(即，读取)操作。
操作第一实施方案的存储器单元180的方法包括在第一电极和第二电极(32,92)之间施加第一极性的第一编程电压，以将自由层136的第一磁化状态切换为自由层的第二磁化状态，在第一磁化状态下，自由层和参考层132具有平行的磁化方向，在第二磁化状态下，自由层和参考层具有反平行的磁化方向。该方法还包括在第一电极和第二电极之间施加第一极性的第二编程电压，以将自由层的第二磁化状态切换为自由层的第一磁化状态。第一编程电压和第二编程电压在VCMA介电帽盖层中生成电场，该电场在自由层136中引起进动。如图3A和图3B所示，该方法包括当自由层具有第一磁化方向时终止第一编程电压，并且当自由层具有第二磁化方向时终止第二编程电压。在一个实施方案中，在施加第一编程电压的步骤期间，任选地由源60施加外部磁场。
图2的磁电存储器设备可通过以正向顺序或反向顺序形成层叠堆来制造，该层叠堆从一侧到另一侧包括第一电极32、参考层132、非磁性隧道阻挡层134、自由层136、具有大于10的介电常数的电压控制的磁各向异性(VCMA)介电帽盖层148和第二电极92。可形成控制电路401，并且第一电极32和第二电极92可连接至控制电路401的相应节点。参考层132具有固定磁化方向，并且自由层136具有磁各向异性，该磁各向异性提供平行于或反平行于固定磁化方向的磁化方向。
VCMA介电帽盖层148的高介电常数增强VCMA效应，该VCMA效应以VCMA系数的形式衡量。
参见图4，示出了根据本公开的第二实施方案的第二示例性存储器设备，该第二示例性存储器设备包括磁电存储器单元，该磁电存储器单元可以是MeRAM单元，诸如VCMAMeRAM单元。第二实施方案的存储器单元可用作图1所示的RAM设备500内的存储器单元180。第二实施方案的第二示例性存储器单元可通过按以下方式处理图2所示的第一实施方案的磁电存储器单元而得到：用非磁性金属粉尘层146和VCMA介电帽盖层248的组合替换VCMA介电帽盖层148。非磁性金属粉尘层146位于自由层136和VCMA介电帽盖层248之间。非磁性金属粉尘层146可与自由层136的背离非磁性隧道阻挡层134的表面(即，自由层136的面朝第二电极92的表面)接触。
在第二实施方案中，任何合适的介电帽盖材料可用于VCMA介电帽盖层248。VCMA介电帽盖层248可包括可用于第一实施方案的VCMA介电帽盖层148的任何材料，或者可包括常规VCMA介电帽盖层，诸如氧化镁帽盖层(其具有在6.8至9.8的范围内的介电常数)或氧化铝帽盖层或甚至任何绝缘/半导体/脏污金属层。因此，非磁性金属粉尘层146可位于VCMA介电帽盖层248和自由层136之间。非磁性金属粉尘层146可接触自由层136和VCMA介电帽盖层248，并且VCMA介电帽盖层248可接触非磁性导电帽盖层170。
如本文所用，粉尘层是指通过沉积至少一种金属(例如，非磁性元素金属)使得所沉积的金属的厚度不超过金属的五个单层的厚度而形成的连续层或非连续层。在一个实施方案中，本公开的第二实施方案的粉尘层是如上所述厚度小于一个单层的亚单层膜。本公开的第二实施方案的非磁性金属粉尘层146可例如通过至少一种非磁性元素金属的物理气相沉积来沉积。本公开的第二实施方案的非磁性金属粉尘层146可基本上由至少一种元素金属(即，元素形式的金属元素)组成。
需注意，非磁性金属粉尘层146形成在自由层136的背离非磁性隧道阻挡层134的一侧上。因此，非磁性金属粉尘层146不影响磁性隧道结140的隧穿特性。相反地，非磁性金属粉尘层146插置在自由层136和VCMA介电帽盖层248之间。非磁性金属粉尘层146提供增强VCMA效应的功能。
在一个实施方案中，选择非磁性金属粉尘层146的材料，使得金属增加自由层136的铁磁体合金的垂直磁各向异性。在一个实施方案中，非磁性金属粉尘层146基本上由至少一种元素金属组成，并且该至少一种元素金属可选自Ir、Pd、Mg、Pt、W、Ta、Hf、Pd、Ru或Rh。在一个实施方案中，非磁性金属粉尘层146可基本上由单一金属诸如Ir、Pd、Mg、Pt、W、Ta、Hf、Pd、Ru或Rh组成。在一个实施方案中，非磁性金属粉尘层146可基本上由单一过渡金属元素诸如Ir、Pd、Pt、W、Ta、Hf、Pd、Ru或Rh组成。在另一个实施方案中，非磁性金属粉尘层146可基本上由Mg组成。非磁性金属粉尘层146可通过物理气相沉积(即，溅射)来形成。非磁性金属粉尘层146的厚度可小于该至少一种元素金属的5个单层。在一个实施方案中，非磁性金属粉尘层146的厚度可在0.1nm至1.2nm的范围内，诸如在0.1nm至0.8nm和/或0.2nm至0.5nm的范围内。在一个实施方案中，非磁性金属粉尘层146具有亚单层厚度并且包括穿过其的开口。在一个实施方案中，非磁性金属粉尘层146是不连续的，即，包括彼此不接触的多个簇。每个簇中的金属原子数量可在1至100的范围内。在这种情况下，非磁性金属粉尘层146的厚度可在0.1nm至0.2nm的范围内。另选地，非磁性金属粉尘层146的厚度可在该至少一种元素金属的1个单层和该至少一种元素金属的5个单层的范围内。
本公开的第二实施方案的第二示例性存储器设备包括磁电存储器设备。第二示例性存储器设备的操作原理可与第一示例性存储器设备的操作原理相同。根据缺陷密度和通过VCMA介电帽盖层248的泄漏电流水平，VCMA介电帽盖层248的厚度可在1nm至5nm的范围内，诸如在1nm至2.5nm的范围内。VCMA介电帽盖层248可接触非磁性金属粉尘层146，即，可与非磁性金属粉尘层146的表面物理接触。
可用于VCMA介电帽盖层248的介电氧化物材料包括但不限于氧化镁、氧化铝或VCMA介电帽盖层148的任何材料。
在一个实施方案中，VCMA介电帽盖层248可包括氧化镁。在另一个实施方案中，VCMA介电帽盖层248可包括氧化铝或过渡金属氧化物，诸如氧化钽。在一个实施方案中，VCMA介电帽盖层248包括可用于第一实施方案的VCMA介电帽盖层148的介电材料和/或基本上由其组成。在这种情况下，VCMA介电帽盖层248的介电材料可选自氧化铪和包括至少两种金属元素的三元介电氧化物材料。在一个实施方案中，VCMA介电帽盖层248基本上由氧化铪组成。在一个实施方案中，VCMA介电帽盖层248基本上由选自SrTiO3、BaTiO3或BiFeO3的材料组成。
在一个实施方案中，VCMA介电帽盖层248可具有在1.0nm至5.0nm的范围内的厚度，并且非磁性隧道阻挡层134包括氧化镁和/或基本上由其组成并且具有在0.6nm至1.2nm的范围内的厚度。在一个实施方案中，VCMA介电帽盖层248在厚度在1.0nm至5.0nm的范围内时具有大于10的介电常数。
非磁性金属材料可设置在介电帽盖层348的背离自由层136的一侧上。例如，非磁性导电帽盖层170可形成在VCMA介电帽盖层248上。非磁性导电帽盖层170可具有与第一实施方案中的非磁性导电帽盖层相同的材料组成和/或相同的厚度。第二电极92可形成在非磁性导电帽盖层170上方作为第二导电线90的一部分。
可对包括SAF结构120、磁性隧道结140、VCMA介电帽盖层248和非磁性导电帽盖层170的层叠堆进行退火，以引起非磁性隧道阻挡层134的结晶结构(其可包括具有岩盐晶体结构的结晶MgO)和自由层136的结晶结构之间的晶体学对准。
如在第一实施方案中，可切换第一电极32和第二电极92的位置，使得第二电极92电连接至SAF结构120，并且第一电极32电连接至非磁性导电帽盖层170。包括从SAF结构120到非磁性导电帽盖层170的材料层的层叠堆可以反向顺序沉积，即，从SAF结构120朝向非磁性导电帽盖层170沉积，或者从非磁性导电帽盖层170朝向SAF结构120沉积。层叠堆可形成为连续层的叠堆，并且随后可图案化成每个存储器单元180的离散图案化层叠堆。
任选地，每个存储器单元180可包括专用转向设备，诸如被配置为在向转向设备施加合适电压时激活相应的离散图案化层叠堆(120,140,136,248,170)的访问晶体管(未示出)或二极管。转向设备可电连接在图案化层叠堆和第一导电线30中的一条或第二导电线90中的一条之间。
可提供控制电路401以在第一电极32和第二电极92之间生成双向电流。控制电路401可具有与第一实施方案中的控制电路相同的功能。
第二示例性结构包括磁电存储器设备。磁电存储器设备包括第一电极32、第二电极92和位于第一电极32和第二电极92之间的磁性隧道结140。磁性隧道结140包括参考层132、自由层136和非磁性隧道阻挡层134，该参考层具有固定磁化方向(其为向上方向和向下方向中的一者)，该自由层具有提供与固定磁化方向平行或反平行的双稳态磁化方向的磁各向异性，该非磁性隧道阻挡层位于参考层132和自由层136之间。磁电存储器设备还包括位于第二电极92和自由层136之间的VCMA介电帽盖层248，以及接触介电帽盖层248和自由层136的非磁性金属粉尘层146。
非磁性金属粉尘层146可基本上由该至少一种元素金属组成。在一个实施方案中，该至少一种元素金属可选自Ir、Pd、Mg、Pt、W、Ta、Hf、Pd、Ru或Rh。在一个实施方案中，非磁性金属粉尘层146可基本上由单一元素金属(例如Ir)组成，该单一元素金属选自Ir、Pd、Mg、Pt、W、Ta、Hf、Pd、Ru或Rh。
在一个实施方案中，磁电存储器设备可包括合成反铁磁体结构120，该合成反铁磁体结构包括稳固铁磁层112、反铁磁耦合层114和参考层132。反铁磁耦合层114提供稳固铁磁层112的磁化和参考层132的磁化之间的反铁磁耦合。稳固铁磁层112可接触第一电极32。
在一个实施方案中，非磁性金属粉尘层146的厚度小于该至少一种元素金属的5个单层。在一个实施方案中，非磁性金属粉尘层146是不连续的并且具有亚单层厚度。
在一个实施方案中，VCMA介电帽盖层248包括介电材料和/或基本上由其组成，该介电材料选自氧化镁、氧化铝或至少一种过渡金属的介电氧化物。在另一个实施方案中，VCMA介电帽盖层248包括第一实施方案的电压控制的磁各向异性(VCMA)介电帽盖层148和/或基本上由其组成，该VCMA介电帽盖层具有10或更大(诸如25或更大)的介电常数。VCMA介电帽盖层248具有在1nm至10nm的范围内的厚度，并且非磁性隧道阻挡层134包括氧化镁并且具有在0.5nm至1.5nm的范围内的厚度。
图4的磁电存储器设备可通过以正向顺序或反向顺序形成层叠堆来制造，该层叠堆从一侧到另一侧包括第一电极32、参考层132、非磁性隧道阻挡层134、自由层136、非磁性金属粉尘层146、VCMA介电帽盖层248和第二电极92。可形成控制电路401，并且第一电极32和第二电极92可连接至控制电路401的相应节点。
非磁性金属粉尘层146增强VCMA效应，该VCMA效应以VCMA系数的形式衡量。
参见图5，示出了根据本公开的第三实施方案的第三示例性存储器设备，该第三示例性存储器设备包括磁阻存储器单元，诸如STT-MRAM单元。第三实施方案的存储器单元可用作图1所示的RAM设备500内的存储器单元180。第三实施方案的第三示例性存储器单元可通过按以下方式处理图2所示的第一实施方案的磁电存储器单元而得到：用非磁性金属粉尘层146和介电帽盖层348的组合替换VCMA介电帽盖层148。非磁性金属粉尘层146可与自由层136的背离非磁性隧道阻挡层134的表面(即，自由层136的面朝第二电极92的表面)接触。相比之下，在现有技术的自旋转移扭矩磁阻存储器单元中，非磁性金属粉尘层位于自由层136和非磁性隧道阻挡层134之间。
在第三实施方案中，可使用任何合适的介电帽盖层348。介电帽盖层348可包括与第一实施方案的介电帽盖层148相同的材料(但具有更小的厚度)，或者可包括常规介电帽盖层，诸如氧化镁帽盖层(其具有在6.8至9.8的范围内的介电常数)或氧化铝帽盖层或甚至任何绝缘/半导体/脏污金属层。因此，非磁性金属粉尘层146可位于介电帽盖层348和自由层136之间。非磁性金属粉尘层146可接触自由层136和介电帽盖层348，并且介电帽盖层348可接触非磁性导电帽盖层170。
需注意，非磁性金属粉尘层146形成在自由层136的背离非磁性隧道阻挡层134的一侧上。因此，非磁性金属粉尘层146不影响磁性隧道结140的隧穿特性。相反地，非磁性金属粉尘层146插置在自由层136和介电帽盖层348之间。非磁性金属粉尘层146提供增强STTMRAM设备中的自由层136的垂直磁各向异性(PMA)的功能。
在一个实施方案中，选择非磁性金属粉尘层146的材料，使得金属增加自由层136的铁磁体合金的垂直磁各向异性。在一个实施方案中，非磁性金属粉尘层146基本上由至少一种元素金属组成，并且该至少一种元素金属可选自Ir、Pd、Mg、Pt、W、Ta、Hf、Pd、Ru或Rh。在一个实施方案中，非磁性金属粉尘层146可基本上由单一金属诸如Ir、Pd、Mg、Pt、W、Ta、Hf、Pd、Ru或Rh组成。在一个实施方案中，非磁性金属粉尘层146可基本上由单一过渡金属元素诸如Ir、Pd、Pt、W、Ta、Hf、Pd、Ru或Rh组成。在另一个实施方案中，非磁性金属粉尘层146可基本上由Mg组成。非磁性金属粉尘层146可通过物理气相沉积(即，溅射)来形成。非磁性金属粉尘层146的厚度可小于该至少一种元素金属的5个单层。在一个实施方案中，非磁性金属粉尘层146的厚度可在0.1nm至1.2nm的范围内，诸如在0.1nm至0.8nm和/或0.2nm至0.5nm的范围内。在一个实施方案中，非磁性金属粉尘层146具有亚单层厚度并且包括穿过其的开口。在一个实施方案中，非磁性金属粉尘层146是不连续的，即，包括彼此不接触的多个簇。每个簇中的金属原子数量可在1至100的范围内。在这种情况下，非磁性金属粉尘层146的厚度可在0.1nm至0.2nm的范围内。另选地，非磁性金属粉尘层146的厚度可在该至少一种元素金属的1个单层和该至少一种元素金属的5个单层的范围内。
本公开的第三实施方案的第三示例性存储器设备包括STT磁阻存储器设备，其中电流在编程期间在第一电极32和第二电极92之间流动。因此，介电帽盖层348的厚度在允许电流隧穿穿过介电帽盖层348的范围内。根据缺陷密度和通过介电帽盖层348的泄漏电流水平，介电帽盖层348的厚度可在0.2nm至1nm的范围内。介电帽盖层348可接触非磁性金属粉尘层146，即，可与非磁性金属粉尘层146的表面物理接触。
可用于介电帽盖层348的介电氧化物材料包括但不限于氧化镁、氧化铝或VCMA介电帽盖层148的任何材料。可选择介电帽盖层348的厚度，使得在编程操作期间或在感测(即，读取)操作期间，隧道电流流过磁性隧道结140时，有足够的隧穿电流流过介电帽盖层348。
在一个实施方案中，介电帽盖层348可包括氧化镁。在另一个实施方案中，介电帽盖层348可包括氧化铝或过渡金属氧化物，诸如氧化钽。在一个实施方案中，介电帽盖层348包括可用于第一实施方案的VCMA介电帽盖层148的介电材料和/或基本上由其组成。在这种情况下，介电帽盖层348的介电材料可选自氧化铪或包括至少两种金属元素的三元介电氧化物材料。在一个实施方案中，介电帽盖层348基本上由氧化铪组成。在一个实施方案中，介电帽盖层348基本上由选自SrTiO3、BaTiO3或BiFeO3的材料组成。
在一个实施方案中，介电帽盖层348可具有在0.2nm至1nm的范围内的厚度，并且非磁性隧道阻挡层134包括氧化镁和/或基本上其组成并且具有在0.6nm至1.2nm的范围内的较大厚度。
非磁性金属材料可设置在介电帽盖层348的背离自由层136的一侧上。例如，非磁性导电帽盖层170可形成在介电帽盖层348上。非磁性导电帽盖层170可具有与第一实施方案中的非磁性导电帽盖层相同的材料组成和/或相同的厚度。第二电极92可形成在非磁性导电帽盖层170上方作为第二导电线90的一部分。
可对包括SAF结构120、磁性隧道结140、介电帽盖层348和非磁性导电帽盖层170的层叠堆进行退火，以引起非磁性隧道阻挡层134的结晶结构(其可包括具有岩盐晶体结构的结晶MgO)和自由层136的结晶结构之间的晶体学对准。
如在第一实施方案中，可切换第一电极32和第二电极92的位置，使得第二电极92电连接至SAF结构120，并且第一电极32电连接至非磁性导电帽盖层170。包括从SAF结构120到非磁性导电帽盖层170的材料层的层叠堆可以反向顺序沉积，即，从SAF结构120朝向非磁性导电帽盖层170沉积，或者从非磁性导电帽盖层170朝向SAF结构120沉积。层叠堆可形成为连续层的叠堆，并且随后可图案化成每个存储器单元180的离散图案化层叠堆。
任选地，每个存储器单元180可包括专用转向设备，诸如被配置为在向转向设备施加合适电压时激活相应的离散图案化层叠堆(120,140,136,348,170)的访问晶体管(未示出)或二极管。转向设备可电连接在图案化层叠堆和第一导电线30中的一条或第二导电线90中的一条之间。
第三实施方案的磁阻存储器设备可包括自旋转移扭矩(STT)磁阻存储器设备，该STT磁阻存储器设备被配置为使电流在第一电极32和第二电极92之间双向地(即，在相反方向上)流动，以将存储器单元180确定性地编程为两种不同的电阻率状态。
可提供控制电路402以在第一电极32和第二电极92之间生成双向电流。控制电路402可具有两个节点，这两个节点经由相应的第一导电线30和相应的第二导电线90连接至第一电极32和第二电极92中的相应一者。因此，控制电路402可被配置为相对于第二电极92向第一电极32提供正编程电压，并且相对于第二电极92向第一电极32提供负编程电压。
在一些实施方案中，从参考层132流过非磁性隧道阻挡层134并流入自由层136的电流使得自由层136的磁化变得平行于参考层132的磁化，并且从自由层136流过非磁性隧道阻挡层134并流入参考层132的电流使得自由层136的磁化变得反平行于参考层132的磁化。在一些其他实施方案中，电流流动方向和自旋转移方向之间的相关性可相反。
非磁性金属粉尘层146增加自由层136的垂直磁各向异性，并且增加自由层136的磁化的热稳定性。
参见图6，针对测试样本和比较样本示出了自由层136在沿水平方向(即，垂直于自由层136和非磁性隧道阻挡层134之间的界面的平面内方向)施加的外部磁场下沿该水平方向的平面内磁化的测量数据，该测试样本实现了图5所示的本公开的实施方案，其中非磁性金属粉尘层146包括铱层并且介电帽盖层348包括氧化镁，该比较样本是通过按以下方式处理图5中的本公开的实施方案而得到的：省略非磁性金属粉尘层146和与介电帽盖层348具有相同厚度的氧化镁层。比较样本的测量数据由第一曲线610表示。测试样本的测量数据由第二曲线620表示。
第一曲线610示出了约1,400奥斯特(Oersted)的第一临界磁场Hk1。第二曲线620示出了约6,200奥斯特的第二临界磁场Hk2。在所示的示例中，本公开的第二实施方案的非磁性金属粉尘层146可以4或更大(诸如约6,200/1,400？4.43)的因子增强临界磁场(Hk)，以用于使自由层136的磁化沿平面内方向对准。
用于使自由层136的磁化沿平面内方向对准的临界磁场的量值是自由层的垂直磁各向异性的量度。如图6中的测试数据所示，相对于比较例，采用铱层的本公开的第二实施方案的非磁性金属粉尘层146显著增强自由层136的垂直磁各向异性。
重新参见图5，提供了根据本发明的第三实施方案的磁阻存储器设备。磁阻存储器设备包括第一电极32、第二电极92和位于第一电极32和第二电极92之间的磁性隧道结140。
磁性隧道结140包括参考层132、自由层136和非磁性隧道阻挡层134，该参考层具有固定磁化方向(其为向上方向和向下方向中的一者)，该自由层具有提供与固定磁化方向平行或反平行的双稳态磁化方向的磁各向异性，该非磁性隧道阻挡层位于参考层132和自由层136之间。磁阻存储器设备还包括位于第二电极92和自由层136之间的介电帽盖层348，以及接触介电帽盖层348和自由层136的非磁性金属粉尘层146。
在一个实施方案中，非磁性金属粉尘层146增加自由层136的铁磁材料的垂直磁各向异性。在一个实施方案中，非磁性金属粉尘层146基本上由至少一种元素金属组成。在一个实施方案中，该至少一种元素金属可选自Ir、Pd、Mg、Pt、W、Ta、Hf、Pd、Ru或Rh。在一个实施方案中，非磁性金属粉尘层146可基本上由单一元素金属(例如Ir)组成，该单一元素金属选自Ir、Pd、Mg、Pt、W、Ta、Hf、Pd、Ru或Rh。
在一个实施方案中，磁阻存储器设备可包括合成反铁磁体结构120，该合成反铁磁体结构包括稳固铁磁层112、反铁磁耦合层114和参考层132。反铁磁耦合层114提供稳固铁磁层112的磁化和参考层132的磁化之间的反铁磁耦合。稳固铁磁层112可接触第一电极32。
在一个实施方案中，非磁性金属粉尘层146的厚度小于该至少一种元素金属的5个单层。在一个实施方案中，非磁性金属粉尘层146是不连续的并且具有亚单层厚度。
在一个实施方案中，介电帽盖层348包括介电材料和/或基本上由其组成，该介电材料选自氧化镁、氧化铝或至少一种过渡金属的介电氧化物。在另一个实施方案中，介电帽盖层348包括第一实施方案的电压控制的磁各向异性(VCMA)介电帽盖层148的材料和/或基本上由其组成，该材料具有10或更大(诸如25或更大)的介电常数，但具有更小的厚度。介电帽盖层348具有在0.2nm至1nm的范围内的厚度，并且非磁性隧道阻挡层包括氧化镁并且具有在0.5nm至1.5nm的范围内的厚度。因此，存储器设备包括自旋转移扭矩(STT)磁阻随机存取存储器(MRAM)单元，其中介电帽盖层348具有在0.2nm至1nm的范围内的厚度，并且非磁性隧道阻挡层134包括氧化镁并且具有比介电帽盖层348的厚度更大的在0.6nm至1.2nm的范围内的厚度。
图5的磁阻存储器设备可通过以正向顺序或反向顺序形成层叠堆来制造，该层叠堆从一侧到另一侧包括第一电极32、参考层132、非磁性隧道阻挡层134、自由层136、非磁性金属粉尘层146、介电帽盖层348和第二电极92。可形成控制电路402，并且第一电极32和第二电极92可连接至控制电路402的相应节点。非磁性金属粉尘层146的该至少一种元素金属增加自由层136内铁磁材料的磁各向异性。
非磁性金属粉尘层146增强自由层136中的垂直磁各向异性，这增强了自旋转移扭矩(STT)磁阻存储器设备的电阻状态的热稳定性。电阻状态的热稳定性的增强量通常被称为磁阻存储器设备领域中的Δ。
参见图7，示出了根据本公开的第四实施方案的第四示例性存储器设备，该第四示例性存储器设备包括STT磁阻存储器单元180，该STT磁阻存储器单元可位于图1所示的RAM设备500内。第四示例性存储器设备可包括绝缘支撑件20(诸如氧化硅层)、第一电极32和第二电极92，该第一电极可电连接至或包括第一导电线30(诸如字线或位线)的一部分，该第二电极可电连接至或包括第二导电线90(诸如位线或字线)的一部分。
第四示例性结构的存储器单元180可通过按以下方式处理第二示例性结构的存储器单元180而得到：用氧化铪层(即，氧化铪介电帽盖层)448替换非磁性金属粉尘层146和介电帽盖层348的组合，或者通过按以下方式处理第一示例性结构而得到：用氧化铪层448替换VCMA介电帽盖层148。
然而，在该实施方案中，氧化铪层448优选地比氧化镁非磁性隧道阻挡层134薄，使得存储器单元180通过STT效应而使自旋极化隧道电流沿相反方向流过层134和448两者来进行编程。第四示例性结构中的控制电路402可与第二实施方案的控制电路402相同。优选地省略外部磁场源60。
第四示例性存储器单元180包括磁性隧道结(MTJ)140。磁性隧道结140包括具有固定竖直磁化的参考层132(其也可被称为“钉扎”层)、非磁性隧道阻挡层134和具有可被编程的磁化方向的自由层136(其也可被称为“存储”层)。参考层132和自由层136可被非磁性隧道阻挡层134(诸如MgO层)隔开，并且具有垂直于自由层136和非磁性隧道阻挡层134之间的界面的磁化方向。
在一个实施方案中，参考层132位于非磁性隧道阻挡层134下方，并且自由层136位于非磁性隧道阻挡层134上方。氧化铪层448可形成在自由层136的顶部上，以便提供附加的垂直各向异性。另选地，参考层132位于非磁性隧道阻挡层134上方，并且自由层136位于非磁性隧道阻挡层134下方。一般来讲，参考层132和自由层136可位于非磁性隧道阻挡层134的相对侧上。在一个实施方案中，参考层132和自由层136具有相应的正单轴磁各向异性。
参考层132和自由层136具有相应的垂直磁各向异性的构型为自由层136提供了双稳态磁化状态。双稳态磁化状态包括自由层136具有平行于参考层132的固定竖直磁化(例如，磁化方向)的磁化(例如，磁化方向)的平行状态，和自由层136具有反平行于参考层132的固定竖直磁化(例如，磁化方向)的磁化(例如，磁化方向)的反平行状态。
通过在编程操作中使足够高的电流通过参考层132和自由层136，可将数据位写入STT磁阻存储器单元中，使得自旋转移扭矩可设置或重置自由层136的磁化状态。在编程操作之后自由层136的磁化方向取决于相对于参考层132的磁化方向的电流极性。可通过使较小电流通过STT磁阻存储器单元并测量STT磁阻存储器单元的电阻来读取数据位。数据位“0”和数据位“1”对应于STT磁阻存储器单元的低电阻状态和高电阻状态(或反之亦然)，这些电阻状态分别通过自由层136和参考层132的磁化方向的平行或反平行对准来提供。磁化方向的平行(P)和反平行(AP)对准(即，取向)之间的分数电阻变化被称为隧道磁阻(TMR)，即，TMR＝(RAP-RP)/RP。
参考层132可包括Co/Ni或Co/Pt多层结构或具有比自由层更大的垂直磁各向异性的任何其他材料。在一个实施方案中，参考层132还可包括具有在0.2nm至0.5nm的范围内的厚度的钽或钨构成的薄非磁性层，以及薄CoFeB层(其具有在0.5nm至3nm的范围内的厚度)。
非磁性隧道阻挡层134可包括任何隧穿阻挡材料，诸如电绝缘材料，例如氧化镁。在一个实施方案中，非磁性隧道阻挡层134包括氧化镁和/或基本上由其组成，并且具有在0.6nm至1.2nm(诸如0.8nm至1nm)的范围内的厚度。一般来讲，作为非磁性隧道阻挡层134的氧化镁层的厚度足够薄(例如，低于1.2nm)，以便在编程操作期间允许电子隧穿穿过其。
在一个实施方案中，参考层132可作为合成反铁磁结构(SAF结构)120内的部件提供。SAF结构120可包括沿竖直方向具有固定磁化的稳固(即，固定)铁磁层112、反铁磁耦合层114和与非磁性隧道阻挡层134保持相邻的参考层132。反铁磁耦合层114具有引起参考层132和稳固铁磁层112之间的强反铁磁耦合的厚度，使得反铁磁耦合层114可“锁定”稳固铁磁层112和参考层132之间的反平行对准，这继而“锁定”参考层132的磁化的特定(固定)竖直方向。在一个实施方案中，反铁磁耦合层可包括钌、铱或铬，并且可具有在0.3nm至1nm的范围内的厚度。
自由层136包括铁磁材料，诸如CoFeB、CoFe、Co、Ni、NiFe或它们的组合。如果CoFeB合金包括在自由层136中，则CoFeB合金内硼原子的原子浓度可在10％至30％的范围内(诸如为20％)，CoFeB合金内钴原子的原子浓度可在10％至40％的范围内(诸如为15％)，并且CoFeB层中Fe的原子浓度可在50％至90％的范围内(诸如为65％)。CoFeB合金中的任何杂质原子(如果存在)具有小于百万分之1的原子浓度。CoFeB合金可以非晶态沉积在包括结晶MgO的非磁性隧道阻挡层134上，该结晶MgO具有岩盐晶体结构。在设备的后续退火期间，使用MgO层作为结晶模板，CoFeB合金结晶成体心立方晶体结构，而硼原子中的一些或全部扩散离开与MgO层的界面。
因此，自由层136接触非磁性隧道阻挡层134的近侧部分可包括具有体心立方晶体结构的CoFe合金或CoFeB合金，并且可提供与非磁性隧道阻挡层134的相干界面和更高TMR。自由层136的厚度可在0.6nm至1.5nm的范围内，但是也可以采用更小和更大的厚度。
氧化铪层448可形成在自由层136上。在第四实施方案的一种构型中，氧化铪层448直接沉积在自由层136上，并且在其间没有任何居间层的情况下直接物理接触自由层136。因此，氧化铪层448可与自由层136直接接触，并且可增加自由层136的垂直磁各向异性。氧化铪层448可例如通过物理气相沉积、化学气相沉积或原子层沉积来沉积。另选地，第三实施方案的非磁性金属粉尘层可位于氧化铪层448和自由层136之间。
在一个实施方案中，氧化铪层基本上由氧化铪(诸如未掺杂的化学计量的氧化铪)组成。在另一个实施方案中，氧化铪层448基本上由掺杂的氧化铪材料组成，该掺杂的氧化铪材料包括原子浓度小于3％的掺杂物。掺杂物可包括至少一种过渡金属元素，诸如Zr、Ti、Ta、Nb或V。
本公开的第四实施方案的第四示例性存储器设备包括STT磁阻存储器设备，其中电流在编程操作期间通过非磁性隧道阻挡层134在第一电极32和第二电极92之间流动。因此，氧化铪层448的厚度在允许电流隧穿穿过氧化铪层448的范围内。
根据缺陷密度和通过氧化铪层448的泄漏电流水平，氧化铪层448的厚度可在0.2nm至1nm的范围内，诸如在0.2nm至0.6nm的范围内。在一种构型中，氧化铪层448可接触自由层136，即，可与自由层136的表面物理接触。
非磁性隧道阻挡层134可包括厚度在0.5nm至1.5nm的范围内的氧化镁。在一个实施方案中，氧化铪层448的厚度可小于非磁性隧道阻挡层134的厚度。在一个实施方案中，氧化铪层448的厚度与介电常数比率可小于非磁性隧道阻挡层134的厚度与介电常数比率。换句话讲，氧化铪层448的厚度与介电常数比率与非磁性隧道阻挡层134的厚度与介电常数比率的比率可小于1.0。忽略隧穿效应，氧化铪层448两端的电压降与非磁性隧道阻挡层134两端的电压降的比率可和氧化铪层448的厚度与介电常数比率与非磁性隧道阻挡层134的厚度与介电常数比率的比率相同。因此，在编程和感测期间，非磁性隧道阻挡层134两端可存在比氧化铪层448两端更大的电压降。在一个实施方案中，氧化铪层448的厚度与介电常数比率与非磁性隧道阻挡层134的厚度与介电常数比率的比率可在0.04至0.8的范围内，诸如在0.1至0.5的范围内。在一个实施方案中，氧化铪层448的厚度可小于氧化铪的单层的厚度，并且可在氧化铪的单层的厚度的一半至氧化铪的单层的厚度的范围内。在这种情况下，氧化铪层448可以是不连续的或形成有穿过其的开口，并且可形成包括穿过其的多个开口的多孔框架。在另一个实施方案中，氧化铪层448的厚度可大于氧化铪的单层的厚度，并且可形成为连续材料层，该连续材料层没有穿过其的开口或者具有总面积小于氧化铪层448的总面积的5％的开口。
非磁性金属材料可设置在氧化铪层448的背离自由层136的一侧上。例如，非磁性导电帽盖层170可直接形成在氧化铪层448上。非磁性导电帽盖层170包括至少一种非磁性导电材料，诸如钽、钌、氮化钽、铜和/或氮化铜。例如，非磁性导电帽盖层170可包括单个层诸如单个钌层，或从一侧到另一侧包括第一钌层、钽层和第二钌层的层叠堆。例如，第一钌层可具有在0.5nm至1.5nm的范围内的厚度，钽层可具有在1nm至3nm的范围内的厚度，并且第二钌层可具有在0.5nm至1.5nm的范围内的厚度。任选地，非磁性导电帽盖层170可包括附加的非磁性导电材料，诸如W、Ti、Ta、WN、TiN、TaN、Ru和Cu。这种附加的非磁性导电材料的厚度可在1nm至30nm的范围内，但是也可以采用更小和更大的厚度。第二电极92可形成在非磁性导电帽盖层170上方作为第二导电线90的一部分。
可对包括SAF结构120、磁性隧道结140、氧化铪层448和非磁性导电帽盖层170的层叠堆进行退火，以引起非磁性隧道阻挡层134的结晶结构(其可包括具有岩盐晶体结构的结晶MgO)和自由层136的结晶结构之间的晶体学对准。
可切换第一电极32和第二电极92的位置，使得第二电极92电连接至SAF结构120，并且第一电极32电连接至非磁性导电帽盖层170。包括从SAF结构120到非磁性导电帽盖层170的材料层的层叠堆可以反向顺序沉积，即，从SAF结构120朝向非磁性导电帽盖层170沉积，或者从非磁性导电帽盖层170朝向SAF结构120沉积。层叠堆可形成为连续层的叠堆，并且随后可图案化成每个存储器单元180的离散图案化层叠堆。
任选地，每个存储器单元180可包括专用转向设备，诸如被配置为在向转向设备施加合适电压时激活相应的离散图案化层叠堆(120,140,448,170)的访问晶体管(未示出)或二极管。转向设备可电连接在图案化层叠堆和第一导电线30中的一条或第二导电线90中的一条之间。
在一个实施方案中，第四示例性结构的磁阻存储器设备包括自旋转移扭矩(STT)磁阻存储器设备(例如，STT MRAM单元180)，该STT磁阻存储器设备被配置为使电流在第一电极32和第二电极92之间双向流动。
在一个实施方案中，参考层132具有垂直于参考层132和非磁性隧道阻挡层134之间的界面的固定竖直磁化。自由层136具有垂直磁各向异性以提供双稳态磁化状态，这些双稳态磁化状态包括具有平行于固定竖直磁化的磁化的平行状态和具有反平行于固定竖直磁化的磁化的反平行状态。出于编程的目的，可根据自由层136的目标磁化状态来相对于第二电极92选择施加到第一电极32的电压的极性。例如，可在从反平行状态到平行状态的转变期间(相对于第二电极92)将第一极性的电压施加到第一电极32，并且可在从平行状态到反平行状态的转变期间将第二极性(其与第一极性相反)的电压施加到第一电极32。
控制电路402可在第一电极32和第二电极92之间提供双向电流。控制电路402可包括图1所示的一个或多个元件560、570、580和/或590。控制电路402可具有两个节点，这两个节点经由相应的第一导电线30和相应的第二导电线90连接至第一电极32和第二电极92中的相应一者。因此，控制电路402可被配置为相对于第二电极92向第一电极32提供正编程电压，并且相对于第二电极92向第一电极32提供负编程电压。从参考层132流过非磁性隧道阻挡层134并流入自由层136的电流使得自由层136的磁化变得平行于参考层132的磁化，并且从自由层136流过非磁性隧道阻挡层134并流入参考层132的电流使得自由层136的磁化变得反平行于参考层132的磁化。换句话讲，施加到第二电极92的正电压将自由层136编程为平行磁化状态，而施加到第二电极92的负电压将自由层136编程为反平行磁化状态。因此，在编程期间自由层136的磁化相对于参考层132的磁化的对准是确定性的，即，仅取决于施加到第一电极32的电压相对于第二电极92的极性，而不取决于编程脉冲的持续时间。
在一个实施方案中，控制电路402可被配置为在第一电极32和第二电极92之间施加感测电压(即，读取电压)。感测电压可为正或负。选择感测电压，使得在施加感测电压时不发生自由层136的磁化翻转。因此，感测电压的量值小于正编程电压的量值并且小于负编程电压的量值。在一个实施方案中，感测电压可在50mV至500mV的范围内，诸如在100mV至300mV的范围内，但是也可以针对感测电压采用更小和更大的量值。在非限制性示例中，正编程电压和负编程电压中的每一者可具有在100mV至1,500mV的范围内(诸如在600mV至1,000mV的范围内)的量值，并且感测电压可在50mV至300mV的范围内，诸如在100mV至200mV的范围内。
操作STT MRAM单元180的方法包括：通过相对于第一电极向第二电极施加正编程电压来将MRAM单元编程为第一编程状态，使得自由层的磁化方向平行于参考层的磁化方向；以及通过相对于第一电极向第二电极施加负编程电压来将MRAM单元编程为第二编程状态，使得自由层中的磁化方向反平行于参考层的磁化方向。该方法还包括相对于第二电极向第一电极施加感测电压，以及确定隧穿穿过磁性隧道结的电流的量值。
氧化铪层448增强自由层136中的垂直磁各向异性，这增强了自旋转移扭矩(STT)磁阻存储器设备的电阻状态的热稳定性。电阻状态的热稳定性的增强量通常被称为磁阻存储器设备领域中的Δ。
参见图8，针对测试样本和比较样本示出了自由层136在沿水平方向(即，垂直于自由层136和非磁性隧道阻挡层134之间的界面的平面内方向)施加的外部磁场下沿该水平方向的平面内磁化，该测试样本实现了图7所示的本公开的实施方案，其中介电帽盖层是氧化铪层448，该比较样本是通过按以下方式处理图7中的本公开的第四实施方案而得到的：用具有相同厚度的氧化镁介电帽盖层替换氧化铪层448。比较示例性测试的测量数据由第一曲线810表示。实现图7所示的本公开的实施方案的测试样本的测量数据由第二曲线820表示。
在不存在任何外部平面内磁场的情况下，具有垂直磁各向异性的铁磁膜(诸如自由层136)的平面内磁化为零，因为铁磁膜的磁化沿竖直方向，即，垂直于铁磁膜的主表面(诸如自由层136与非磁性隧道阻挡层134的界面)的方向。随着平面内外部磁场的量值增大，磁性膜的磁化和竖直方向之间的角度从0度逐渐增大到有限角度，并且最终变为90度，这对应于图8的曲线图中的高原区域。角度随着平面内外部磁场的量值而增大得越快速(由图8的曲线图中的陡峭斜率表示)，磁性膜的磁各向异性越小，即，即使在弱平面内外部磁场下，磁性膜也变得容易偏离优选的竖直磁化方向。相比之下，角度随着平面内外部磁场的量值而增大得越缓慢(由图8的曲线图中的较小斜率表示)，磁性膜的磁各向异性越大，并且磁性膜保持与优选的竖直磁化方向对准，直到施加强外部平面内磁场。
第一曲线810示出了第一临界磁场Hk1’，该第一临界磁场是在比较样本中需要施加以使自由层的磁化沿平面内方向(即，在平行于自由层和非磁性隧道阻挡层之间的界面的平面内)对准的平面内外部磁场的量值。由于自由层的磁化与外部磁场的对准的渐近性质，因此通过确定来自图8中的相应曲线的平坦部分和邻接的倾斜部分的两条切线的交点来估计临界磁场。第一临界磁场Hk1'为约1,600奥斯特。第二曲线820示出了第二临界磁场Hk2'，该第二临界磁场是在测试样本中需要施加以使自由层的磁化沿平面内方向对准的平面内外部磁场的量值。第二临界磁场Hk2'为约7,300奥斯特，其大于比较样本的临界磁场的三倍。本公开的实施方案的氧化铪层448可以一定因子增大临界磁场，以用于使自由层136的磁化沿平面内方向对准，该因子大于氧化铪层448的介电常数(根据膜的质量和厚度，氧化铪的介电常数为约25至30)与氧化镁的介电常数(根据氧化镁膜的质量和厚度，该介电常数在6.8至9.8的范围内)的比率。在例示的示例中，因子可为约
用于使(如在实现本公开的实施方案的测试样本的相应膜叠堆内提供的或如在比较膜叠堆内提供的)自由层136的磁化沿平面内方向对准的临界磁场的量值是自由层的垂直磁各向异性的量度。如图8中的测试数据所示，与氧化镁介电帽盖层相比，本公开的实施方案的氧化铪层448显著增强自由层136的垂直磁各向异性(以及因此显著增强交换能)，而不会使STT MRAM单元180的TMR劣化。具体地，在第四实施方案中，自由层136和MgO隧穿阻挡层134之间的界面未被劣化或改变。此外，与相当的氧化镁介电帽盖层相比，氧化铪介电帽盖层448提供更好的电击穿。
不希望受特定理论的束缚，据信在氧化铪层448两端施加电压期间，与自由层136的铁磁铁合金(诸如，CoFeB合金、CoFe合金或NiFe合金)接触或紧密接近的氧化铪中的氧原子的2p轨道与铁原子的3d轨道杂化，以在自由层136和氧化铪层448之间的界面处产生杂化轨道。据信，这可在自由层136的铁磁铁合金中引起进动，并且因此改善PMA而不使TMR劣化。
图7的磁阻存储器设备可通过在半导体衬底上形成层叠堆来制造，该层叠堆从一侧到另一侧包括第一电极32、参考层132、非磁性隧道阻挡层134、自由层136、氧化铪层448和第二电极92。氧化铪层448可与自由层136直接接触，并且增加自由层136的垂直磁各向异性。另选地，第二实施方案的非磁性金属粉尘层可形成在自由层136和氧化铪层448之间以进一步改善PMA。
可形成控制电路402，并且第一电极32和第二电极92可连接至控制电路402的相应节点。控制电路402可被配置为：相对于第二电极92向第一电极32提供正编程电压，以为磁阻存储器设备提供第一编程状态；相对于第二电极92向第一电极32提供负编程电压，以为磁阻存储器设备提供第二编程状态；并且相对于第二电极92向第一电极32提供感测电压。感测电压的量值小于正编程电压的量值并且小于负编程电压的量值。
虽然前面提及特定优选实施方案，但是将理解本公开不限于此。本领域的普通技术人员将会想到，可对所公开的实施方案进行各种修改，并且此类修改旨在落在本公开的范围内。在本公开中示出采用特定结构和/或构型的实施方案，应当理解，本公开可以以功能上等同的任何其他兼容结构和/或构型来实践，前提条件是此类取代不被明确地禁止或以其他方式被本领域的普通技术人员认为是不可能的。本文引用的所有出版物、专利申请和专利均以引用方式全文并入本文。
Claims (18)
1.一种电压控制的磁各向异性磁电存储器设备，所述电压控制的磁各向异性磁电存储器设备包括电压控制的磁各向异性磁电存储器单元，其中所述电压控制的磁各向异性磁电存储器单元包括：
第一电极；
第二电极，所述第二电极与所述第一电极间隔开；
磁性隧道结，所述磁性隧道结位于所述第一电极和所述第二电极之间，所述磁性隧道结包括具有固定磁化方向的参考层、自由层和位于所述参考层和所述自由层之间的非磁性隧道阻挡层，并且所述自由层比所述第一电极更靠近所述第二电极；
电压控制的磁各向异性介电帽盖层，所述电压控制的磁各向异性介电帽盖层具有大于10的介电常数和在1.0nm至10nm的范围内的厚度，并且位于所述自由层和所述第二电极之间；并且其中所述电压控制的磁各向异性介电帽盖层比所述非磁性隧道阻挡层更厚且具有比所述非磁性隧道阻挡层更高的介电常数，使得在所述第一电极与所述第二电极之间施加电压期间在所述电压控制的磁各向异性介电帽盖层中产生电场。
2.根据权利要求1所述的电压控制的磁各向异性磁电存储器设备，其中所述电压控制的磁各向异性介电帽盖层基本上由至少一种含过渡金属的介电金属氧化物材料组成。
3.根据权利要求2所述的电压控制的磁各向异性磁电存储器设备，其中所述至少一种含过渡金属的介电金属氧化物材料包括至少一种三元介电氧化物材料，所述三元介电氧化物材料包括两种过渡金属元素。
4.根据权利要求3所述的电压控制的磁各向异性磁电存储器设备，其中所述至少一种三元介电氧化物材料包括SrTiO3、BaTiO3或BiFeO3。
5.根据权利要求2所述的电压控制的磁各向异性磁电存储器设备，其中所述至少一种含过渡金属的介电金属氧化物材料基本上由氧化铪组成。
6.根据权利要求1所述的电压控制的磁各向异性磁电存储器设备，其中所述电压控制的磁各向异性介电帽盖层具有在1nm至5nm的范围内的厚度和25或更大的介电常数。
7.根据权利要求6所述的电压控制的磁各向异性磁电存储器设备，其中所述非磁性隧道阻挡层包括厚度在0.5nm至1.5nm的范围内的氧化镁。
8.根据权利要求1所述的电压控制的磁各向异性磁电存储器设备，还包括外部磁场源，所述外部磁场源被配置为向所述自由层施加辅助磁场。
9.根据权利要求1所述的电压控制的磁各向异性磁电存储器设备，还包括合成反铁磁体结构，所述合成反铁磁体结构包括稳固铁磁层、反铁磁耦合层和所述参考层的叠堆，所述合成反铁磁体结构位于所述第一电极和所述非磁性隧道阻挡层之间。
10.根据权利要求1所述的电压控制的磁各向异性磁电存储器设备，其中所述电压控制的磁各向异性介电帽盖层直接物理接触所述自由层。
11.根据权利要求1所述的电压控制的磁各向异性磁电存储器设备，还包括非磁性金属粉尘层，所述非磁性金属粉尘层位于所述电压控制的磁各向异性介电帽盖层和所述自由层之间。
12.根据权利要求1所述的电压控制的磁各向异性磁电存储器设备，还包括控制电路，所述控制电路被配置为通过在所述第一电极和所述第二电极之间施加编程电压来执行编程操作，其中所述编程电压对于第一磁化状态和第二磁化状态具有相同极性，在所述第一磁化状态下，所述自由层和所述参考层具有平行的磁化方向，在所述第二磁化状态下，所述自由层和所述参考层具有反平行的磁化方向。
13.一种对根据权利要求1所述的电压控制的磁各向异性磁电存储器设备进行编程的方法，所述方法包括在所述第一电极和所述第二电极之间施加第一极性的第一编程电压，以将所述自由层的第一磁化状态切换为所述自由层的第二磁化状态，在所述第一磁化状态下，所述自由层和所述参考层具有平行的磁化方向，在所述第二磁化状态下，所述自由层和所述参考层具有反平行的磁化方向。
14.根据权利要求13所述的方法，还包括在所述第一电极和所述第二电极之间施加所述第一极性的第二编程电压，以将所述自由层的所述第二磁化状态切换为所述自由层的所述第一磁化状态。
15.根据权利要求14所述的方法，其中：
所述第一编程电压和所述第二编程电压在所述电压控制的磁各向异性介电帽盖层中生成电场，所述电场在所述自由层中引起进动；并且
所述第一编程电压具有在500mV至3V的范围内的量值。
16.根据权利要求15所述的方法，还包括当所述自由层具有第一磁化方向时终止所述第一编程电压。
17.根据权利要求16所述的方法，还包括当所述自由层具有第二磁化方向时终止所述第二编程电压。
18.根据权利要求13所述的方法，还包括在施加所述第一编程电压的步骤期间施加外部磁场。
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/692,903 US10991407B1 (en) | 2019-11-22 | 2019-11-22 | Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same |
| US16/692,965 US11005034B1 (en) | 2019-11-22 | 2019-11-22 | Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same |
| US16/692,965 | 2019-11-22 | ||
| US16/693,006 US11056640B2 (en) | 2019-11-22 | 2019-11-22 | Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same |
| US16/692,903 | 2019-11-22 | ||
| US16/693,006 | 2019-11-22 | ||
| PCT/US2020/025989 WO2021101585A1 (en) | 2019-11-22 | 2020-03-31 | Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113330592A CN113330592A (zh) | 2021-08-31 |
| CN113330592B true CN113330592B (zh) | 2024-08-16 |
Family
ID=75980175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080007195.6A Active CN113330592B (zh) | 2019-11-22 | 2020-03-31 | 包括高介电常数帽盖层的磁阻存储器设备及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113330592B (zh) |
| WO (1) | WO2021101585A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11871679B2 (en) | 2021-06-07 | 2024-01-09 | Western Digital Technologies, Inc. | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same |
| US11887640B2 (en) | 2021-06-07 | 2024-01-30 | Western Digital Technologies, Inc. | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same |
| US11889702B2 (en) | 2021-06-07 | 2024-01-30 | Western Digital Technologies, Inc. | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same |
| KR20230145155A (ko) * | 2021-06-07 | 2023-10-17 | 웨스턴 디지털 테크놀로지스, 인코포레이티드 | 이방성 향상 더스트 층을 포함하는 전압 제어형 자기 이방성 메모리 디바이스 및 이를 형성하기 위한 방법들 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103794715A (zh) * | 2014-02-28 | 2014-05-14 | 北京航空航天大学 | 一种基于电压控制的磁存储器 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003346321A (ja) * | 2002-05-23 | 2003-12-05 | Sony Corp | 磁気記録媒体とその製造方法 |
| US7483295B2 (en) * | 2007-04-23 | 2009-01-27 | Mag Ic Technologies, Inc. | MTJ sensor including domain stable free layer |
| JP5768498B2 (ja) * | 2011-05-23 | 2015-08-26 | ソニー株式会社 | 記憶素子、記憶装置 |
| US10566522B2 (en) * | 2012-05-22 | 2020-02-18 | SK Hynix Inc. | Platinum and cobalt/copper-based multilayer thin film having low saturation magnetization and fabrication method thereof |
| US8981505B2 (en) * | 2013-01-11 | 2015-03-17 | Headway Technologies, Inc. | Mg discontinuous insertion layer for improving MTJ shunt |
| US9601687B2 (en) * | 2014-02-12 | 2017-03-21 | Qualcomm Incorporated | Dual interface free layer with amorphous cap layer for perpendicular magnetic tunnel junction |
| WO2015153856A2 (en) * | 2014-04-02 | 2015-10-08 | Nebula Energy Inc. | Solar radiation concentrators, methods of concentrating solar radiation, and solar radiation concentrating prism lenses |
| EP3198598A4 (en) * | 2014-09-25 | 2018-07-18 | Intel Corporation | Strain assisted spin torque switching spin transfer torque memory |
| US20170092842A1 (en) * | 2015-09-04 | 2017-03-30 | The Regents Of The University Of California | Strained voltage-controlled magnetic memory elements and devices |
| CN105702853B (zh) * | 2016-03-04 | 2019-05-21 | 北京航空航天大学 | 一种自旋转移矩磁存储单元 |
| US9825217B1 (en) * | 2016-05-18 | 2017-11-21 | Samsung Electronics Co., Ltd. | Magnetic memory device having cobalt-iron-beryllium magnetic layers |
| WO2018004648A1 (en) * | 2016-07-01 | 2018-01-04 | Intel Corporation | Apparatuses, systems, and methods associated with a magnetoelectric cell including a magnetoelectric nanocomposite |
| US10354710B2 (en) * | 2017-07-24 | 2019-07-16 | Sandisk Technologies Llc | Magnetoelectric random access memory array and methods of operating the same |
| US20190189908A1 (en) * | 2017-12-20 | 2019-06-20 | Inston Inc. | Heterostructures for Electric Field Controlled Magnetic Tunnel Junctions |
| US10186308B1 (en) * | 2018-01-04 | 2019-01-22 | Spin Transfer Technologies, Inc. | Magnetic random access memory having improved reliability through thermal cladding |
| US10559588B2 (en) * | 2018-01-12 | 2020-02-11 | Sandisk Technologies Llc | Three-dimensional flat inverse NAND memory device and method of making the same |
| US10665773B2 (en) * | 2018-01-26 | 2020-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride capping layer for spin torque transfer (STT)-magnetoresistive random access memory (MRAM) |
| US10475991B2 (en) * | 2018-02-22 | 2019-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication of large height top metal electrode for sub-60nm magnetoresistive random access memory (MRAM) devices |
-
2020
- 2020-03-31 CN CN202080007195.6A patent/CN113330592B/zh active Active
- 2020-03-31 WO PCT/US2020/025989 patent/WO2021101585A1/en active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103794715A (zh) * | 2014-02-28 | 2014-05-14 | 北京航空航天大学 | 一种基于电压控制的磁存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113330592A (zh) | 2021-08-31 |
| WO2021101585A1 (en) | 2021-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111542490B (zh) | 用于低温操作的金属磁性存储器装置及其操作方法 | |
| US11056640B2 (en) | Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same | |
| US10991407B1 (en) | Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same | |
| US11005034B1 (en) | Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same | |
| US11404193B2 (en) | Magnetoresistive memory device including a magnesium containing dust layer | |
| CN113330592B (zh) | 包括高介电常数帽盖层的磁阻存储器设备及其制造方法 | |
| US11839162B2 (en) | Magnetoresistive memory device including a plurality of reference layers | |
| JP5740878B2 (ja) | 記憶素子、メモリ装置 | |
| KR101405854B1 (ko) | 스핀 토크 스위칭을 보조하는 층을 갖는 스핀 토크 스위칭을 이용하는 자기 스택 | |
| US11404632B2 (en) | Magnetoresistive memory device including a magnesium containing dust layer | |
| US11361805B2 (en) | Magnetoresistive memory device including a reference layer side dielectric spacer layer | |
| JP2012059808A (ja) | 記憶素子、メモリ装置 | |
| JP2012059906A (ja) | 記憶素子、メモリ装置 | |
| KR101636492B1 (ko) | 메모리 소자 | |
| KR101729383B1 (ko) | 스핀-오비트 토크를 이용한 자성소자 | |
| CN114730588A (zh) | 隧穿变磁阻存储器设备及其操作方法 | |
| EP2887410A1 (en) | Magnetic multilayer stack | |
| JP2012064624A (ja) | 記憶素子、メモリ装置 | |
| US11887640B2 (en) | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same | |
| CN111542489B (zh) | 具有辅助层的自旋转移矩mram及其操作方法 | |
| JP2012059879A (ja) | 記憶素子、メモリ装置 | |
| JP5724256B2 (ja) | 記憶素子、メモリ装置 | |
| US11871679B2 (en) | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same | |
| US11889702B2 (en) | Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same | |
| JP5803079B2 (ja) | 記憶素子、メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240914 Address after: Delaware, USA Patentee after: SANDISK TECHNOLOGIES Inc. Country or region after: U.S.A. Address before: California, USA Patentee before: Western Digital Technologies, Inc. Country or region before: U.S.A. |
|
| TR01 | Transfer of patent right |