CN113330555A - 摄像装置及电子设备 - Google Patents

摄像装置及电子设备 Download PDF

Info

Publication number
CN113330555A
CN113330555A CN202080009925.6A CN202080009925A CN113330555A CN 113330555 A CN113330555 A CN 113330555A CN 202080009925 A CN202080009925 A CN 202080009925A CN 113330555 A CN113330555 A CN 113330555A
Authority
CN
China
Prior art keywords
transistor
circuit
insulator
layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080009925.6A
Other languages
English (en)
Inventor
山崎舜平
池田隆之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN113330555A publication Critical patent/CN113330555A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种具有存储功能的摄像装置或者适合于动态摄像的摄像装置。该摄像装置包括第一层、第二层及第三层，第二层设置于第一层与第三层之间，第一层包括光电转换器件，第二层包括第一电路及第二电路，第三层包括第三电路及第四电路，第一电路及光电转换器件具有生成摄像数据的功能，第三电路具有读出摄像数据的功能，第二电路具有储存由第三电路读出的摄像数据的功能，第四电路具有读出储存于第二电路中的摄像数据的功能，第一电路及第二电路包括在沟道形成区域包含金属氧化物的晶体管。

Description

摄像装置及电子设备
(技术领域)
本发明的一个方式涉及一种摄像装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种程序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。因此，更具体而言，作为本说明书所公开的本发明的一个方式的技术领域的例子，可以举出半导体装置、显示装置、液晶显示装置、发光装置、照明装置、蓄电装置、存储装置、摄像装置、它们的驱动方法或者它们的制造方法。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。晶体管、半导体电路为半导体装置的一个方式。另外，存储装置、显示装置、摄像装置、电子设备有时包括半导体装置。
背景技术
使用形成在衬底上的氧化物半导体薄膜构成晶体管的技术受到关注。例如，专利文献1公开了将包括氧化物半导体的关态电流极低的晶体管用于像素电路的结构的摄像装置。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2011-119711号公报
发明内容
发明所要解决的技术问题
摄像装置用于各种用途，摄像工作的高速化、高功能化被期待。例如，为了进行高速连续摄像、摄像数据分析等，优选按每1帧能够保持数据。
本发明的一个方式的目的之一是提供一种具有存储功能的摄像装置。本发明的一个方式的目的之一是提供一种适合于动态摄像的摄像装置。本发明的一个方式的目的之一是提供一种低功耗的摄像装置。本发明的一个方式的目的之一是提供一种可靠性高的摄像装置。本发明的一个方式的目的之一是提供一种新颖的摄像装置。本发明的一个方式的目的之一是提供一种上述摄像装置的工作方法。本发明的一个方式的目的之一是提供一种新颖的半导体装置等。
注意，这些目的的记载并不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。注意，可以从说明书、附图、权利要求书等的记载得知并抽出上述以外的目的。
解决技术问题的手段
本发明的一个方式涉及一种具有存储功能的摄像装置。
本发明的一个方式是一种摄像装置，包括：第一层；第二层；以及第三层，其中，第二层设置于第一层与第三层之间，第一层包括光电转换器件，第二层包括第一电路及第二电路，第三层包括第三电路及第四电路，第一电路及光电转换器件具有生成摄像数据的功能，第三电路具有读出摄像数据的功能，第二电路具有储存由第三电路读出的摄像数据的功能，第四电路具有读出储存于第二电路的摄像数据的功能，并且，第一电路及第二电路包括在沟道形成区域包含金属氧化物的晶体管。
第一电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容器，光电转换器件的一个电极与第一晶体管的源极和漏极中的一个电连接，第一晶体管的源极和漏极中的另一个与第二晶体管的源极和漏极中的一个电连接，第二晶体管的源极和漏极中的一个与第一电容器的一个电极电连接，第一电容器的一个电极与第三晶体管的栅极电连接，第三晶体管的源极和漏极中的一个与第四晶体管的源极和漏极中的一个电连接，并且第四晶体管的源极和漏极中的另一个与第三电路电连接。
第二电路包括第五晶体管及第二电容器，第五晶体管的源极和漏极中的一个与第二电容器的一个电极电连接，第五晶体管的源极和漏极中的另一个与第三电路电连接，并且第五晶体管的源极和漏极中的另一个与第四电路电连接。
第三电路可以包括A/D转换器，并且第四电路可以包括读出放大器。
第一层及所述第三层可以包含单晶硅。
金属氧化物优选包含In、Zn、M(M为Al、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、Nd或Hf)。
发明效果
通过使用本发明的一个方式可以提供一种具有存储功能的摄像装置。通过使用本发明的一个方式可以提供一种适合于动态摄像的摄像装置。通过使用本发明的一个方式可以提供一种低功耗的摄像装置。通过使用本发明的一个方式可以提供一种可靠性高的摄像装置。通过使用本发明的一个方式可以提供一种新颖的摄像装置。通过使用本发明的一个方式可以提供一种上述摄像装置的工作方法。通过使用本发明的一个方式可以提供一种新颖的半导体装置等。
附图简要说明
图1是说明摄像装置的图。
图2A及图2B是说明像素电路的图，图2C是说明存储电路的图。
图3A是说明卷帘快门方式的图，图3B是说明全局快门方式的图。
图4A及图4B是说明像素电路的工作的时序图。
图5A及图5B是说明像素电路的图。
图6A至图6C是说明摄像装置的方框图。
图7A及图7B是说明摄像装置的结构的截面图。
图8A至图8D是说明晶体管的图。
图9是说明存储装置的结构例子的图。
图10是说明存储单元阵列的结构例子的图。
图11A至图11D是说明存储单元的结构例子的电路图。
图12是示出半导体装置的结构的截面图。
图13是示出半导体装置的结构的截面图。
图14A至图14F是说明收纳摄像装置的封装、相机模块的立体图。
图15A至图15F是说明电子设备的图。
实施发明的方式
参照附图对实施方式进行详细说明。注意，本发明不局限于下面说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。另外，在下面所说明的发明的结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。另外，有时在不同的附图中适当地省略或改变相同构成要素的阴影。
另外，即使在电路图上为一个要素，如果在功能上没有问题，该要素也可以使用多个要素构成。例如，有时被用作开关的多个晶体管可以串联或并联连接。此外，有时对电容器进行分割并将其配置在多个位置上。
此外，有时一个导电体具有布线、电极及端子等多个功能，在本说明书中，有时对同一要素使用多个名称。另外，即使在电路图上示出要素之间直接连接的情况，有时实际上该要素之间通过多个导电体连接，本说明书中这种结构也包括在直接连接的范畴内。
(实施方式1)
在本实施方式中，参照附图对本发明的一个方式的摄像装置进行说明。
本发明的一个方式是一种具有存储功能的摄像装置。通过将摄像数据暂时储存于存储电路中，可以高速连续取得摄像数据。此外，能够从存储电路高速读出摄像数据，因此可以高速进行数据分析等。
此外，通过使用能够以全局快门方式进行摄像的像素电路，即使对运动对象进行拍摄，也可以得到没有畸变的图像。
在本发明的一个方式中，在构成像素的电路中使用在沟道形成区域包含金属氧化物的晶体管(以下，OS晶体管)。OS晶体管可以形成于硅衬底上，由此可以减少贴合工序。
＜摄像装置＞
图1是说明本发明的一个方式的摄像装置的图。摄像装置包括层12、层13及层14。层13设置于层12与层14之间，且层12、层13及层14包括彼此重叠的区域。
层12包括光电转换器件(也称为光电转换元件)。作为光电转换器件，可以使用光电二极管。作为该光电二极管，例如可以使用将单晶硅用于光电转换部的pn结型光电二极管、将非晶硅、多晶硅或微晶硅用于光电转换层的pin型光电二极管等。或者，也可以将化合物半导体、硒或硒化合物等的材料用于光电转换层。在本实施方式中，对作为光电转换器件使用包含单晶硅的pn结型光电二极管的例子进行说明。
层13包括构成像素电路的晶体管等以及构成存储电路的晶体管等。此外，作为该晶体管优选使用OS晶体管。OS晶体管具有关态电流极低的特性，能够在像素电路中长时间保持数据等，适合用于像素电路的构成要素。存储电路可以储存从下面说明的第一读出电路输出的数字数据。
层14包括构成第一读出电路的晶体管等以及构成第二读出电路的晶体管等。第一读出电路例如可以包括从像素电路输出的模拟数据转换为数字数据的A/D转换器等。第二读出电路例如可以包括用来读出储存于存储电路中的数据的读出放大器等。
＜像素电路＞
图2A是说明像素电路的一个例子的图。像素电路包括层12所包括的光电转换器件101以及层13所包括的电路110。电路110可以包括晶体管103、晶体管104、晶体管105、晶体管106、电容器108。注意，也可以不设置电容器108。
光电转换器件101的一个电极(阴极)与晶体管103的源极和漏极中的一个电连接。晶体管103的源极和漏极中的另一个与晶体管104的源极和漏极中的一个电连接。晶体管104的源极和漏极中的一个与电容器108的一个电极电连接。电容器108的一个电极与晶体管105的栅极电连接。晶体管105的源极和漏极中的一个与晶体管106的源极和漏极中的一个电连接。
在此，将使晶体管103的源极和漏极中的另一个、电容器108的一个电极与晶体管105的栅极连接的布线设为节点FD。节点FD可以被用作电荷存储部。
光电转换器件101的另一个电极(阳极)与布线121电连接。晶体管103的栅极与布线127电连接。晶体管104的源极和漏极中的另一个与布线122电连接。晶体管105的源极和漏极中的另一个与布线123电连接。晶体管104的栅极与布线126电连接。晶体管106的栅极与布线128电连接。电容器108的另一个电极例如与GND布线等基准电位线电连接。晶体管106的源极和漏极中的另一个与布线129电连接。
布线127、126、128可以具有作为控制各晶体管的导通的信号线的功能。布线129可以具有作为输出线的功能。
布线121、122、123可以具有作为电源线的功能。图2A所示的结构是光电转换器件101的阴极一侧与晶体管103电连接且使节点FD复位到高电位而进行工作的结构，所以布线122处于高电位(高于布线121的电位)。
图2A示出光电转换器件101的阴极与节点FD电连接的结构，但是如图2B所示，也可以采用光电转换器件101的阳极一侧与晶体管103的源极和漏极中的一个电连接的结构。
该结构是使节点FD复位到低电位而进行工作的结构，所以布线122处于低电位(低于布线121的电位)。
晶体管103具有控制节点FD的电位的功能。晶体管104具有使节点FD的电位复位的功能。晶体管105被用作源极跟随电路，可以将节点FD的电位作为图像数据输出到布线129。晶体管106具有选择输出图像数据的像素的功能。
晶体管103及晶体管104优选使用OS晶体管。OS晶体管具有关态电流极低的特性。通过作为晶体管103、104使用OS晶体管，可以尽量延长能够在节点FD中保持电荷的期间。因此，可以采用在所有像素中同时进行电荷的积累工作的全局快门方式而不使电路结构、工作方法复杂。
<摄像装置的工作方式>
图3A示意性地示出卷帘快门方式的工作方法，图3B示意性地示出全局快门方式。En表示第n列(n为自然数)的曝光(积累工作)、Rn表示第n列的读出工作。图3A、图3B示出第1行至第M行(M为自然数)的工作。
卷帘快门方式是依次进行曝光及数据读出的工作方法，其中一个行的读出期间与其他行的曝光期间重叠。曝光后立刻进行读出工作，所以即使使用数据的保持期间较短的电路结构也可以进行摄像。但是，由于由没有摄像的同时性的数据构成1个帧的图像，所以在拍摄动体时在图像中产生歪曲。
另一方面，全局快门方式是在所有像素中同时进行曝光而在各像素保持数据，按每个行读出数据的工作方法。因此，在动体的摄像中也可以得到没有歪曲的图像。
当在像素电路中使用在沟道形成区域包含Si的晶体管(以下，Si晶体管)等关态电流较高的晶体管时，数据电位容易从电荷存储部流出，所以多采用卷帘快门方式。为了使用Si晶体管实现全局快门方式，需要另行设置专用存储电路等，还需要以高速进行复杂的工作。另一方面，当在像素电路中使用OS晶体管时，从电荷存储部几乎没有流出数据电位，所以容易实现全局快门方式。另外，本发明的一个方式的摄像装置可以通过卷帘快门方式工作。
注意，也可以任意组合构成像素电路的晶体管与OS晶体管及Si晶体管而使用。此外，所有晶体管可以为OS晶体管或Si晶体管。作为Si晶体管，可以举出含有非晶硅的晶体管、含有结晶硅(典型为低温多晶硅、单晶硅等)的晶体管等。
＜存储电路＞
图2C是示出层13所包括的存储电路的单元的一个例子的图。单元111包括晶体管107以及电容器109。晶体管107的源极和漏极中的一个与电容器109的一个电极电连接。晶体管107的源极和漏极中的另一个与布线132电连接。晶体管107的栅极与布线132电连接。注意，也可以使用具有其他结构的单元。
布线131可以被用作字线。布线132可以被用作位线。通过使晶体管107导通，可以将数据从布线132写入到电容器109。或者，通过使晶体管107导通，可以将数据从电容器109读出到布线132。
晶体管107优选使用OS晶体管。如上所述，由于OS晶体管具有极小的关态电流，可以长时间保持储存于电容器109中的电荷。因此，能够扩大刷新间隔，由此可以降低功耗。此外，实质上可以被用作非易失性存储器。在后面说明的其他实施方式说明存储电路的详细内容。
＜像素电路的工作＞
接着，参照图4A的时序图说明图2A所示的像素电路的工作的一个例子。在本说明书中的时序图的说明中，以“H”表示高电位，以“L”表示低电位。对布线121一直供应“L”且对布线122、123一直供应“H”。
在期间T1，当布线126的电位设为“H”、布线127的电位设为“H”、布线128的电位设为“L”时，晶体管103、104导通而对节点FD供应布线123的电位“H”(复位工作)(参照图2A)。
在期间T2，当布线126的电位设为“L”、布线127的电位设为“H”、布线128的电位设为“L”时，晶体管104非导通而停止复位电位的供应。另外，节点FD的电位对应光电转换器件101的工作下降(积累工作)。
在期间T3，当布线126的电位设为“L”、布线127的电位设为“L”、布线128的电位设为“L”时，晶体管103非导通，节点FD的电位确定而被保持(保持工作)。此时，通过作为连接到节点FD的晶体管103及晶体管104使用关态电流较低的OS晶体管，可以抑制从节点FD流出过量电荷，所以可以延长数据的保持时间。
在期间T4，当布线126的电位设为“L”、布线127的电位设为“L”、布线128的电位设为“H”时，晶体管106导通，节点FD的电位根据晶体管105的源极跟随工作被读出到布线129(读出工作)。
以上是图2A所示的像素电路的工作的一个例子。
图2B所示的像素电路可以根据图4B的时序图进行工作。注意，对布线121、123一直供应“H”且对布线122一直供应“L”。基本工作与上述图2A的时序图的说明相同。
在本发明的一个方式中，如图5A、图5B所示，也可以采用在晶体管中设置背栅极的结构。图5A示出背栅极与前栅极电连接的结构，具有提高通态电流的效果。图5B示出背栅极与能够供应恒电位的布线电连接的结构，该结构可以控制晶体管的阈值电压。
另外，也可以采用使各晶体管可以进行适当的工作的结构，诸如组合图5A、图5B。另外，像素电路也可以包括不设置有背栅极的晶体管。
＜摄像装置的结构例子＞
图6A是说明本发明的一个方式的摄像装置的方框图。该摄像装置包括具有以矩阵状排列的像素电路50的像素阵列51、具有选择像素阵列51的行的功能的电路52(行驱动器)、具有从像素电路50读出数据的功能的电路53、供应复位电位及电源电位的电路57、储存电路53的输出数据的电路58、具有从电路58读出数据的功能的电路59。
电路53可以包括具有选择像素阵列51的列的功能的电路54(列驱动器)、用来对像素电路50的输出数据进行相关双采样处理的电路55(CDS电路)、具有将从电路55输出的模拟数据转换为数字数据的功能的电路56(A/D转换器)等。电路52、54可以使用移位寄存器电路或译码器电路。
图6B、图6C是说明图1所示的摄像装置的层叠结构的上述各电路以及图2A、图2B、图2(C)所示的电路配置的示意图。
层12中设置有光电转换器件101，通过与设置于层13中的电路110电连接，形成像素电路50。此外，层13中设置有电路58。
电路110及电路58如图6B所示可以在水平方向上排列地配置。电路110及电路58由于用OS晶体管形成，所以可以在同一工序中制造。
或者，电路110及电路58如图6C所示也可以在垂直方向上叠层配置。OS晶体管由于可以以薄膜形成，所以容易层叠。通过层叠电路110及电路58，可以以高密度配置像素电路50及单元111，因此可以提高分辨率及存储电容。注意，单元111不局限于单层，也可以为多个层的叠层。
在层14中可以设置电路52、电路53及电路59等。这些电路由于高速工作被期待，所以优选使用Si晶体管形成。就是说，层14优选包括单晶硅衬底。注意，电路52也可以使用OS晶体管形成。此时，电路52设置于层12中。
此外，不局限于上述结构，电路52、电路53及电路59的每一个所包括的一些晶体管也可以使用设置于层13中的OS晶体管形成。或者，电路110及电路58的每一个所包括的一些晶体管也可以使用设置于层14中的Si晶体管形成。
通过采用上述结构的摄像装置，可以高速进行摄像及数据处理。此外，可以在由Si晶体管构成的电路上重叠形成由OS晶体管构成的电路，可以实现摄像装置的小型化。此外，可以减少贴合工序，由此可以降低制造成本。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式2)
在本实施方式中，对本发明的一个方式的摄像装置的结构例子等进行详细说明。
图7A是说明包括像素区域的截面的一个例子的图。该结构可以在层12上制造层13并将另行形成的层14贴合于层13来制造。注意，省略层13与层14的电连接部分。
层12中作为光电转换器件101设置有包括具有n型导电型的区域22、具有p型导电型的区域(单晶硅衬底21)以及具有p+型导电型的区域28的pn结型光电二极管。
层13中设置有OS晶体管。在图7A中，以图2A、图2B、图2(C)所示的电路结构为例，示出晶体管103、晶体管107。
层14中设置有包括Si晶体管的硅衬底25等。图7A示出电路53所包括的晶体管112、电路59所包括的晶体管113。
形成OS晶体管的区域与形成Si器件(光电转换器件101或Si晶体管等)的区域之间设置有绝缘层65、66。绝缘层65、66具有防止氢扩散的功能。例如，设置于光电转换器件101附近的绝缘层中的氢终结硅的悬空键。另一方面，设置在晶体管103、107的沟道形成区域附近的绝缘层中的氢有可能成为在氧化物半导体层中生成载流子的原因之一。
通过设置绝缘层65、66将氢封闭在一个层中，可以提高Si晶体管的可靠性。同时，由于能够抑制氢从一个层扩散到另一个层，所以可以提高晶体管103、107的可靠性。
绝缘层65、66例如可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪、氧化钇稳定氧化锆(YSZ)等。
在层13与层14的接合区域中层13一侧设置有绝缘层31。此外，层14一侧设置有绝缘层33。绝缘层31及绝缘层33为有助于贴合的绝缘层。
注意，图7A示出绝缘层31为绝缘层63及绝缘层64的两层的例子。绝缘层63例如可以使用丙烯酸树脂或聚酰亚胺等的有机膜。绝缘层33及绝缘层64可以使用氧化硅膜等的无机膜。
图7B示出与图7A不同的结构例子。该结构可以在层14上制造层13并将另行形成的层12贴合于层13而制造。注意，省略层13与层14的电连接部分。
此时，在层12与层13的接合区域中层12一侧设置有绝缘层33及导电层34。此外，层13一侧设置有绝缘层31及导电层32。这里，示出绝缘层31为绝缘层63、绝缘层65及绝缘层64的三层的例子。注意，绝缘层65只要可以得到上述效果就可以设置在其他位置上。例如，可以调换绝缘层63与绝缘层65。此外，通过贴合导电层34与导电层32可以得到电连接。
图8A示出OS晶体管的详细内容。图8A所示的OS晶体管具有通过在氧化物半导体层及导电层的叠层上设置绝缘层而设置到达该半导体层的槽来形成源电极205及漏电极206的自对准型的结构。
除了形成在氧化物半导体层207的沟道形成区域、源区域203及漏区域204以外，OS晶体管还可以包括栅电极201、栅极绝缘膜202。在该槽中至少设置栅极绝缘膜202及栅电极201。在该槽中也可以还设置氧化物半导体层208。
如图8B所示，OS晶体管也可以采用使用栅电极201作为掩模在半导体层形成源区域203及漏区域204的自对准型的结构。
或者，如图8C所示，可以采用具有源电极205或漏电极206与栅电极201重叠的区域的非自对准型的顶栅极型晶体管。
晶体管103、105、106包括背栅极535，但也可以不包括背栅极。如图8D所示的晶体管的沟道宽度方向的截面图那样，背栅极535也可以与相对的晶体管的前栅极电连接。注意，图8D示出图8A所示的晶体管103的A1-A2的截面，其他结构的晶体管也可以同样地使前栅极与背栅极535电连接。此外，也可以采用能够对背栅极535供应与前栅极不同的固定电位的结构。
作为用于OS晶体管的半导体材料，可以使用能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上的金属氧化物。典型的有含有铟的氧化物半导体等，例如，可以使用后面提到的CAAC-OS或CAC-OS等。CAAC-OS中构成晶体的原子稳定，适用于重视可靠性的晶体管等。CAC-OS呈现高迁移率特性，适用于进行高速驱动的晶体管等。
由于OS晶体管的半导体层具有大能隙，所以呈现极低的关态电流特性，仅为几yA/μm(每沟道宽度1μm的电流值)。与Si晶体管不同，OS晶体管不会发生碰撞电离、雪崩击穿、短沟道效应等，因此能够形成高耐压性和高可靠性的电路。此外，Si晶体管所引起的起因于结晶性的不均匀的电特性不均匀不容易产生在OS晶体管中。
作为OS晶体管中的半导体层，例如可以采用包含铟、锌及M(铝、钛、镓、锗、钇、锆、镧、铈、锡、钕或铪等金属)的以“In-M-Zn类氧化物”表示的膜。例如，In-M-Zn类氧化物可以通过溅射法、ALD(Atomic Layer Deposition：原子层沉积)法、MOCVD(Metal OrganicChemical Vapor Deposition：有机金属化学气相沉积)法等形成。
当利用溅射法形成In-M-Zn氧化物膜时，优选用来形成In-M-Zn氧化物膜的溅射靶材的金属元素的原子个数比满足In≥M及Zn≥M。这种溅射靶材的金属元素的原子个数比优选为In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝3:1:2、In:M:Zn＝4:2:3、In:M:Zn＝4:2:4.1、In:M:Zn＝5:1:6、In:M:Zn＝5:1:7、In:M:Zn＝5:1:8等。注意，所形成的半导体层的原子个数比分别有可能在上述溅射靶材中的金属元素的原子个数比的±40％的范围内变动。
作为半导体层，可以使用载流子密度低的氧化物半导体。例如，作为半导体层可以使用载流子密度为1×1017/cm3以下，优选为1×1015/cm3以下，更优选为1×1013/cm3以下，进一步优选为1×1011/cm3以下，更进一步优选为小于1×1010/cm3，1×10-9/cm3以上的氧化物半导体。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。该氧化物半导体的缺陷态密度低，因此可以说是具有稳定的特性的氧化物半导体。
注意，本发明不局限于上述记载，可以根据所需的晶体管的半导体特性及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材料。此外，优选适当地设定半导体层的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子个数比、原子间距离、密度等，以得到所需的晶体管的半导体特性。
当构成半导体层的氧化物半导体包含第14族元素之一的硅或碳时，氧空位增加，会使该半导体层变为n型。因此，将半导体层中的硅或碳的浓度(通过二次离子质谱分析法测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
此外，有时当碱金属及碱土金属与氧化物半导体键合时生成载流子，而使晶体管的关态电流增大。因此，将半导体层的碱金属或碱土金属的浓度(通过二次离子质谱分析法测得的浓度)设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
此外，当构成半导体层的氧化物半导体含有氮时生成作为载流子的电子，载流子密度增加而容易n型化。其结果是，使用含有氮的氧化物半导体的晶体管容易变为常开启特性。因此，半导体层的氮浓度(通过二次离子质谱分析法测得的浓度)优选为5×1018atoms/cm3以下。
此外，当构成半导体层的氧化物半导体包含氢时，氢与键合于金属原子的氧起反应生成水，因此有时在氧化物半导体中形成氧空位。在氧化物半导体中的沟道形成区域包含氧空位的情况下，晶体管有可能具有常开启特性。再者，有时氢进入氧空位中而成的缺陷被用作供体而生成作为载流子的电子。此外，氢的一部分键合到与金属原子键合的氧而生成作为载流子的电子。因此，使用包含较多的氢的氧化物半导体的晶体管容易具有常开启特性。
氢进入氧空位中的缺陷会被用作氧化物半导体的供体。然而，定量地评价该缺陷是困难的。于是，在氧化物半导体中，有时不是根据供体浓度而是根据载流子浓度进行评价。由此，在本说明书等中，有时作为氧化物半导体的参数，不采用供体浓度而采用假定为不被施加电场的状态的载流子浓度。也就是说，本说明书等所记载的“载流子浓度”有时可以称为“供体浓度”。
由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体膜中，利用二次离子质谱(SIMS：Secondary Ion Mass Spectrometry)测得的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将氢等杂质被充分减少的氧化物半导体用于晶体管的沟道形成区域，可以赋予稳定的电特性。
氧化物半导体(金属氧化物)被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS(C-Axis Aligned Crystalline OxideSemiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline Oxide Semiconductor)、a-like OS(amorphous-like Oxide Semiconductor)及非晶氧化物半导体等。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
非晶结构的氧化物半导体膜例如具有无秩序的原子排列且不具有结晶成分。或者，非晶结构的氧化物膜例如是完全的非晶结构且不具有结晶部。
此外，半导体层也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的混合膜。混合膜有时例如具有包括上述区域中的两种以上的区域的单层结构或叠层结构。
下面，对非单晶半导体层的一个方式的CAC(Cloud-Aligned Composite)-OS的构成进行说明。
CAC-OS例如是指包含在氧化物半导体中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面也将在氧化物半导体中一个或多个金属元素不均匀地分布且包含该金属元素的区域以0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸混合的状态称为马赛克(mosaic)状或补丁(patch)状。
氧化物半导体优选至少包含铟。尤其优选包含铟及锌。除此之外，也可以还包含选自铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以将In-Ga-Zn氧化物称为CAC-IGZO)是指材料分成铟氧化物(以下，称为InOX1(X1为大于0的实数))或铟锌氧化物(以下，称为InX2ZnY2OZ2(X2、Y2及Z2为大于0的实数))以及镓氧化物(以下，称为GaOX3(X3为大于0的实数))或镓锌氧化物(以下，称为GaX4ZnY4OZ4(X4、Y4及Z4为大于0的实数))等而成为马赛克状，且马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中的构成(以下，也称为云状)。
换言之，CAC-OS是具有以GaOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合氧化物半导体。在本说明书中，例如，当第一区域的In与元素M的原子个数比大于第二区域的In与元素M的原子个数比时，第一区域的In浓度高于第二区域。
注意，IGZO是通称，有时是指包含In、Ga、Zn及O的化合物。作为典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC结构。CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
虽然纳米晶基本上是六角形，但是并不局限于正六角形，有不是正六角形的情况。此外，在畸变中有时具有五角形或七角形等晶格排列。另外，在CAAC-OS中，即使在畸变附近也观察不到明确的晶界(grain boundary)。即，可知由于晶格排列畸变，可抑制晶界的形成。这是由于CAAC-OS因a-b面方向上的氧原子排列的低密度或因金属元素的取代而使原子间的键合距离产生变化等而能够包容畸变。确认到明确的晶界(grain boundary)的结晶结构被称为所谓多结晶(polycrystal)。晶界主要为再结合，载流子被俘获而晶体管的通态电流下降或电场效应迁移率下降的可能性提高。因此，观察不到明确的晶界的CAAC-OS是在晶体管的半导体层具有适当的结晶结构的结晶性氧化物之一种。为了构成CAAC-OS，优选采用包含Zn的结构。例如，In-Zn氧化物及In-Ga-Zn氧化物与In氧化物相比抑制晶界的发生，所以是优选的。
另一方面，CAC-OS与氧化物半导体的材料构成有关。CAC-OS是指如下构成：在包含In、Ga、Zn及O的材料构成中，一部分中观察到以Ga为主要成分的纳米粒子状区域，一部分中观察到以In为主要成分的纳米粒子状区域，并且，这些区域以马赛克状无规律地分散。因此，在CAC-OS中，结晶结构是次要因素。
CAC-OS不包含组成不同的两种以上的膜的叠层结构。例如，不包含由以In为主要成分的膜与以Ga为主要成分的膜的两层构成的结构。
注意，有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域之间的明确的边界。
在CAC-OS中包含选自铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下，CAC-OS是指如下构成：一部分中观察到以该金属元素为主要成分的纳米粒子状区域以及一部分中观察到以In为主要成分的纳米粒子状区域以马赛克状无规律地分散。
CAC-OS例如可以通过在对衬底不进行意图性的加热的条件下利用溅射法来形成。在利用溅射法形成CAC-OS的情况下，作为成膜气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。此外，成膜时的成膜气体的总流量中的氧气体的流量比越低越好，例如，将氧气体的流量比设定为0％以上且低于30％，优选为0％以上且10％以下。
CAC-OS具有如下特征：通过根据X射线衍射(XRD：X-ray diffraction)测定法之一的Out-of-plane法利用θ/2θ扫描进行测定时，观察不到明确的峰值。也就是说，根据X射线衍射，可知在测定区域中没有a-b面方向及c轴方向上的取向。
此外，在通过照射束径为1nm的电子束(也称为纳米束)而取得的CAC-OS的电子衍射图案中，观察到环状的亮度高的区域(环状区域)以及在该环状区域内的多个亮点。由此，根据电子衍射图案，可知CAC-OS的结晶结构具有在平面方向及截面方向上没有取向的nc(nano-crystal)结构。
此外，例如在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析(mapping)图像，可确认到：具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成。
CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，CAC-OS具有以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的构成。
在此，以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性高于以GaOX3等为主要成分的区域。换言之，当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时，呈现氧化物半导体的导电性。因此，当以InX2ZnY2OZ2或InOX1为主要成分的区域在氧化物半导体中以云状分布时，可以实现高场效应迁移率(μ)。
另一方面，以GaOX3等为主要成分的区域的绝缘性高于以InX2ZnY2OZ2或InOX1为主要成分的区域。换言之，当以GaOX3等为主要成分的区域在氧化物半导体中分布时，可以抑制泄漏电流而实现良好的开关工作。
因此，当将CAC-OS用于半导体器件时，通过起因于GaOX3等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
此外，使用CAC-OS的半导体器件具有高可靠性。因此，CAC-OS适用于各种半导体装置的构成材料。
接着，以图7B的结构为例说明贴合技术。
层12中设置有绝缘层33及导电层34。导电层34包括埋设于绝缘层33中并贯通的区域。导电层34与区域22电连接。此外，以其高度都一致的方式使绝缘层33、导电层34的表面平坦化。
层13中设置有绝缘层31及导电层32。导电层32包括埋设于绝缘层31中并贯通的区域。导电层32与晶体管103电连接。此外，以其高度都一致的方式使绝缘层31及导电层32的表面平坦化。
在此，导电层32及导电层34的主要成分优选为相同的金属元素。此外，绝缘层31及绝缘层33的表面优选由相同的成分构成。
例如，作为导电层32、34可以使用Cu、Al、Sn、Zn、W、Ag、Pt或Au等。从接合的容易性的观点来看，优选使用Cu、Al、W或Au。此外，可以将其表面层叠氧化硅、氧氮化硅、氮氧化硅、氮化硅、氮化钛等的绝缘膜用作绝缘膜31、33。
换言之，优选的是，作为导电层32和导电层34的组合都使用在上面所示的相同金属材料。此外，优选的是，作为绝缘层31及绝缘层33都使用与上述绝缘材料相同的绝缘材料。通过采用上述结构，可以进行以层12和层13的边界为贴合位置的贴合。
通过进行该贴合，可以获得导电层32与导电层34的电连接。此外，可以以足够的机械强度使绝缘层31及绝缘层33连接。
当接合金属层时，可以利用表面活化接合法。在该方法中，通过溅射处理等去除表面的氧化膜及杂质吸附层等并使清洁化且活化了的表面接触而接合。或者，可以利用并用温度及压力使表面接合的扩散接合法等。上述方法都可以发生原子级的结合，因此可以获得电气上和机械上都优异的接合。
此外，当接合绝缘层时，可以利用亲水性接合法等。在该方法中，在通过抛光等获得高平坦性之后，使利用氧等离子体等进行过亲水性处理的表面接触而暂时接合，利用热处理进行脱水，由此进行正式接合。亲水性接合法也发生原子级的结合，因此可以获得机械上优异的接合。
在贴合层12与层13的情况下，由于在各接合面绝缘层与金属层是混合的，所以，例如，组合表面活化接合法及亲水性接合法即可。
例如，可以采用在进行抛光之后使表面清洁化，对金属层的表面进行防氧处理，然后进行亲水性处理来进行接合的方法等。此外，也可以作为金属层的表面使用Au等难氧化性金属，进行亲水性处理。此外，也可以使用上述以外的接合方法。
以下，说明收纳图像传感器芯片的封装及相机模块的一个例子。作为该图像传感器芯片可以使用上述摄像装置的结构。
图14A是收纳图像传感器芯片的封装的顶面一侧的外观立体图。该封装包括使图像传感器芯片650固定的封装衬底610、玻璃盖板620及贴合它们的粘合剂630等。
图14C是该封装的底面一侧的外观立体图。在封装的底面包括以焊球为凸块640的BGA(Ball Grid Array：球栅阵列)。注意，不局限于BGA，也可以包括LGA(Land Grid Array：地栅阵列)或PGA(Pin Grid Array：针栅阵列)等。
图14E是省略玻璃盖板620及粘合剂630的一部分而图示的封装的立体图。在封装衬底610上形成电极焊盘660，电极焊盘660与凸块640通过通孔电连接。电极焊盘660通过图像传感器芯片650与引线670电连接。
此外，图14B是将图像传感器芯片收纳在透镜一体型封装内的相机模块的顶面一侧的外观立体图。该相机模块包括使图像传感器芯片651固定的封装衬底611、透镜盖621及透镜635等。此外，在封装衬底611及图像传感器芯片651之间设置有用作摄像装置的驱动电路及信号转换电路等的IC芯片690，具有SiP(System in Package：系统封装)的结构。
图14D是该相机模块的底面一侧的外观立体图。封装衬底611的底面及侧面具有设置有安装用连接盘641的QFN(Quad Flat No-lead package：四侧无引脚扁平封装)的结构。注意，该结构是一个例子，也可以设置QFP(Quad Flat Package：四侧引脚扁平封装)或上述BGA。
图14F是省略透镜盖621及透镜635的一部分而图示的模块的立体图。连接盘641与电极焊盘661电连接，电极焊盘661通过引线671与图像传感器芯片651或IC芯片690电连接。
通过将图像传感器芯片容纳于上述方式的封装中，可以容易实现安装于印刷电路板等，将图像传感器芯片安装在各种半导体装置及电子设备中。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式3)
在本实施方式中，对能够用于本发明的一个方式的摄像装置的存储装置3300的结构进行说明。
＜存储装置＞
图9是示出存储装置的结构例子的方框图。存储装置3300包括外围电路3311、单元阵列(Cell Array)3401以及半导体装置3100。注意，存储装置3300相当于实施方式1中说明的电路58。
作为电源电压的低电源电压(VSS)、外围电路3311用高电源电压(VDD)及单元阵列3401用高电源电压(VIL)从外部被供应到存储装置3300。
控制信号(CE、WE、RE)、地址信号ADDR及数据信号WDATA也从外部被输入到存储装置3300。地址信号ADDR被输入到行译码器3321及列译码器3331，数据信号WDATA被输入到输入输出电路3334。
〔外围电路3311的结构例子〕
外围电路3311包括行译码器3321、字线驱动器电路3322、列译码器3331、位线驱动电路3330、输出电路3340、控制逻辑电路3360。
字线驱动电路3322具有向布线WL供给电位的功能。位线驱动电路3330包括预充电电路3332、放大电路3333及输入输出电路3334。预充电电路3332具有对布线SL(未图示)、布线BIL或布线RBL等进行预充电的功能。放大电路3333具有对由布线BIL或布线RBL读出的数据信号进行放大的功能。另外，布线WL、布线SL、布线BIL及布线RBL是与单元阵列3401中的存储单元(Memory Cell)3411连接的布线，将在后面对其进行详细说明。放大的数据信号通过输出电路3340作为数字的数据信号RDATA输出至存储装置3300的外部。
控制逻辑电路3360对来自外部的输入信号(CE、WE、RE)进行处理来生成行译码器3321及列译码器3331的控制信号。CE是芯片使能信号，WE是写入使能信号，并且RE是读出使能信号。控制逻辑电路3360所处理的信号不局限于此，也可以根据需要输入其他的控制信号。
上述各电路或各信号可以根据需要适当地使用。
〔单元阵列3401的结构例子〕
作为构成单元阵列3401的晶体管可以使用OS晶体管。另外，作为构成外围电路3311的晶体管可以使用OS晶体管。通过作为单元阵列3401和外围电路3311使用OS晶体管形成，可以利用同一制造工序制造单元阵列3401和外围电路3311，由此可以降低制造成本。
在图10中记载单元阵列3401的详细内容。单元阵列3401的一列中有m(m为1以上的整数)个、一行中有n(n为1以上的整数)个，共有m×n个存储单元3411。存储单元3411配置为行列状。图10中还标出存储单元3411的地址。例如，[1,1]示出了位于第一行第一列的地址的存储单元3411，[i,j](i是1以上且m以下的整数，j是1以上且n以下的整数)示出了第i行第j列的地址的存储单元3411。另外，连接单元阵列3401与字线驱动电路3322的布线的数量由存储单元3411的结构以及一列中的存储单元3411的数量等决定。另外，连接单元阵列3401与位线驱动电路3330的布线的数量由存储单元3411的构成及一行中的存储单元3411的数量等决定。
〔存储单元3411的结构例子〕
图11示出能够用于上述存储单元3411的存储单元3411A至存储单元3411D的结构例子。
[DOSRAM]
图11A示出DRAM型存储单元3411A的电路结构例子。在本说明书等中，将使用OS晶体管的DRAM称为DOSRAM(Dynamic Oxide Semiconductor Random Access Memory：氧化物半导体动态随机存取存储器)。存储单元3411A包括晶体管M11和电容器Cs。
晶体管M11的第一端子与电容器Cs的第一端子连接，晶体管M11的第二端子与布线BIL连接，晶体管M11的栅极与布线WL连接，晶体管M11的背栅极与布线BGL连接。电容器Cs的第二端子与布线GNDL连接。布线GNDL是提供低电平电位(也称为基准电位)的布线。
布线BIL用作位线，布线WL用作字线。布线BGL用作对晶体管M11的背栅极供应电位的布线。另外，布线BGL与半导体装置3100的输出端子OUT电连接。通过对布线BGL供应任意电位，可以增减晶体管M11的阈值电压。
数据的写入及读出通过对布线WL供应高电平电位使晶体管M11变为导通状态而使布线BIL与电容器Cs的第一端子电连接而进行。
另外，上述存储装置3300中的存储单元不局限于存储单元3411A，也可以改变电路结构。
当将晶体管M11用于存储单元的情况下，晶体管M11优选使用OS晶体管。另外，OS晶体管的半导体层优选使用含有铟、元素M(元素M为铝、镓、钇或锡)、锌中的任意一个的氧化物半导体。尤其是，优选使用包含铟、镓及锌的氧化物半导体。
使用含有铟、镓、锌的氧化物半导体的OS晶体管具有关态电流极小的特性。通过作为晶体管M11使用OS晶体管，可以使晶体管M11的泄漏电流非常小。也就是说，可以利用晶体管M11长时间地保持写入数据，由此可以降低存储单元的刷新频率。另外，可以省略存储单元的刷新工作。另外，由于泄漏电流非常小，所以可以在存储单元3411A、存储单元3411B、存储单元3411C、存储单元D中保持多值数据或模拟数据。
通过作为晶体管M11使用OS晶体管可以构成DOSRAM。
[NOSRAM]
图11B示出包括两个晶体管和一个电容器的增益单元型(也称为“2Tr1C型”)存储单元3411B的电路结构例子。存储单元3411B包括晶体管M11、晶体管M3和电容器Cs。
晶体管M11的第一端子与电容器Cs的第一端子连接，晶体管M11的第二端子与布线WBL连接，晶体管M11的栅极与布线WL连接，晶体管M11的背栅极与布线BGL连接。电容器Cs的第二端子与布线RL连接。晶体管M3的第一端子与布线RBL连接，晶体管M3的第二端子与布线SL连接，晶体管M3的栅极与电容器Cs的第一端子连接。
布线WBL用作写入位线，布线RBL用作读出位线，布线WL用作字线。布线RL用作对电容器Cs的第二端子供应预定电位的布线。数据写入时、正在进行数据保持时，布线RL优选被供应基准电位。
布线BGL用作对晶体管M11的背栅极供应电位的布线。另外，布线BGL与半导体装置3100的输出端子OUT电连接。通过对布线BGL供应任意电位可以增减晶体管M11的阈值电压。
数据的写入通过对布线WL供应高电平电位使晶体管M11变为导通状态以使布线WBL与电容器Cs的第一端子电连接来进行。具体地，在晶体管M11为导通状态时，供应对应于在布线WBL中要记录的信息的电位，对电容器Cs的第一端子及晶体管M3的栅极写入该电位。然后，对布线WL供应低电平电位使晶体管M11变为非导通状态，由此保持电容器Cs的第一端子的电位及晶体管M3的栅极的电位。
数据的读出通过对布线RL和布线SL供应预定的电位来进行。由于晶体管M3的源极-漏极间流过的电流及晶体管M3的第一端子的电位由晶体管M3的栅极的电位及晶体管M3的第二端子的电位决定，所以通过读出与晶体管M3的第一端子连接的布线RBL的电位，可以读出电容器Cs的第一端子(或晶体管M3的栅极)所保持的电位。也就是说，可以从电容器Cs的第一端子(或晶体管M3的栅极)所保持的电位读出该存储单元中写入的信息。或者，可以知道该存储单元是否被写入信息。
另外，上述存储装置3300中的存储单元不局限于存储单元3411B，也可以适当地改变电路结构。
例如，也可以采用将布线WBL与布线RBL合为一个布线BIL的结构。图11C示出该情况下的存储单元的电路结构例子。在存储单元3411C中，存储单元3411B的布线WBL与布线RBL合为一个布线BIL，晶体管M11的第二端子及晶体管M3的第一端子与布线BIL连接。也就是说，在存储单元3411C中，一个布线BIL被用作写入位线和读出位线。
另外，存储单元3411B及存储单元3411C的晶体管M11也优选使用OS晶体管。将作为晶体管M11使用OS晶体管且使用如存储单元3411B及存储单元3411C那样的2Tr1C型存储单元的存储装置称为NOSRAM(Non-volatile Oxide Semiconductor Random Access Memory：氧化物半导体非易失性随机存取存储器)。
另外，晶体管M3的沟道形成区域优选含有硅。尤其是，该硅可以为非晶硅、多晶硅、低温多晶硅(LTPS：Low Temperature Poly-Silicon)。由于Si晶体管的场效应迁移率有时比OS晶体管的场效应迁移率高，所以Si晶体管更适合用作读出晶体管。
另外，当作为晶体管M3使用OS晶体管时，存储单元可以由单极性电路构成。
另外，图11D示出三个晶体管一个电容器的增益单元型(也称为“3Tr1C型”)存储单元3411D的电路结构例子。存储单元3411D包括晶体管M11、晶体管M5、晶体管M6及电容器Cs。
晶体管M11的第一端子与电容器Cs的第一端子连接，晶体管M11的第二端子与布线BIL连接，晶体管M11的栅极与布线WL连接，晶体管M11的背栅极与布线BGL电连接。电容器Cs的第二端子与晶体管M5的第一端子、布线GNDL电连接。晶体管M5的第二端子与晶体管M6的第一端子连接，晶体管M5的栅极与电容器Cs的第一端子连接。晶体管M6的第二端子与布线BIL连接，晶体管M6的栅极与布线RL连接。
布线BIL用作位线，布线WL用作写入字线，布线RL用作读出字线。
布线BGL用作对晶体管M11的背栅极供应电位的布线。另外，布线BGL与半导体装置3100的输出端子OUT电连接。通过对布线BGL供应任意电位可以增减晶体管M11的阈值电压。
数据的写入通过对布线WL供应高电平电位将晶体管M11变为导通状态以使布线BIL与电容器Cs的第一端子连接来进行。具体地，在晶体管M11为导通状态时，供应对应于在布线BIL中要记录的信息的电位，对电容器Cs的第一端子及晶体管M5的栅极写入该电位。然后，对布线WL供应低电平电位使晶体管M11变为非导通状态，由此保持电容器Cs的第一端子的电位及晶体管M5的栅极的电位。
数据的读出通过将布线BIL预充电至预定的电位之后使布线BIL变为电浮动状态并对布线RL供应高电平电位来进行。通过使布线RL变为高电平电位，晶体管M6变为导通状态，布线BIL与晶体管M5的第二端子变为电连接状态。此时，晶体管M5的第二端子被供应布线BIL的电位，但是晶体管M5的第二端子的电位及布线BIL的电位会对应电容器Cs的第一端子(或晶体管M5的栅极)所保持的电位改变。这里，可以通过读出布线BIL的电位来读出电容器Cs的第一端子(或晶体管M5的栅极)所保持的电位。也就是说，可以从电容器Cs的第一端子(或晶体管M5的栅极)所保持的电位读出被写入该存储单元的信息。或者，可以知道该存储单元是否被写入信息。
另外，可以适当地改变上述存储装置3300中的存储单元的电路结构。
另外，存储单元3411D的晶体管M11也优选使用OS晶体管。作为晶体管M11使用了OS晶体管的3Tr1C型存储单元3411D是前面所述的NOSRAM的一个方式。
本实施方式中说明的晶体管M5及M6的沟道形成区域优选含有硅。尤其是，该硅可以为非晶硅、多晶硅、低温多晶硅。由于Si晶体管的场效应迁移率有时比OS晶体管高，所以Si晶体管更适合用作读出晶体管。
另外，当作为晶体管M5及M6使用OS晶体管时，存储单元可以由单极性电路构成。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式4)
在本实施方式中，参照图12及图13对能够用于本发明的一个方式的摄像装置的存储装置的结构进行说明。
[存储装置1]
能够用于本发明的一个方式的摄像装置的存储装置包括晶体管200、晶体管300以及电容器100(参照图12)。晶体管200设置于晶体管300的上方，电容器100设置于晶体管300及晶体管200的上方。
晶体管200是其沟道形成在包含氧化物半导体的半导体层中的晶体管。因为晶体管200的关态电流小，所以通过将其用于存储装置，可以长期保持存储内容。换言之，由于不需要刷新工作或刷新工作的频率极低，所以可以充分降低存储装置的功耗。
此外，作为构成半导体层的氧化物半导体可以使用氧化物230a、氧化物230b及氧化物230c。具体而言，作为氧化物230a使用In：Ga：Zn＝1：3：4[原子个数比]或其附近的组成、或者1：1：0.5[原子个数比]或其附近的组成的金属氧化物，即可。
另外,作为氧化物230b，使用In：Ga：Zn＝4：2：3[原子个数比]或其附近的组成、或者1：1：1[原子个数比]或其附近的组成的金属氧化物,即可。另外,作为氧化物230b也可以使用In：Ga：Zn＝5：1：3[原子个数比]或其附近的组成、或者In：Ga：Zn＝10：1：3[原子个数比]或其附近的组成的金属氧化物。另外,作为氧化物230b也可以使用In-Zn氧化物(例如,In：Zn＝2：1[原子个数比]或其附近的组成、In：Zn＝5：1[原子个数比]或其附近的组成、或者In：Zn＝10：1[原子个数比]或其附近的组成)。另外,作为氧化物230b也可以使用In氧化物。
另外,作为氧化物230c,使用In：Ga：Zn＝1：3：4[原子个数比或其附近的组成]、Ga：Zn＝2：1[原子个数比]或其附近的组成、或者Ga：Zn＝2：5[原子个数比]或其附近的组成的金属氧化物,即可。另外,作为氧化物230c使用可用于氧化物230b的材料,并且以单层或叠层设置。例如,作为氧化物230c具有叠层结构时的具体例子,可以举出In：Ga：Zn＝4：2：3[原子个数比]或其附近的组成和In：Ga：Zn＝1：3：4[原子个数比]或其附近的组成的叠层结构、Ga：Zn＝2：1[原子个数比]或其附近的组成和In：Ga：Zn＝4：2：3[原子个数比]或其附近的组成的叠层结构、Ga：Zn＝2：5[原子个数比]或其附近的组成和In：Ga：Zn＝4：2：3[原子个数比]或其附近的组成的叠层结构、以及氧化镓和In：Ga：Zn＝4：2：3[原子个数比]或其附近的组成的叠层结构等。
另外，作为氧化物230b、230c通过提高膜中的铟的比率而可以提高晶体管的通态电流或电场效应迁移率等，所以是优选的。另外，上述的附近组成包括所希望的原子个数比的±30％的范围。
在图12所示的存储装置中，布线1001与晶体管300的源极电连接，布线1002与晶体管300的漏极电连接。此外，布线1003与晶体管200的源极和漏极中的一个电连接，布线1004与晶体管200的第一栅极电连接，布线1006与晶体管200的第二栅极电连接。再者，晶体管300的栅极及晶体管200的源极和漏极中的另一个与电容器100的一个电极电连接，布线1005与电容器100的另一个电极电连接。
此外，通过将图12所示的存储装置配置为矩阵状，可以构成存储单元阵列。
<晶体管300>
晶体管300设置在衬底311上，并包括：用作栅极的导电体316、用作栅极绝缘体的绝缘体315、由衬底311的一部分构成的半导体区域313；以及用作源区或漏区的低电阻区域314a及低电阻区域314b。晶体管300可以是p沟道型或n沟道型。
在此，在图12所示的晶体管300中，形成沟道的半导体区域313(衬底311的一部分)具有凸形状。此外，以隔着绝缘体315覆盖半导体区域313的侧面及顶面的方式设置导电体316。此外，导电体316可以使用调整功函数的材料。因为利用半导体衬底的凸部，所以这种晶体管300也被称为FIN型晶体管。此外，也可以以与凸部的上表面接触的方式具有用来形成凸部的掩模的绝缘体。此外，虽然在此示出对半导体衬底的一部分进行加工来形成凸部的情况，但是也可以对SOI衬底进行加工来形成具有凸部的半导体膜。
注意，图12所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。
＜电容器100＞
电容器100设置于晶体管200的上方。电容器100包括被用作第一电极的导电体110C、被用作第二电极的导电体及被用作介电质的绝缘体。此外，包括导电体115、导电体125、导电体140、绝缘体142、绝缘体145、绝缘体152、导电体153、绝缘体154及绝缘体156。
此外，例如，也可以同时形成导电体112C及导电体110C。此外，导电体112C用作与电容器100、晶体管200或晶体管300电连接的插头或者布线。
在图12中，导电体112C及导电体110C具有单层结构，但是不局限于该结构，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体之间的密接性高的导电体。
此外，电容器(被用作介电质)的绝缘体例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等，并以叠层或单层设置。
例如，电容器(被用作介电质)的绝缘体优选使用氧氮化硅等绝缘耐压力高的材料和高介电常数(high-k)材料的叠层结构。通过采用该结构，电容器100可以包括高介电常数(high-k)的绝缘体来确保充分的电容，并可以包括绝缘耐压力高的绝缘体来提高绝缘耐压力，从而可以抑制电容器100的静电破坏。
注意，作为高介电常数(high-k)材料(相对介电常数高的材料)的绝缘体，有氧化镓、氧化铪、氧化锆、具有铝及铪的氧化物、具有铝及铪的氧氮化物、具有硅及铪的氧化物、具有硅及铪的氧氮化物或具有硅及铪的氮化物等。
此外，作为电容器(被用作介电质)的绝缘体，例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体。例如，在绝缘体为叠层的情况下，使用依次形成氧化锆、氧化铝和氧化锆的三层的叠层或依次形成氧化锆、氧化铝、氧化锆和氧化铝的四层的叠层等，即可。另外，作为绝缘体可以使用包含铪及锆的化合物等。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
另一方面，作为绝缘耐压力高的材料(相对介电常数低的材料)，有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
<布线层>
在各结构体之间也可以设置有包括层间膜、布线及插头等的布线层。此外，布线层可以根据设计而设置为多个层。在此，在具有插头或布线的功能的导电体中，有时使用同一附图标记表示多个结构。此外，在本说明书等中，布线、与布线电连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
例如，在晶体管300上，作为层间膜依次层叠地设置有绝缘体320、绝缘体322、绝缘体324及绝缘体326。此外，与电容器100或晶体管200电连接的导电体328及导电体330等嵌入绝缘体320、绝缘体322、绝缘体324及绝缘体326中。此外，导电体328及导电体330被用作插头或布线。
此外，用作层间膜的绝缘体可以被用作覆盖其下方的凹凸形状的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，也可以通过利用化学机械抛光(CMP)法等的平坦化处理实现平坦化。
可以在绝缘体326及导电体330上设置布线层。例如，在图12中，依次层叠有绝缘体350、绝缘体352及绝缘体354。此外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356用作插头或布线。
同样地，在绝缘体210、绝缘体211、绝缘体212、绝缘体214及绝缘体216中嵌入有导电体218及构成晶体管200的导电体(导电体205C)等。此外，导电体218用作与电容器100或晶体管300电连接的插头或布线。再者，导电体120及绝缘体130上设置有绝缘体150。
在此，与上述实施方式所示的绝缘体241同样地，以与用作插头的导电体218的侧面接触的方式设置绝缘体217。绝缘体217以接触形成于绝缘体210、绝缘体211、绝缘体212、绝缘体214及绝缘体216中的开口内壁的方式设置。也就是说，绝缘体217设置在导电体218与绝缘体210、绝缘体211、绝缘体212、绝缘体214及绝缘体216之间。另外，导电体205C可以与导电体218平行地形成，所以绝缘体217也有可能形成为与导电体205C的侧面接触。
绝缘体217例如可以使用氮化硅、氧化铝或氮氧化硅等绝缘体。由于绝缘体217以接触绝缘体211、绝缘体212、绝缘体214及绝缘体222的方式设置，所以可以抑制绝缘体210或绝缘体216等中的水或氢等杂质通过导电体218混入氧化物230中。尤其是，氮化硅对氢的阻挡性高，所以是优选的。此外，可以防止绝缘体210或绝缘体216中的氧被导电体218吸收。
绝缘体217可以以与绝缘体241同样的方法形成。例如，可以利用PEALD法形成氮化硅再利用各向异性蚀刻形成到达导电体356的开口。
作为能够用作层间膜的绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
例如，通过将相对介电常数低的材料用于用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
例如，优选将相对介电常数低的绝缘体用于绝缘体150、绝缘体210、绝缘体352及绝缘体354等。例如，该绝缘体优选含有氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。或者，该绝缘体优选具有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅和树脂的叠层结构。由于氧化硅及氧氮化硅具有热稳定性，因此通过将其与树脂组合，可以实现具有热稳定性且相对介电常数低的叠层结构。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯或丙烯酸树脂等。
此外，通过由具有抑制氢等杂质及氧透过的功能的绝缘体围绕使用氧化物半导体的晶体管，可以使晶体管的电特性稳定。因此，作为绝缘体214、绝缘体211、绝缘体212及绝缘体350等，可以使用具有抑制氢等杂质及氧的透过的功能的绝缘体。
作为具有抑制氢等杂质及氧透过的功能的绝缘体，例如可以以单层或叠层使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体。具体而言，作为具有抑制氢等杂质及氧透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
作为能够用于布线、插头的导电体优选使用包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟以及钌等的金属元素中的一种以上的材料。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
例如，作为导电体328、导电体330、导电体356、导电体218及导电体112C等，可以以单层或叠层使用由上述材料形成的金属材料、合金材料、金属氮化物材料或金属氧化物材料等的导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料形成。通过使用低电阻导电材料可以降低布线电阻。
<设置有氧化物半导体的层的布线或插头>
在对晶体管200使用氧化物半导体时，有时在氧化物半导体附近设置包括过剩氧区域的绝缘体。在此情况下，优选在该包括过剩氧区域的绝缘体和设置于该包括过剩氧区域的绝缘体的导电体之间设置具有阻挡性的绝缘体。
例如，在图12中，优选在具有过剩氧的绝缘体224及绝缘体280和导电体240之间设置绝缘体241。通过将绝缘体241与绝缘体222、绝缘体272、绝缘体273、绝缘体282、绝缘体283及绝缘体284接触地设置，可以实现由具有阻挡性的绝缘体密封绝缘体224及晶体管200的结构。
也就是说，通过设置绝缘体241，可以抑制绝缘体224及绝缘体280所具有的过剩氧被导电体240吸收。此外，通过包括绝缘体241，可以抑制作为杂质的氢经过导电体240向晶体管200的扩散。
作为绝缘体241，优选使用具有能够抑制水或氢等杂质及氧扩散的功能的绝缘性材料。例如，优选使用氮化硅、氮氧化硅、氧化铝或氧化铪等。尤其是氮化硅对氢的阻挡性高，所以是优选的。另外，还可以使用如氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等金属氧化物等。
另外，与上述实施方式同样，优选晶体管200由绝缘体211、绝缘体212、绝缘体214、绝缘体287、绝缘体282、绝缘体283及绝缘体284密封。通过采用这种结构，可以降低包含在绝缘体274、绝缘体150等中的氢混入绝缘体280等中。
在此，虽然绝缘体284、绝缘体283及绝缘体282被导电体240贯穿，绝缘体214、绝缘体212及绝缘体211被导电体218贯穿，但是如上所述，绝缘体241以与导电体240接触的方式设置，绝缘体217以与导电体218接触的方式设置。因此，可以减少通过导电体240及导电体218混入绝缘体211、绝缘体212、绝缘体214、绝缘体287、绝缘体282、绝缘体283及绝缘体284内侧的氢。通过该方法，可以利用绝缘体211、绝缘体212、绝缘体214、绝缘体287、绝缘体282、绝缘体283、绝缘体284、绝缘体241及绝缘体217更牢固地密封晶体管200，由此可以减少绝缘体274等所包含的氢等杂质从外侧混入。
另外，绝缘体216、绝缘体224、绝缘体280、绝缘体250及绝缘体274如之前的实施方式所示优选利用使用氢原子被减少或者被去除的气体的成膜方法形成。由此，可以降低绝缘体216、绝缘体224、绝缘体280、绝缘体250及绝缘体274的氢浓度。
通过该方法可以降低晶体管200附近的硅类绝缘膜的氢浓度，由此可以降低氧化物230的氢浓度。
<切割线>
下面，对当将大面积衬底按每个半导体元件分割而得到芯片形状的多个存储装置时设置的切割线(也称为分割线、分断线或截断线)进行说明。作为分割方法，例如，有时，首先在衬底中形成用来分断半导体元件的槽(切割线)之后，在切割线处截断，得到被分断(被分割)的多个存储装置。
在此，例如，如图12所示，优选以与绝缘体283和绝缘体211接触的区域重叠的方式设计切割线。也就是说，在设置在包括多个晶体管200的存储单元的边缘的成为切割线的区域附近，在绝缘体282、绝缘体280、绝缘体273、绝缘体272、绝缘体224、绝缘体222、绝缘体216、绝缘体214及绝缘体212中设置开口。
也就是说，在设置在上述绝缘体282、绝缘体280、绝缘体273、绝缘体272、绝缘体224、绝缘体222、绝缘体216、绝缘体214及绝缘体212的开口中绝缘体211与绝缘体283接触。此外，也可以在绝缘体282、绝缘体280、绝缘体273、绝缘体272、绝缘体224、绝缘体222、绝缘体216及绝缘体214中设置开口来实现在该开口中绝缘体212和绝缘体283接触的结构。例如，此时，也可以使用相同的材料及相同的方法形成绝缘体212和绝缘体283。通过使用相同的材料及相同的方法形成绝缘体212及绝缘体283，可以提高密接性。例如，优选使用氮化硅。
通过采用该结构，可以使绝缘体211、绝缘体212、绝缘体214、绝缘体287、绝缘体282、绝缘体283及绝缘体284包围晶体管200。绝缘体211、绝缘体212、绝缘体214、绝缘体287、绝缘体282、绝缘体283及绝缘体284中的至少一个由于具有抑制氧、氢及水的扩散的功能，所以即使如本实施方式所示那样按形成有半导体元件的电路区域将衬底分割加工为多个芯片，也可以防止氢或水等杂质从截断的衬底的侧面方向混入并扩散到晶体管200。
通过采用该结构，可以防止绝缘体280及绝缘体224中的过剩氧扩散到外部。因此，绝缘体280及绝缘体224中的过剩氧高效地被供应到晶体管200中形成沟道的氧化物中。通过该氧，可以减少晶体管200中的形成沟道的氧化物的氧空位。由此，可以使晶体管200中的形成沟道的氧化物成为缺陷态密度低且具有稳定的特性的氧化物半导体。也就是说，可以在抑制晶体管200的电特性变动的同时提高可靠性。
以上是对结构例子的说明。通过采用本结构，可以在使用具有包含氧化物半导体的晶体管的存储装置中抑制电特性变动的同时提高可靠性。此外，可以提供一种包含通态电流大的氧化物半导体的晶体管。此外，可以提供一种包含关态电流小的氧化物半导体的晶体管。此外，可以提供一种功耗得到降低的存储装置。
[存储装置2]
图13是本发明的一个方式的存储装置的结构。本发明的一个方式的存储装置包括晶体管200、晶体管300、晶体管400及电容器100。
晶体管400可以控制晶体管200的第二栅极电压。例如，采用晶体管400的第一栅极及第二栅极与源极二极管连接并且晶体管400的源极与晶体管200的第二栅极连接的结构。当在该结构中保持晶体管200的第二栅极的负电位时，晶体管400的第一栅极与源极间的电压及第二栅极与源极间的电压成为0V。在晶体管400中，由于第二栅极电压及第一栅极电压为0V时的漏极电流非常小，所以即使没有向晶体管200及晶体管400供应电源，也可以长时间保持晶体管200的第二栅极的负电位。由此，包括晶体管200及晶体管400的存储装置可以长期间保持存储内容。
因此，在图13中，布线1001与晶体管300的源极电连接，布线1002与晶体管300的漏极电连接。此外，布线1003与晶体管200的源极和漏极中的一个电连接，布线1004与晶体管200的栅极电连接，布线1006与晶体管200的背栅极电连接。再者，晶体管300的栅极及晶体管200的源极和漏极中的另一个与电容器100的一个电极电连接，布线1005与电容器100的另一个电极电连接。布线1007与晶体管400的源极电连接，布线1008与晶体管400的栅极电连接，布线1009与晶体管400的背栅极电连接，布线1010与晶体管400的漏极电连接。在此，布线1006、布线1007、布线1008及布线1009电连接。
此外，通过将图13所示的存储装置与图12所示的存储装置同样地配置为矩阵状，可以构成存储单元阵列。注意，一个晶体管400可以控制多个晶体管200的第二栅极电压。因此，优选使晶体管400的个数少于晶体管200。另外，图13所示的存储装置与图12所示的存储装置同样地可以将晶体管200及晶体管400以绝缘体211、绝缘体212、绝缘体214、绝缘体287、绝缘体282、绝缘体283和绝缘体284密封。
<晶体管400>
晶体管400与晶体管200形成在相同层而可以一起制造。晶体管400包括用作第一栅极的导电体460(导电体460a及导电体460b)、用作第二栅极的导电体405、用作栅极绝缘层的绝缘体222、绝缘体224及绝缘体450、包括沟道形成区的氧化物430c、用作源极的导电体442a、氧化物443a、氧化物431a及氧化物431b、用作漏极的导电体442b、氧化物443b、氧化物432a及氧化物432b。此外，与晶体管200同样地，被用作插头的导电体与导电体442a及导电体442b接触地设置。
注意，形成在相同的层中的结构体可以同时形成。例如，氧化物430c可以通过对成为氧化物230c的氧化膜进行加工来形成。
与氧化物230等同样，在用作晶体管400的活性层的氧化物430c中，减少了氧空位和氢或水等杂质。因此，可以使晶体管400的阈值电压大于0V，减少关态电流，并使第二栅极电压及第一栅极电压为0V时的漏极电流非常小。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式5)
作为可以使用根据本发明的一个方式的摄像装置的电子设备，可以举出显示装置、个人计算机、具备记录媒体的图像存储装置或图像再现装置、移动电话机、包括便携式的游戏机、便携式数据终端、电子书阅读器、拍摄装置诸如视频摄像机或数码照相机等、护目镜型显示器(头戴式显示器)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)以及自动售货机等。图15A至图15F示出这些电子设备的具体例子。
图15A是移动电话机的一个例子，该移动电话机包括外壳981、显示部982、操作按钮983、外部连接接口984、扬声器985、麦克风986、摄像头987等。该移动电话机在显示部982具有触摸传感器。通过用手指或触屏笔等触摸显示部982可以进行打电话或输入文字等各种操作。本发明的一个方式的摄像装置可以适用于在该移动电话机中用来获取图像的要素。
图15B是便携式数据终端，该便携式数据终端包括外壳911、显示部912、扬声器913、摄像头919等。通过显示部912所具有的触摸面板功能可以输入且输出信息。另外，可以从由摄像头919获取的图像中识别出文字等，并可以使用扬声器913以语音输出该文字。本发明的一个方式的摄像装置可以适用于在该便携式数据终端中用来获取图像的要素。
图15C是监控摄像机，该监控摄像机包括支架951、摄像单元952及保护罩953等。在摄像单元952中设置旋转机构等，通过设置在天花板可以拍摄周围。本发明的一个方式的摄像装置可以适用于在该摄像单元中用来获取图像的要素。注意，“监控摄像机”是一般名称，不局限于其用途。例如，具有作为监控摄像机的功能的装置被称为摄影机或视频摄像机。
图15D是视频摄像机，该视频摄像机包括第一外壳971、第二外壳972、显示部973、操作键974、透镜975、连接部976、扬声器977、麦克风978等。操作键974及透镜975设置在第一外壳971中，显示部973设置在第二外壳972中。本发明的一个方式的摄像装置可以适用于在该视频摄像机中用来获取图像的构成要素。
图15E是数码照相机，该数码照相机包括外壳961、快门按钮962、麦克风963、发光部967以及透镜965等。本发明的一个方式的摄像装置可以适用于在该数码照相机中用来获取图像的构成要素。
图15F是手表型信息终端，该手表型信息终端包括显示部932、外壳兼腕带933以及摄像头939等。显示部932也可以包括用来进行信息终端的操作的触摸面板。显示部932及外壳兼腕带933具有柔性，并且适合佩戴于身体。本发明的一个方式的摄像装置可以适用于在该信息终端中用来获取图像的构成要素。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
[符号说明]
BGL：布线、BL：布线、BIL：布线、Cs：电容器、GNDL：布线、M3：晶体管、M5：晶体管、M6：晶体管、M11：晶体管、SL：布线、T1：期间、T2：期间、T3：期间、T4：期间、RBL：布线、RL：布线、WBL：布线、WL：布线、12：层、13：层、14：层、21：单晶硅衬底、22：区域、25：硅衬底、28：区域、31：绝缘层、32：导电层、33：绝缘层、34：导电层、50：像素电路、51：像素阵列、52：电路、53：电路、54：电路、55：电路、56：电路、57：电路、58：电路、59：电路、63：绝缘层、64：绝缘层、65：绝缘层、66：绝缘层、100：电容器、101：光电转换器件、102：晶体管、103：晶体管、104：晶体管、105：晶体管、106：晶体管、107：晶体管、108：电容器、109：电容器、110：电路、110C：导电体、111：单元、112：晶体管、112C：导电体、113：晶体管、120：导电体、121：布线、122：布线、123：布线、126：布线、127：布线、128：布线、129：布线、130：绝缘体、131：布线、132：布线、150：绝缘体、200：晶体管、201：栅电极、202：栅极绝缘膜、203：源区域、204：漏区域、205：源电极、205C：导电体、206：漏电极、207：氧化物半导体层、208：氧化物半导体层、210：绝缘体、211：绝缘体、212：绝缘体、214：绝缘体、216：绝缘体、217：绝缘体、218：导电体、222：绝缘体、224：绝缘体、230：氧化物、230a：氧化物、230b：氧化物、230c：氧化物、240：导电体、241：绝缘体、250：绝缘体、272：绝缘体、273：绝缘体、274：绝缘体、280：绝缘体、282：绝缘体、283：绝缘体、284：绝缘体、287：绝缘体、300：晶体管、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、400：晶体管、405：导电体、430c：氧化物、431a：氧化物、431b：氧化物、432a：氧化物、432b：氧化物、442a：导电体、442b：导电体、443a：氧化物、443b：氧化物、450：绝缘体、460：导电体、460a：导电体、460b：导电体、535：背栅极、610：封装衬底、611：封装衬底、620：玻璃盖板、621：透镜盖、630：粘合剂、635：透镜、640：凸块、641：连接盘、650：图像传感器芯片、651：图像传感器芯片、660：电极焊盘、661：电极焊盘、670：引线、671：引线、690：IC芯片、911：外壳、912：显示部、913：扬声器、919：摄像头、932：显示部、933：外壳兼腕带、939：摄像头、951：支架、952：摄像单元、953：保护罩、961：外壳、962：快门按钮、963：麦克风、965：透镜、967：发光部、971：外壳、972：外壳、973：显示部、974：操作键、975：透镜、976：连接部、977：扬声器、978：麦克风、981：外壳、982：显示部、983：操作按钮、984：外部连接端口、985：扬声器、986：麦克风、987：照相机、1001：布线、1002：布线、1003：布线、1004：布线、1005：布线、1006：布线、1007：布线、1008：布线、1009：布线、1010：布线、3100：半导体装置、3300：存储装置、3311：外围电路、3321：行译码器、3322：字线驱动器电路、3330：位线驱动电路、3331：列译码器、3332：预充电电路、3333：放大电路、3334：输入输出电路、3340：输出电路、3360：控制逻辑电路、3401：单元阵列、3411：存储单元、3411A：存储单元、3411B：存储单元、3411C：存储单元、3411D：存储单元、3420：存储单元、3430：存储单元。

Claims (7)

1.一种摄像装置，包括：
第一层；
第二层；以及
第三层，
其中，所述第二层设置于所述第一层与所述第三层之间，
所述第一层包括光电转换器件，
所述第二层包括第一电路及第二电路，
所述第三层包括第三电路及第四电路，
所述第一电路及所述光电转换器件具有生成摄像数据的功能，
所述第三电路具有读出所述摄像数据的功能，
所述第二电路具有储存由所述第三电路读出的所述摄像数据的功能，
所述第四电路具有读出储存于所述第二电路的所述摄像数据的功能，
并且，所述第一电路及所述第二电路包括在沟道形成区域包含金属氧化物的晶体管。
2.根据权利要求1所述的摄像装置，
其中所述第一电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容器，
所述光电转换器件的一个电极与所述第一晶体管的源极和漏极中的一个电连接，
所述第一晶体管的源极和漏极中的另一个与所述第二晶体管的源极和漏极中的一个电连接，
所述第二晶体管的源极和漏极中的一个与所述第一电容器的一个电极电连接，
所述第一电容器的一个电极与所述第三晶体管的栅极电连接，
所述第三晶体管的源极和漏极中的一个与所述第四晶体管的源极和漏极中的一个电连接，
并且所述第四晶体管的源极和漏极中的另一个与所述第三电路电连接。
3.根据权利要求1或2所述的摄像装置，
其中所述第二电路包括第五晶体管及第二电容器，
所述第五晶体管的源极和漏极中的一个与所述第二电容器的一个电极电连接，
所述第五晶体管的源极和漏极中的另一个与所述第三电路电连接，
并且所述第五晶体管的源极和漏极中的另一个与所述第四电路电连接。
4.根据权利要求1至3中任一项所述的摄像装置，
其中所述第三电路包括A/D转换器，
并且所述第四电路包括读出放大器。
5.根据权利要求1至4中任一项所述的摄像装置，
其中所述第一层及所述第三层包含单晶硅。
6.根据权利要求1至5中任一项所述的摄像装置，
其中所述金属氧化物包含In、Zn、M(M为Al、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、Nd或Hf)。
7.一种包括权利要求1至6中任一项所述的摄像装置以及显示部的电子设备。
CN202080009925.6A 2019-01-29 2020-01-22 摄像装置及电子设备 Pending CN113330555A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-013507 2019-01-29
JP2019013507 2019-01-29
PCT/IB2020/050457 WO2020157600A1 (ja) 2019-01-29 2020-01-22 撮像装置および電子機器

Publications (1)

Publication Number Publication Date
CN113330555A true CN113330555A (zh) 2021-08-31

Family

ID=71841688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080009925.6A Pending CN113330555A (zh) 2019-01-29 2020-01-22 摄像装置及电子设备

Country Status (6)

Country Link
US (1) US12035061B2 (zh)
JP (2) JP7434188B2 (zh)
KR (1) KR20210120001A (zh)
CN (1) CN113330555A (zh)
DE (1) DE112020000575T5 (zh)
WO (1) WO2020157600A1 (zh)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7218349B2 (en) 2001-08-09 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101645680B1 (ko) 2009-11-06 2016-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011102183A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11855114B2 (en) * 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI577001B (zh) 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
TWI648986B (zh) 2014-04-15 2019-01-21 日商新力股份有限公司 攝像元件、電子機器
JP6499006B2 (ja) 2015-05-07 2019-04-10 株式会社半導体エネルギー研究所 撮像装置
US10020336B2 (en) * 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
JP7020783B2 (ja) * 2016-02-03 2022-02-16 株式会社半導体エネルギー研究所 撮像装置
US10333004B2 (en) 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
CN110557586B (zh) 2016-05-31 2022-02-18 索尼半导体解决方案公司 光检测装置、先进驾驶辅助系统和自主驾驶系统
JP6832649B2 (ja) * 2016-08-17 2021-02-24 ブリルニクス インク 固体撮像装置、固体撮像装置の駆動方法、および電子機器
TW202406328A (zh) * 2018-03-15 2024-02-01 日商尼康股份有限公司 感測器以及具備其之攝像裝置
JP2020096225A (ja) * 2018-12-10 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
KR20210107000A (ko) * 2018-12-21 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그리고 전자 기기 및 인공위성
US11211461B2 (en) 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
WO2020261036A1 (ja) * 2019-06-28 2020-12-30 株式会社半導体エネルギー研究所 表示装置
JPWO2021200174A1 (zh) * 2020-03-31 2021-10-07
JP7504646B2 (ja) * 2020-04-07 2024-06-24 キヤノン株式会社 撮像素子およびその制御方法、撮像装置

Also Published As

Publication number Publication date
JPWO2020157600A1 (zh) 2020-08-06
US12035061B2 (en) 2024-07-09
US20220103772A1 (en) 2022-03-31
KR20210120001A (ko) 2021-10-06
JP7434188B2 (ja) 2024-02-20
WO2020157600A1 (ja) 2020-08-06
DE112020000575T5 (de) 2021-10-28
JP2024045443A (ja) 2024-04-02

Similar Documents

Publication Publication Date Title
US9627034B2 (en) Electronic device
WO2020152522A1 (ja) 半導体装置および当該半導体装置を有する電気機器
US11302736B2 (en) Imaging device and electronic device
US20230230994A1 (en) Imaging device and electronic device
US20240196117A1 (en) Imaging device, operation method thereof, and electronic device
KR20210127721A (ko) 반도체 장치 및 상기 반도체 장치를 가지는 전기 기기
JP7434188B2 (ja) 撮像装置および電子機器
US20220238582A1 (en) Imaging device and electronic device
CN110678974B (zh) 半导体装置、电子构件及电子设备
JP2021100025A (ja) 撮像装置、撮像装置の駆動方法
US20220320172A1 (en) Imaging device and electronic device
US12041800B2 (en) Imaging device and electronic device
US11823733B2 (en) Memory device, semiconductor device, and electronic device each including redundant memory cell
US20240222411A1 (en) Imaging device and electronic device
US20230396899A1 (en) Imaging device and electronic device
US11849234B2 (en) Imaging device or imaging system
JP7344904B2 (ja) 半導体装置
TW202118281A (zh) 攝像裝置及電子裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination