CN113325914B - 工艺自补偿cmos电压基准源及其设计方法 - Google Patents

Abstract

本发明提供一种工艺自补偿CMOS电压基准源及其设计方法，包括分别计算MOS晶体管在无衬底偏置效应下和有衬底偏置效应下的阈值电压,将阈值电压在SS工艺角到FF工艺角的变化拟合为对应的线性方程；计算晶体管间产生的CTAT电压并将CTAT电压与由不同MOS晶体管的宽长比与热电压的乘积产生的PTAT电压相加得到一个与温度系数无关的电压；结合线性方程对得到的与温度系数无关的电压进行分析，实现对工艺偏差影响的消除。本发明提出一种工艺自补偿CMOS电压基准源及其设计方法，通过利用衬底偏置效应补偿工艺偏差技术，设计出不使用三极管的CMOS电压基准源，实现低电压低功耗工作。

Description

工艺自补偿CMOS电压基准源及其设计方法

技术领域

本发明涉及集成电路技术领域，特别是涉及一种工艺自补偿CMOS电压基准源及其设计方法。

背景技术

随着无线传感器网络节点、可穿戴智能设备、植入式生物医疗器件等电子设备的出现和应用，功耗问题成为了设计难点之一。芯片在待机中常常需要被快速地启动，而电压基准源需要时刻工作，因此电压基准源的功耗也需要进一步降低。相较于传统的带隙电压基准源，CMOS电压基准源具有低压低功耗的特点，成为目前国内外学术界和工业界的研究热点。CMOS电压基准源利用了MOS晶体管阈值电压具有负温度系数的特性，但是阈值电压容易受到工艺角的影响，导致CMOS电压基准源在不同工艺角下的输出电压具有较大偏差。因此，研究一种能对工艺偏差进行补偿的CMOS电压基准源是很有必要的。

现有技术提供了一种混合型电压基准源，在学术论文“A 192-pW VoltageReference Generating Bandgap–Vth With Process and Temperature DependenceCompensation”中提出，该论文发表于2019年IEEE JSSC(固态电路学报)，其电路结构如图1所示。

在该结构中，两个本征NMOS晶体管M_N1和M_N2设置在核心电路的最上方，采用堆叠的结构，与M₁共同组成偏置电路的部分。PMOS晶体管M₂产生一个与温度变化成正比的电压，称为PTAT电压，三极管Q₁产生一个与温度变化成反比的电压，称为CTAT电压，通过将M₂和Q₁产生的电压相加得到一个与温度系数无关的基准电压。通过调整M₁与M₂的宽长比，可以改变PTAT电压的斜率使得PTAT电压的斜率与CTAT电压的斜率相等。

不仅如此，Q₁产生的电压是一个与工艺变化正相关的电压，称为PTFP电压，M₂产生的电压是一个与工艺变化负相关的电压，称为CTFP电压，M₂和Q₁产生的电压相加得到的电压为一个与工艺变化无关的基准电压。通过调整M₁与M₂的叉指数可以改变CTFP电压的斜率使得CTFP电压的斜率与PTFP电压的斜率相等。该结构输出电压的公式为：

其中，V_BG为与带隙相关的参考电压，m为亚阈值斜率因子，α为比例系数，V_th为阈值电压，N为finger数，W为栅宽，V_T为热电压，T为温度。

在该混合型电压基准源中，由于三极管受到工艺偏差的影响相对于MOS晶体管会小很多，使得基准电压受到工艺偏差的影响较小。但是，三极管一方面会限制电压基准源工作电压的降低，另一方面会带来更大的功耗。

发明内容

本发明的目的是解决现有的混合型电压基准源采用三极管存在限制电压基准源工作电压且带来更大功耗技术缺陷，提供一种工艺自补偿CMOS电压基准源及其设计方法。

为解决上述技术问题，本发明的技术方案如下：

工艺自补偿CMOS电压基准源，包括本征NMOS晶体管M_N1、本征NMOS晶体管M_N2、普通阈值电压NMOS晶体管M₀、普通阈值电压NMOS晶体管M₁、普通阈值电压NMOS晶体管M₂、高阈值电压NMOS晶体管M₃和高阈值电压NMOS晶体管M₄；其中：

所述本征NMOS晶体管M_N1漏极接电源V_DD，其栅极与所述本征NMOS晶体管M_N2栅极、普通阈值电压NMOS晶体管M₀栅极、普通阈值电压NMOS晶体管M₁栅极、普通阈值电压NMOS晶体管M₀源极、普通阈值电压NMOS晶体管M₁漏极电性连接，该节点作为输出电压V_REF；所述本征NMOS晶体管M_N1源极与所述本征NMOS晶体管M_N2漏极电性连接；

所述本征NMOS晶体管M_N2源极与所述普通阈值电压NMOS晶体管M₀漏极电性连接；

所述普通阈值电压NMOS晶体管M₀的衬底与高阈值电压NMOS晶体管M₃的源极电性连接。

所述普通阈值电压NMOS晶体管M₁源极与所述普通阈值电压NMOS晶体管M₂的漏极和栅极电性连接；所述普通阈值电压NMOS晶体管M₁的衬底与普通阈值电压NMOS晶体管M₁的源极电性连接；

所述普通阈值电压NMOS晶体管M₂源极与所述高阈值电压NMOS晶体管M₃的漏极和栅极电性连接；所述普通阈值电压NMOS晶体管M₂的衬底与普通阈值电压NMOS晶体管M₂的源极电性连接；

所述高阈值电压NMOS晶体管M₃源极与所述高阈值电压NMOS晶体管M₄漏极电性连接；所述高阈值电压NMOS晶体管M₃的衬底与高阈值电压NMOS晶体管M₃的源极电性连接；

所述高阈值电压NMOS晶体管M₄源极接地；所述高阈值电压NMOS晶体管M₄的衬底与高阈值电压NMOS晶体管M₄的源极电性连接。

上述方案提出一种利用衬底偏置效应补偿工艺偏差技术，能够对工艺偏差进行自补偿的CMOS电压基准源，并且不使用三极管，实现低电压低功耗工作。

其中，为了增加所述普通阈值电压NMOS晶体管M₀衬底所能选择的电位数量，即M₀衬底的选择为普通阈值电压NMOS晶体管M₁的源极、普通阈值电压NMOS晶体管M₂的源极、高阈值电压NMOS晶体管M₃的源极或高阈值电压NMOS晶体管M₄的源极。

其中，所述本征NMOS晶体管M_N1、本征NMOS晶体管M_N2用于提高电压基准源的电源抑制比和线性调整率。

其中，所述普通阈值电压NMOS晶体管M₀作为电流驱动器件利用衬底与源极的PN结反偏所产生的漏电流使得电压基准源工作。

其中，所述高阈值电压NMOS晶体管M₃和高阈值电压NMOS晶体管M₄作为高阈值电压器件使得输出电压为非负值。

工艺自补偿CMOS电压基准源的设计方法，设计得到一种工艺自补偿CMOS电压基准源；包括以下步骤：

S1：计算MOS晶体管在无衬底偏置效应下的阈值电压V_T0；

S2：将阈值电压V_T0在SS工艺角到FF工艺角的变化拟合为线性方程；

S3：计算MOS晶体管在有衬底偏置效应下的阈值电压V_TH；

S4：将阈值电压V_TH在SS工艺角到FF工艺角的变化拟合为线性方程；

S5：计算普通阈值电压NMOS晶体管M₀与普通阈值电压NMOS晶体管M₁、普通阈值电压NMOS晶体管M₂、高阈值电压NMOS晶体管M₃、高阈值电压NMOS晶体管M₄的阈值电压差之和产生的CTAT电压；

S6：将CTAT电压与由不同MOS晶体管的宽长比与热电压的乘积产生的PTAT电压相加得到一个与温度系数无关的电压；

S7：结合步骤S2和步骤S4得到的线性方程对步骤S6得到的电压进行分析，实现对工艺偏差影响的消除。

其中，在所述步骤S1中，所述阈值电压V_T0的计算过程具体为：

其中，V_SB＝0；C_OX＝ε_OX/t_OX，

V_FB为平带电压，k为玻尔兹曼常数，ε_si为硅的介电常数，N_SUB为衬底掺杂浓度，q为电子电荷，n_i为未掺杂硅中的电子密度，T为温度，C_OX为单位面积的栅氧化层电容，ε_OX为栅氧化层电容面积，t_OX为栅氧化层厚度；在上式中，栅氧厚度t_ox和衬底掺杂浓度N_SUB为主要工艺参数，因此主要考虑这两个参数对于工艺偏差的影响；在极端的FF工艺角下MOS晶体管具有较低的阈值电压，较薄的栅氧层以及较高的衬底掺杂浓度，在SS工艺角下的情况与FF工艺角相反，SS工艺角到FF工艺角的V_T0变化近似线性关系；因此：

在所述步骤S2中，将阈值电压V_T0在SS工艺角到FF工艺角的变化拟合为线性方程，其关系式具体表示为：

VT0＝V_T0,TT-c₁V_T0,diff (3)

其中，c₁为工艺变化参数，其值为-1到1之间，其中-1表示在SS工艺角下，0表示在TT工艺角下，1表示在FF工艺角下；V_T0,diff表示V_T0曲线斜率。

其中，在所述步骤S3中，所述阈值电压V_TH的计算过程具体为：

其中，

V_Tbody为衬底偏置效应产生的阈值电压增量；由式(4)可知，受到工艺偏差的影响，V_Tbody也会受到栅氧厚度以及衬底掺杂浓度的影响；此处，注意到SS工艺角到FF工艺角的V_Tbody变化近似线性关系；因此，在步骤S4中，将V_Tbody在SS工艺角到FF工艺角的变化也拟合为线性方程，其关系式为：

V_Tbody＝V_Tbody，,TT-c₁V_Tbody,diff (5)

其中，V_Tbody,diff表示V_Tbody曲线斜率。

其中，在所述步骤S6中，所述的与温度系数无关的电压具体表示为：

其中，Vt＝kT/q，V_t为热电压，η为亚阈值斜率因子，W/L为各器件栅宽与栅长比，V_TH为各器件的阈值电压。

其中，在所述步骤S7中，其分析过程具体为：

考虑工艺偏差的影响，令式(4)在SS工艺角与FF工艺角下作差，并将式(3)与式(5)代入得到：

当V_SB变化时，由于V_T0,diff与衬底偏置效应无关，因此V_T0,diff不变；结合式(7)了解到，由于V_T0,diff不变，而V_TH,SS-V_TH,FF会随着V_SB的改变而改变，且V_TH,SS-V_TH,FF与V_SB的变化成正比关系，因此V_Tbody,diff与V_SB的变化成正比关系；因此改变V_SB会通过改变V_Tbody,diff而对工艺偏差产生影响；

接着，在式(6)的基础上，结合式(3)和式(5)得到：

在上式c₁的系数中，V_Tbody,diff,1，V_Tbody,diff,2、V_Tbody,diff,3、V_Tbody,diff,4、4V_Tbody,diff,0通过V_SB来改变，使c₁项的乘积为0，从而消除工艺偏差的影响；由于M₃、M₄为高阈值电压器件，因此V_T0,diff,3和V_T0,diff,4会更大，使得c₁的系数为正；由于c₁项的系数为正，因此V_TH,SS-V_TH,FF>0，为了c₁项的系数能够变得更小，需要提高V_Tbody,diff,0，又因为V_Tbody,diff,0与V_SB的变化成正比关系，因此可以提高M₀的V_SB来降低c₁项的系数；

然后通过改变(W₁/L₁)/(W₀/L₀)、(W₂/L₂)/(W₀/L₀)、(W₃/L₃)/(W₀/L₀)、(W₄/L₄)/(W₀/L₀)来调整PTAT电压，使得与CTAT电压互补，由此来获得零温度系数的基准电压。

与现有技术相比，本发明技术方案的有益效果是：

本发明提出一种工艺自补偿CMOS电压基准源及其设计方法，通过利用衬底偏置效应补偿工艺偏差技术，设计出不使用三极管的CMOS电压基准源，实现低电压低功耗工作。

附图说明

图1为现有混合型电压基准源结构示意图；

图2为工艺自补偿CMOS电压基准源结构示意图；

图3为180nm下V_SB与V_TH,SS-V_TH,FF的变化关系图；

图4为不同工作电压下功耗变化示意图；

图5为无工艺补偿CMOS电压基准源结构示意图；

图6为不同工艺角下温度特性对比示意图。

具体实施方式

附图仅用于示例性说明，不能理解为对本专利的限制；

为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；

对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。

下面结合附图和实施例对本发明的技术方案做进一步的说明。

实施例1

如图2所示，工艺自补偿CMOS电压基准源，包括本征NMOS晶体管M_N1、本征NMOS晶体管M_N2、普通阈值电压NMOS晶体管M₀、普通阈值电压NMOS晶体管M₁、普通阈值电压NMOS晶体管M₂、高阈值电压NMOS晶体管M₃和高阈值电压NMOS晶体管M₄；其中：

所述本征NMOS晶体管M_N1漏极接电源V_DD，其栅极与所述本征NMOS晶体管M_N2栅极、普通阈值电压NMOS晶体管M₀栅极、普通阈值电压NMOS晶体管M₁栅极、普通阈值电压NMOS晶体管M₀源极、普通阈值电压NMOS晶体管M₁漏极电性连接，该节点作为输出电压V_REF；所述本征NMOS晶体管M_N1源极与所述本征NMOS晶体管M_N2漏极电性连接；

所述本征NMOS晶体管M_N2源极与所述普通阈值电压NMOS晶体管M₀漏极电性连接；

所述普通阈值电压NMOS晶体管M₀的衬底与高阈值电压NMOS晶体管M₃的源极电性连接。

所述普通阈值电压NMOS晶体管M₁源极与所述普通阈值电压NMOS晶体管M₂的漏极和栅极电性连接；所述普通阈值电压NMOS晶体管M₁的衬底与普通阈值电压NMOS晶体管M₁的源极电性连接；

所述普通阈值电压NMOS晶体管M₂源极与所述高阈值电压NMOS晶体管M₃的漏极和栅极电性连接；所述普通阈值电压NMOS晶体管M₂的衬底与普通阈值电压NMOS晶体管M₂的源极电性连接；

所述高阈值电压NMOS晶体管M₃源极与所述高阈值电压NMOS晶体管M₄漏极电性连接；所述高阈值电压NMOS晶体管M₃的衬底与高阈值电压NMOS晶体管M₃的源极电性连接；

所述高阈值电压NMOS晶体管M₄源极接地；所述高阈值电压NMOS晶体管M₄的衬底与高阈值电压NMOS晶体管M₄的源极电性连接。

本方案提出一种利用衬底偏置效应补偿工艺偏差技术，能够对工艺偏差进行自补偿的CMOS电压基准源，并且不使用三极管，实现低电压低功耗工作。

更具体的，为了增加所述普通阈值电压NMOS晶体管M₀衬底所能选择的电位数量，即M₀衬底的选择为普通阈值电压NMOS晶体管M₁的源极、普通阈值电压NMOS晶体管M₂的源极、高阈值电压NMOS晶体管M₃的源极或高阈值电压NMOS晶体管M₄的源极。

更具体的，所述本征NMOS晶体管M_N1、本征NMOS晶体管M_N2用于提高电压基准源的电源抑制比和线性调整率。

更具体的，所述普通阈值电压NMOS晶体管M₀作为电流驱动器件利用衬底与源极的PN结反偏所产生的漏电流使得电压基准源工作。

更具体的，所述高阈值电压NMOS晶体管M₃和高阈值电压NMOS晶体管M₄作为高阈值电压器件使得输出电压为非负值。

实施例2

更具体的，提供一种工艺自补偿CMOS电压基准源的设计方法，包括以下步骤：

S1：计算MOS晶体管在无衬底偏置效应下的阈值电压V_T0；

S2：将阈值电压V_T0在SS工艺角到FF工艺角的变化拟合为线性方程；

S3：计算MOS晶体管在有衬底偏置效应下的阈值电压V_TH；

S4：将阈值电压V_TH在SS工艺角到FF工艺角的变化拟合为线性方程；

S5：计算普通阈值电压NMOS晶体管M₀与普通阈值电压NMOS晶体管M₁、普通阈值电压NMOS晶体管M₂、高阈值电压NMOS晶体管M₃、高阈值电压NMOS晶体管M₄的阈值电压差之和产生的CTAT电压；

S6：将CTAT电压与由不同MOS晶体管的宽长比与热电压的乘积产生的PTAT电压相加得到一个与温度系数无关的电压；

S7：结合步骤S2和步骤S4得到的线性方程对步骤S6得到的电压进行分析，实现对工艺偏差影响的消除。

更具体的，先给出衬底偏置效应减小工艺偏差的具体原理和设计方法：MOS晶体管在无衬底偏置效应下的阈值电压V_T0(V_SB＝0)下表达式为：

其中，V_SB＝0；C_OX＝ε_OX/t_OX，

V_FB为平带电压，k为玻尔兹曼常数，ε_si为硅的介电常数，N_SUB为衬底掺杂浓度，q为电子电荷，n_i为未掺杂硅中的电子密度，T为温度，C_OX为单位面积的栅氧化层电容，ε_OX为栅氧化层电容面积，t_OX为栅氧化层厚度；在上式中，栅氧厚度t_ox和衬底掺杂浓度N_SUB为主要工艺参数，因此主要考虑这两个参数对于工艺偏差的影响；在极端的FF工艺角下MOS晶体管具有较低的阈值电压，较薄的栅氧层以及较高的衬底掺杂浓度，在SS工艺角下的情况与FF工艺角相反，具体的变化如表1所示，不同工艺下长沟道器件的阈值电压V_T0(V_SB＝0)如表2所示。

表1不同工艺角下各工艺参数的变化趋势

表2不同工艺角下不同工艺的V_T0

从表2中可以看到，SS工艺角到FF工艺角的V_T0变化近似线性关系，因此将V_T0在SS工艺角到FF工艺角的变化拟合为线性方程，其关系式为

V_T0＝V_T0,TT-c₁V_T0,diff (3)

其中，c₁为工艺变化参数，其值为-1到1之间，其中-1表示在SS工艺角下，0表示在TT工艺角下，1表示在FF工艺角下。V_T0,diff表示V_T0曲线斜率，不同工艺角下的V₀表达式如表3所示。

表3不同工艺角下的V_T0与V_Tbody

已知有衬底偏置效应下的阈值电压V_TH为

其中，

V_Tbody为衬底偏置效应产生的阈值电压增量；由式(4)可知，受到工艺偏差的影响，变化如表1所示。不同工艺下长沟道器件的V_Tbody(V_SB＝0.5V)如表4所示。从表4可以看到，SS工艺角到FF工艺角的V_Tbody变化近似线性关系。因此，将V_Tbody在SS工艺角到FF工艺角的变化也拟合为线性方程，其关系式为

V_Tbody＝V_Tbody，,TT-c₁V_Tbody,diff (5)

其中，V_Tbody,diff表示V_Tbody曲线斜率。不同工艺角下的V_Tbody表达式如表3所示。

表4不同工艺角下不同工艺的V_Tbody

考虑工艺偏差的影响，令式(4)在SS工艺角与FF工艺角下作差，并将式(3)与式(5)代入得到

当V_SB变化时，由于V_T0,diff与衬底偏置效应无关，因此V_T0,diff不变。考虑长沟道器件，对于不同的V_SB与V_TH,SS-V_TH,FF的仿真结果如图3所示。结合式(6)可以了解到，由于V_T0,diff不变，而V_TH,SS-V_TH,FF会随着V_SB的改变而改变，且V_TH,SS-V_TH,FF与V_SB的变化成正比关系，可以知道V_Tbody,diff与V_SB的变化成正比关系。因此改变V_SB会通过改变V_Tbody,_diff而对工艺偏差产生影响。

更具体的，本方案提出的如图2所示的工艺自补偿CMOS电压基准源，其基本工作原理是：M_N1、M_N2是两个本征NMOS晶体管，M₀、M₁、M₂为普通阈值电压NMOS晶体管，M₃、M₄为高阈值电压NMOS晶体管。其中，M₀、M₁、M₂、M₃、M₄采用NMOS晶体管，主要是为了增加M₀衬底所能选择的电位数量，即M₀的衬底可以选择M₁、M₂、M₃、M₄的源端，从而获得较好的工艺自补偿效果。M_N1、M_N2用于提高电路的电源抑制比和线性调整率。M₀作为电流驱动器件利用衬底与源端的pn结反偏所产生的漏电流使电路工作。M₃、M₄作为高阈值电压器件使得输出电压不会为负值。该电路中，M₀分别与M₁、M₂、M₃、M₄的阈值电压差之和产生CTAT电压，通过与由不同MOS晶体管的宽长比与热电压的乘积产生的PTAT电压相加得到一个与温度系数无关的电压，具体的输出电压如式(7)所示。

结合式(3)与式(5)可知

在上式c₁的系数中，V_Tbody,diff,1，V_Tbody,diff,2、V_Tbody,diff,3、V_Tbody,diff,4、4V_Tbody,diff,0可以通过V_SB来改变，使c₁项的乘积为0，从而消除工艺偏差的影响。由于M₃、M₄为高阈值电压器件，因此V_T0,diff,3和V_T0,diff,4会更大，使得c₁的系数为正。由于c₁项的系数为正，因此V_TH,SS-V_TH,FF>0，为了c₁项的系数能够变得更小，需要提高V_Tbody,diff,0，又由图3可知，V_Tbody,diff,0与V_SB的变化成正比关系，因此可以提高M₀的V_SB来降低c₁项的系数。

然后通过改变(W₁/L₁)/(W₀/L₀)、(W₂/L₂)/(W₀/L₀)、(W₃/L₃)/(W₀/L₀)、(W₄/L₄)/(W₀/L₀)来调整PTAT电压，使得与CTAT电压互补，由此来获得零温度系数的基准电压。

在具体实施过程中，提出的工艺自补偿CMOS电压基准源最低工作电压为0.8V，功耗如图4所示，常温下为21pW，相较于混合型电压基准源，在工作电压、功耗等方面获得了较大改善。

同时，为了验证衬底偏置效应对工艺偏差补偿的效果，将提出的工艺自补偿CMOS电压基准源与无补偿CMOS电压基准源(无衬底偏置效应的CMOS电压基准源，如图5所示)进行对比，比较结果如图6和表5所示。图6给出了基准电压的温度特性，无补偿CMOS电压基准源在不同工艺角下输出电压的偏差很大，而工艺自补偿CMOS电压基准源在不同工艺角下输出电压的变化很小。此外，从表5可以看到，虽然有补偿电路的输出电压有所降低，但阈值电压差从37.3mV变成9.4mV，相对阈值电压差从0.052的比值也变成0.02。从比值上看，工艺自补偿后的效果比无补偿的效果提升了2.5倍以上，电压差值也比没有补偿的电路低4倍，工艺偏差的影响被大大降低了。

表5不同工艺角下阈值电压及其差值

在具体实施过程中，本方案设计的工艺自补偿CMOS电压基准源作为芯片的基本单元模块，在直流-直流变换器、模数转换器、数模转换器、传感器等芯片中具有广泛的应用。本发明还可应用在能量采集SOC芯片中，例如应用于无线传感器网络节点，可穿戴智能设备如小米手环，植入式生物医疗器件等需要一个纳瓦级别或者皮瓦级别消耗的智能系统芯片中。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (6)

1.工艺自补偿CMOS电压基准源，其特征在于，包括本征NMOS晶体管M_N1、本征NMOS晶体管M_N2、普通阈值电压NMOS晶体管M₀、普通阈值电压NMOS晶体管M₁、普通阈值电压NMOS晶体管M₂、高阈值电压NMOS晶体管M₃和高阈值电压NMOS晶体管M₄；其中：

所述本征NMOS晶体管M_N1漏极接电源V_DD，其栅极与所述本征NMOS晶体管M_N2栅极、普通阈值电压NMOS晶体管M₀栅极、普通阈值电压NMOS晶体管M₁栅极、普通阈值电压NMOS晶体管M₀源极、普通阈值电压NMOS晶体管M₁漏极电性连接，本征NMOS晶体管M_N1栅极与普通阈值电压NMOS晶体管M₀源极的连接节点作为输出电压V_REF；所述本征NMOS晶体管M_N1源极与所述本征NMOS晶体管M_N2漏极电性连接；

所述本征NMOS晶体管M_N2源极与所述普通阈值电压NMOS晶体管M₀漏极电性连接；

所述普通阈值电压NMOS晶体管M₀的衬底与高阈值电压NMOS晶体管M₃的源极电性连接后，连接到高阈值电压NMOS晶体管M₄栅极；

所述普通阈值电压NMOS晶体管M₁源极与所述普通阈值电压NMOS晶体管M₂的漏极和栅极电性连接；所述普通阈值电压NMOS晶体管M₁的衬底与普通阈值电压NMOS晶体管M₁的源极电性连接；

所述普通阈值电压NMOS晶体管M₂源极与所述高阈值电压NMOS晶体管M₃的漏极和栅极电性连接；所述普通阈值电压NMOS晶体管M₂的衬底与普通阈值电压NMOS晶体管M₂的源极电性连接；

所述高阈值电压NMOS晶体管M₃源极与所述高阈值电压NMOS晶体管M₄漏极电性连接；所述高阈值电压NMOS晶体管M₃的衬底与高阈值电压NMOS晶体管M₃的源极电性连接；

所述高阈值电压NMOS晶体管M₄源极接地；所述高阈值电压NMOS晶体管M₄的衬底与高阈值电压NMOS晶体管M₄的源极电性连接。

2.根据权利要求1所述的工艺自补偿CMOS电压基准源，其特征在于，为了增加所述普通阈值电压NMOS晶体管M₀衬底所能选择的电位数量，普通阈值电压NMOS晶体管M₀选择普通阈值电压NMOS晶体管M₁的源极、普通阈值电压NMOS晶体管M₂的源极、高阈值电压NMOS晶体管M₃的源极或高阈值电压NMOS晶体管M₄的源极为衬底。

3.根据权利要求1所述的工艺自补偿CMOS电压基准源，其特征在于，所述本征NMOS晶体管M_N1、本征NMOS晶体管M_N2用于提高电压基准源的电源抑制比和线性调整率。

4.根据权利要求2所述的工艺自补偿CMOS电压基准源，其特征在于，所述普通阈值电压NMOS晶体管M₀作为电流驱动器件利用衬底与源极的PN结反偏所产生的漏电流使得电压基准源工作。

5.根据权利要求1所述的工艺自补偿CMOS电压基准源，其特征在于，所述高阈值电压NMOS晶体管M₃和高阈值电压NMOS晶体管M4作为高阈值电压器件使得输出电压为非负值。

6.工艺自补偿CMOS电压基准源的设计方法，设计得到如权利要求1～5任一项所述的工艺自补偿CMOS电压基准源；其特征在于，包括以下步骤：

S1：计算MOS晶体管在无衬底偏置效应下的阈值电压V_T0；

S2：将阈值电压V_T0在SS工艺角到FF工艺角的变化拟合为线性方程；

S3：计算MOS晶体管在有衬底偏置效应下的阈值电压V_TH；

S4：将阈值电压V_TH在SS工艺角到FF工艺角的变化拟合为线性方程；

S5：计算普通阈值电压NMOS晶体管M₀与普通阈值电压NMOS晶体管M₁、普通阈值电压NMOS晶体管M₂、高阈值电压NMOS晶体管M₃、高阈值电压NMOS晶体管M₄的阈值电压差之和产生的CTAT电压；

S6：将CTAT电压与由不同MOS晶体管的宽长比与热电压的乘积产生的PTAT电压相加得到一个与温度系数无关的电压；

S7：结合步骤S2和步骤S4得到的线性方程对步骤S6得到的电压进行分析，实现对工艺偏差影响的消除；

其中，在所述步骤S1中，所述阈值电压V_T0的计算过程具体为：

其中，V_SB＝0；C_OX＝ε_OX/t_OX，

V_FB为平带电压，k为玻尔兹曼常数，ε_si为硅的介电常数，N_SUB为衬底掺杂浓度，q为电子电荷，n_i为未掺杂硅中的电子密度，T为温度，C_OX为单位面积的栅氧化层电容，ε_OX为栅氧化层电容面积，t_OX为栅氧化层厚度；在上式中，栅氧厚度t_ox和衬底掺杂浓度N_SUB为主要工艺参数，因此主要考虑这两个参数对于工艺偏差的影响；在极端的FF工艺角下MOS晶体管具有较低的阈值电压，较薄的栅氧层以及较高的衬底掺杂浓度，在SS工艺角下的情况与FF工艺角相反，SS工艺角到FF工艺角的V_T0变化近似线性关系；因此：

在所述步骤S2中，将阈值电压V_T0在SS工艺角到FF工艺角的变化拟合为线性方程，其关系式具体表示为：

V_T0＝V_T0,TT-c₁V_T0,diff (3)

其中，c₁为工艺变化参数，其值为-1到1之间，其中-1表示在SS工艺角下，0表示在TT工艺角下，1表示在FF工艺角下；V_T0,diff表示V_T0曲线斜率；

在所述步骤S3中，所述阈值电压V_TH的计算过程具体为：

其中，

V_Tbody为衬底偏置效应产生的阈值电压增量；由式(4)可知，受到工艺偏差的影响，V_Tbody也会受到栅氧厚度以及衬底掺杂浓度的影响；此处，注意到SS工艺角到FF工艺角的V_Tbody变化近似线性关系；因此，在步骤S4中，将V_Tbody在SS工艺角到FF工艺角的变化也拟合为线性方程，其关系式为：

V_Tbody＝V_Tbody,TT-c₁V_Tbody,diff (5)

其中，V_Tbody,diff表示V_Tbody曲线斜率；

在所述步骤S6中，所述的与温度系数无关的电压具体表示为：

其中，V_t＝kT/q，V_t为热电压，η为亚阈值斜率因子，W/L为各器件栅宽与栅长比，V_TH为各器件的阈值电压；

在所述步骤S7中，其分析过程具体为：

考虑工艺偏差的影响，令式(4)在SS工艺角与FF工艺角下作差，并将式(3)与式(5)代入得到：

当V_SB变化时，由于V_T0,diff与衬底偏置效应无关，因此V_T0,diff不变；结合式(7)了解到，由于V_T0,diff不变，而V_TH,SS-V_TH,FF会随着V_SB的改变而改变，且V_TH,SS-V_TH,FF与V_SB的变化成正比关系，因此V_Tbody,diff与V_SB的变化成正比关系；因此改变V_SB会通过改变V_Tbody,diff而对工艺偏差产生影响；

接着，在式(6)的基础上，结合式(3)和式(5)得到：

在上式c₁的系数中，V_Tbody,diff,1，V_Tbody,diff,2、V_Tbody,diff,3、V_Tbody,diff,4、4V_Tbody,diff,0通过V_SB来改变，使c₁项的乘积为0，从而消除工艺偏差的影响；由于M₃、M₄为高阈值电压器件，因此V_T0,diff,3和V_T0,diff,4会更大，使得c₁的系数为正；由于c₁项的系数为正，因此V_TH,SS-V_TH,FF>0，为了c₁项的系数能够变得更小，需要提高V_Tbody,diff,0，又因为V_Tbody,diff,0与V_SB的变化成正比关系，因此可以提高M₀的V_SB来降低c₁项的系数；

然后通过改变(W₁/L₁)/(W₀/L₀)、(W₂/L₂)/(W₀/L₀)、(W₃/L₃)/(W₀/L₀)、(W₄/L₄)/(W₀/L₀)来调整PTAT电压，使得与CTAT电压互补，由此来获得零温度系数的基准电压。

Images