CN113315725A

CN113315725A - 运作方法以及接收装置

Info

Publication number: CN113315725A
Application number: CN202010123527.9A
Authority: CN
Inventors: 许期盛; 毛松彦
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2020-02-27
Filing date: 2020-02-27
Publication date: 2021-08-27

Abstract

本发明提供一种运作方法应用于接收装置。运作方法包括：检测传输线上的信号；执行通道估计程序，以获得传输线的线长；比较线长与至少一个长度门槛值，以产生比较结果；以及依据比较结果，调整先进先出程序的深度。

Description

运作方法以及接收装置

技术领域

本申请是关于一种运作方法以及接收装置，特别地，是关于一种可动态调整先进先出程序深度的运作方法以及接收装置。

背景技术

随着传输网络的发展，电子装置可通过传输网络进行信号传输。在不同的应用中，可能需采用不同线长的传输线进行信号传输。当接收端需要处理来自不同线长的传输线的信号时，接收端可引入较长的延迟时间至该些信号中，以确保能够正确地接收来自较长传输线的信号。然而，这会导致引入过多不必要的延迟时间至来自较短传输线的信号中从而降低了接收端的处理速度。

发明内容

本申请的一些实施方式是关于一种运作方法。该运作方法应用于接收装置。运作方法包括：检测传输线上的信号；执行通道估计程序，以获得传输线的线长；比较线长与至少一个长度门槛值，以产生比较结果；以及依据比较结果，调整先进先出程序的深度。

本申请的一些实施方式是关于一种接收装置。该接收装置包括译码电路、第一储存电路、第一均衡器、第二储存电路、第二均衡器、抵消电路以及开关。第一储存电路用以接收第一输入数据且执行先进先出程序。第一均衡器耦接第一储存电路及译码电路。第二储存电路用以接收第二输入数据。第二均衡器耦接第二储存电路及译码电路。抵消电路耦接第一均衡器以及第二储存电路。开关耦接于第一储存电路的输入端与输出端之间。开关基于对应于第一输入数据的传输线的线长与至少一个长度门槛值的比较结果而导通或截止。

本申请的一些实施方式是关于一种运作方法。该运作方法应用于接收装置。运作方法包括：检测传输线上的信号；获得传输线的线长或对应于传输线的信号噪声比；基于查找表，依据线长或信号噪声比，决定调整深度；以及依据调整深度执行先进先出程序。

综上所述，本申请的接收装置以及运作方法，可避免引入过多不必要的延迟时间至来自较短传输线的信号中，以加速接收装置的处理速度。

附图说明

为更清楚地理解本申请的上述和其他目的、特征、优点及实施例，请参考附图及如下附图说明：

图1是依照本申请一些实施例所绘示的通讯系统的示意图；

图2是依照本申请一些实施例所绘示的运作方法的流程图；

图3是依照本申请一些实施例所绘示的图2中调整读取时间点的示意图；

图4是依照本申请一些实施例所绘示的接收装置的示意图；

图5是依照本申请一些实施例所绘示的接收装置的示意图；以及

图6是依照本申请一些实施例所绘示的运作方法的流程图。

符合说明：

100：通讯系统

120、140：传送装置

160、400、500：接收装置

200、600：运作方法

402、404：模拟数字转换器

406、408、520：储存电路

410、412：均衡器

416、516：译码电路

418：抵消电路

L1、L2：传输线

S210、S212、S214、S220、S230、S232、S234、S236、S240、S242、

S244、S246、S610、S620、S630、S640：操作

T0、T1、T4:时间点

DATA_0-DATA_7：数据

S1：开关

LUT：查找表

具体实施方式

在本文中所使用的用词“耦接”也可指“电性耦接”，且用词“连接”也可指“电性连接”。“耦接”及“连接”也可指二个或多个组件相互配合或相互互动。

参考图1。图1是依照本申请一些实施例所绘示的通讯系统100的示意图。以图1举例而言，通讯系统100包括传送装置120、传送装置140以及接收装置160。

图1中传送装置的数量或接收装置的数量仅为示例，各种适用的数量都在本申请的保护范围内。

在一些实施例中，传送装置120以及传送装置140可通过有线通讯技术与接收装置160进行信号传输。举例而言，传送装置120可通过传输线L1传送信号给接收装置160，且传送装置140可通过传输线L2传送信号给接收装置160。在一些实施例中，通讯系统100为以太网络(Ethernet)系统且传输线L1以及传输线L2为双绞线，但本申请并不限于此。在一些实施例中，若传送装置120以及传送装置140属于不同的应用，传输线L1的线长可能不同于传输线L2的线长。以图1示例而言，传输线L1的线长短于传输线L2的线长。

参考图2。图2是依照本申请一些实施例所绘示的运作方法200的流程图。运作方法200包括操作S210、S220、S230以及S240。操作S210包括操作S212以及S214。操作S230包括操作S232、S234以及S236。操作S240包括操作S242、S244以及S246。在一些实施例中，运作方法200应用于图1的接收装置160，但本申请并不限于此。为易于理解，运作方法200将结合图1以及图3进行讨论。图3是依照本申请一些实施例所绘示的图2中调整读取时间点的示意图。

在一些实施例中，接收装置160会先执行初始化程序，以默认先进先出(first-in-first-out,FIFO)程序的深度为最深深度。最深深度的值可为根据实验结果或应用环境(如图1举例的以太网络系统)所决定，最深深度可确保接收装置160能正确地接收来自应用环境中最长传输线(如图1示例的传输线L2)的信号。以图3示例而言，来自传输线L1或来自传输线L2的数据串包括数据DATA_0-DATA_7，其中数据DATA_0传送至接收装置160的时间点为时间点T0。当先进先出程序的深度为最深深度时，接收装置160会在时间点T4进行数据读取。如前所述，在最深深度(时间点T4)进行数据读取是为了确保接收装置160能正确地接收来自通讯系统100中最长的传输线L2的信号。然而，这会造成来自短传输线L1的信号中多了不必要的延迟时间从而降低接收装置160的处理速度。

基于上述，以下以短传输线L1为例对运作方法200进行说明。在操作S212中，检测传输线L1上的信号。例如，检测传输线L1上的信号能量。在操作S214中，判断信号能量是否大于能量门槛值。若是，信号能量大于能量门槛值，判断成功接收到信号且进入操作S220。若否，信号能量等于或小于能量门槛值，回到操作S212以持续检测传输线L1上的信号能量。

在操作S220中，执行通道估计(channel estimation)程序。在一些实施例中，通道估计程序是在先进先出程序的深度为最深深度的情况下而执行。如此，可确保通道估计结果的正确度。当通道估计程序执行完成后，接收装置160可获得传输线L1的线长。

在操作S230中，比较传输线L1的线长与至少一个长度门槛值，以产生比较结果。在操作S240中，依据比较结果，调整先进先出程序的深度。以图2示例而言，可将传输线L1的线长与两个长度门槛值进行比较。两个长度门槛值例如是70米以及20米，但本申请并不限于这些数值。各种适用的数值都在本申请的范围中。在操作S232中，判断传输线L1的线长是否大于或等于70米。若是，进入操作S242。在操作S242中，不调整读取时间点。也就是说，当传输线的线长较长时，不调整读取时间点，以维持利用最深深度执行先进先出程序，进而确保接收装置160可正确地接收来自较长传输线的信号。若操作S232的判断结果为否，进入操作S234。在操作S234中，判断传输线L1的线长是否小于70米且大于20米。若是，进入操作S244。在操作S244中，将读取时间点向前调整(例如：向前调整一个单位周期)。也就是说，将先进先出程序的深度降低。如此，可避免引入过多不必要的延迟时间至来自较短传输线的信号中。若在操作S234的判断结果为否，进入操作S236。在操作S236中，判断出传输线L1的线长等于或小于20米。接着，进入操作S246。在操作S246中，将读取时间点再向前调整(例如：向前调整两个单位周期)。也就是说，将先进先出程序的深度降的更低。如此，可避免引入过多不必要的延迟时间至来自更短传输线的信号中。以图3示例而言，可将读取时间点向前调整至时间点T1。如此，接收装置160可正确地接收来自传输线L2的信号，且可避免引入过多不必要的延迟时间至来自传输线L1的信号中。

基于上述内容，运作方法200可利用现有硬件架构结合新的算法运作。据此，可避免增加硬件成本。

参考图4。图4是依照本申请一些实施例所绘示的接收装置400的示意图。在一些实施例中，接收装置400可用以实现图1中的接收装置160，但本申请并不限于此。

以图4举例而言，接收装置400包括模拟数字转换器402、模拟数字转换器404、储存电路406、储存电路408、均衡器410、均衡器412、译码电路416、抵消电路418以及开关S1。在一些实施例中，储存电路406以及储存电路408是以能执行先进先出程序的数据缓存器实现。在此要特别说明的是，图4是以译码电路416具有四个输入路径为例。为了附图简洁易于了解，图4仅绘示出其中两个输入路径且省略另两个输入路径以及第一个输入路径与第二个输入路径之间的另一个抵消电路。

模拟数字转换器402用以接收来自传送装置的模拟形式信号且将其转换为数字形式的输入数据。储存电路406耦接于模拟数字转换器402与均衡器410之间。开关S1耦接于储存电路406的输入端与输出端之间。储存电路406用以对来自模拟数字转换器402的输入数据执行先进先出程序。等效而言，储存电路406可引入延迟时间至来自模拟数字转换器402的输入数据。均衡器410耦接于储存电路406与译码电路416之间。均衡器410用以对来自储存电路406的数据执行等化程序且将等化后的数据传给译码电路416，以进行后续译码程序。相似地，模拟数字转换器404用以接收来自传送装置的模拟形式信号且将其转换为数字形式的输入数据。储存电路408耦接于模拟数字转换器404与均衡器412之间。另一开关(图中未示出)耦接于储存电路408的输入端与输出端之间。储存电路408用以对来自模拟数字转换器404的输入数据执行先进先出程序。等效而言，储存电路408可引入延迟时间至来自模拟数字转换器404的输入数据。均衡器412耦接于储存电路408与译码电路416之间。均衡器412用以对来自储存电路408的数据执行等化程序且将等化后的数据传给译码电路416，以进行后续译码程序。

抵消电路418耦接于模拟数字转换器404的输出(储存电路408的输入端)与均衡器410的输出端之间。在一些实施例中，抵消电路418是以远程串音抵消器(FEXT canceller)实现，但本申请并不限于此。如前所述，译码电路416具有四个输入路径。这些输入路径会产生差异延迟(delay skew)。也就是说，不同输入路径的信号之间会有时间差。当不同输入路径的信号之间的时间差较大时，可能会使得抵消电路418无法消除掉远程串音噪声以及前导符际干扰(precursor ISI)噪声。若传输线的线长越长，时间差的影响将会更为显著。

在一些实施例中，接收装置400同样会先执行如图2中的操作S210以及操作S220，以在先进先出程序的深度为最深深度的情况下执行通道估计程序，进而获得耦接接收装置400的传输线的线长。开关S1则基于传输线的线长与至少一个长度门槛值的比较结果而导通或截止。举例而言，当传输线的线长大于长度门槛值时，开关S1截止。在这个情况下，储存电路406可引入延迟时间至来自模拟数字转换器402的输入数据。据此，可确保抵消电路418得以消除掉远程串音噪声以及前导符际干扰噪声。特别地，在传输线的线长较长的情况下，前导符际干扰噪声的影响程度较严重，引入更多的延迟时间可消除掉更多的噪声。相反地，当此传输线的线长等于或小于长度门槛值时，开关S1导通。在这个情况下，来自模拟数字转换器402的输入数据可通过开关S1的所在路径直接传送至均衡器410。也就是说，储存电路406不会引入延迟时间至来自模拟数字转换器402的输入数据。据此，可避免引入过多不必要的延迟时间至来自较短传输线的信号中，以加速接收装置400的处理速度。

在一些其他的实施例中，储存电路406所引入的延迟时间非为固定值。储存电路406所引入的延迟时间可依据传输线的线长与长度门槛值的比较结果而动态地调整。由于译码电路416的其他输入路径具有相似的运作，因此在此不再赘述。

参考图5。图5是依照本申请一些实施例所绘示的接收装置500的示意图。图5的接收装置500与图4的接收装置400之间的主要差异在于，接收装置500还包括储存电路520。储存电路520耦接译码电路516。在一些实施例中，储存电路520是以缓存器或其他内存实现且储存有查找表LUT，但本申请并不限于此。

在一些实施例中，译码电路516是以维特比(Viterbi)译码器实现，但本申请并不限于此。在一些实施例中，译码电路516会利用数据追溯(trace back)技术对过去一段时间的数据进行追溯。当被追溯的时间长度越长时，译码电路516的译码正确度会越高。另一方面，先进先出程序的深度需大于被追溯的时间长度。然而，在传输线的线长较短的情况下，译码电路516的追溯时间长度可缩短。相应地，先进先出程序的深度也可缩短，以避免引入过多不必要的延迟时间至来自较短传输线的信号中，以加速接收装置500的处理速度。

参考图6。图6是依照本申请一些实施例所绘示的运作方法600的流程图。运作方法600包括操作S610、S620、S630以及S640。在一些实施例中，运作方法600应用于图5的接收装置500中。

在操作S610中，检测传输线上的信号。在操作S620中，获得传输线的线长或对应于传输线的信号噪声比(signal-to-noise ratio,SNR)。在一些实施例中，接收装置500同样会先执行如图2中的操作S210以及操作S220，以在先进先出程序的深度为最深深度的情况下执行通道估计程序，进而获得耦接接收装置500的传输线的线长。在一些实施例中，可利用检测电路检测传输线上的信号，以获得信号的信号噪声比。

在操作S630中，基于查找表LUT，依据传输线的线长或对应于传输线的信号噪声比，决定调整深度。在操作S640中，依据调整深度执行先进先出程序。

举例而言，查找表LUT可储存有复数线长信息与复数调整深度信息的相应关系。接收装置500可基于传输线的线长以及查找表LUT，决定调整深度且将此调整深度设定为后续数据传输的先进先出程序的深度。举例而言，当传输线的线长较短时，调整深度可为较小，以缩短先进先出程序的深度。

另外，由于较短传输线的信号噪声比较高，因此也可依据信号噪声比调整先进先出程序的深度。据此，在一些实施例中，查找表LUT可储存有复数信号噪声比信息与复数调整深度信息的相应关系。接收装置500可基于传输线的信号噪声比以及查找表LUT，决定调整深度且将此调整深度设定为后续数据传输的先进先出程序的深度。举例而言，当传输线的信号噪声比较高时，调整深度可为较小，以缩短先进先出程序的深度。

基于上述，接收装置500可依据传输线的线长或信号噪声比调整先进先出程序的深度。如此，可避免引入过多不必要的延迟时间至来自较短传输线的信号中，以加速接收装置500的处理速度。

上述运作方法200或600的多个操作仅为示例，并非限定需依照此示例中的顺序执行。在不违背本申请的各实施例的操作方式与范围下，运作方法200或600的各种操作当可适当地增加、替换、省略或以不同顺序执行。

各种功能性组件和模块已在本申请公开。对于本技术领域普通技术人员而言，功能模块可由电路(不论是专用电路，或是于一个或多个处理器及编码指令控制下操作的通用电路)实现，一般而言其包括用对应于此处描述的功能及操作对电回路的操作进行控制的晶体管或其他电路组件。进一步地理解，一般而言电路组件的具体结构与互连，可由编译程序(compiler)，例如缓存器传递语言(Register Transfer Language，RTL)编译程序决定。缓存器传递语言编译程序对与汇编语言代码(assembly language code)相当相似的脚本(script)进行操作，将脚本编译为用于布局或制作最终电路的形式。

虽然本申请在上文已以实施方式公开，但是其并非用以限定本申请，任何本领域普通技术人员，在不脱离本申请的发明精神和范围内，应当可作各种修改或调整，因此本申请的保护范围当视权利要求书所确定的保护范围为准。

Claims

1.一种运作方法，应用于接收装置，其特征在于，所述运作方法包括：

检测传输线上的信号；

执行通道估计程序，以获得所述传输线的线长；

比较所述线长与至少一个长度门槛值，以产生比较结果；以及

依据所述比较结果，调整先进先出程序的深度。

2.如权利要求1所述的运作方法，其特征在于，所述运作方法还包括：

执行初始化程序，以默认所述深度为最深深度。

3.如权利要求1所述的运作方法，其特征在于，调整所述先进先出程序的所述深度包括：

若所述传输线的所述线长小于所述至少一个长度门槛值，降低所述深度。

4.如权利要求1所述的运作方法，其特征在于，检测所述传输在线的所述信号包括：

检测所述传输线上的信号能量；

判断所述信号能量是否大于能量门槛值；以及

若所述信号能量大于能量门槛值，执行所述通道估计程序。

5.如权利要求4所述的运作方法，其特征在于，所述运作方法还包括：

若所述信号能量等于或小于能量门槛值，持续检测所述传输线上的所述信号能量。

6.一种接收装置，包括：

译码电路；

第一储存电路，用以接收第一输入数据且执行先进先出程序；

第一均衡器，耦接所述第一储存电路及所述译码电路；

第二储存电路，用以接收第二输入数据；

第二均衡器，耦接所述第二储存电路及所述译码电路；

抵消电路，耦接所述第一均衡器以及所述第二储存电路；以及

开关，耦接于所述第一储存电路的输入端与输出端之间，其中所述开关基于对应于所述第一输入数据的传输线的线长与至少一个长度门槛值的比较结果而导通或截止。

7.如权利要求6所述的接收装置，其特征在于，若所述传输线的所述线长等于或小于所述至少一个长度门槛值，所述开关导通，其中若所述传输线的所述线长大于所述至少一个长度门槛值，所述开关截止。

8.如权利要求6所述的接收装置，其特征在于，所述第一储存电路的延迟时间基于所述比较结果而调整。

9.一种运作方法，应用于接收装置，其特征在于，所述运作方法包括：

检测传输线上的信号；

获得所述传输线的线长或对应于所述传输线的信号噪声比；

基于查找表，依据所述线长或所述信号噪声比，决定调整深度；以及

依据所述调整深度执行先进先出程序。

10.如权利要求9所述的运作方法，其特征在于，所述传输线应用于以太网络系统。