CN113315487B - 面向5g通信的高阻带抑制低通滤波器的制备封装工艺 - Google Patents
面向5g通信的高阻带抑制低通滤波器的制备封装工艺 Download PDFInfo
- Publication number
- CN113315487B CN113315487B CN202110532896.8A CN202110532896A CN113315487B CN 113315487 B CN113315487 B CN 113315487B CN 202110532896 A CN202110532896 A CN 202110532896A CN 113315487 B CN113315487 B CN 113315487B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- pass filter
- low
- substrate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/52—One-way transmission networks, i.e. unilines
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了面向5G通信的高阻带抑制低通滤波器的制备封装工艺,包括:介质基板层,包括由下至上设有的砷化镓基板层和SiNx基板层,其中所述砷化镓基板层是衬底;金属导体层,包括设在所述砷化镓基板层的下表面上的金属地面层;滤波结构层,用于实现滤波功能,包括通过光刻、金属沉积、干法刻蚀、高温氧化刻蚀在所述砷化镓基板层上并且分别位于所述SiNx基板层的上下两面,钝化层,用于覆盖在所述滤波结构层之上。本发明使用光刻胶作为最终形成钝化层的材料,这样可以降低成本并且提高成品率;在制作金属导体层时,采用电子束蒸发技术,其可以很好的解决电镀带来的问题,且带内差损小,带外有三个传输零点,高频抑制好。
Description
技术领域
本发明涉及5G通信技术领域,尤其涉及面向5G通信的高阻带抑制低通滤波器的制备封装工艺。
背景技术
IPD(集成无源器件Integrated Passive Device)工艺是指通过若干如光刻、显影、溅射、剥离、金属蒸镀、刻蚀等微电子工艺,在衬底上面形成一系列的金属、电介质、过孔等多层结构,形成如电容、螺旋电感、电阻等不同的基本无源元件的工艺。所形成的集成无源器件(IPD)具备更小的芯片面积、更低的成本和功耗以及与有源器件兼容性更好的特点。
无源滤波器,又称LC滤波器,是利用电感、电容和电阻的组合设计构成的滤波电路,可滤除某一次或多次谐波。普遍采用的无源滤波器结构是将电感与电容串联,实现对主要次谐波(3、5、7次)构成低阻抗旁路。同时,无源滤波器作为微波系统中重要的无源器件,在射频电路前端应用广泛,无源滤波器可对电源线中特定频率的频点或该频点以外的频率进行有效滤除,得到一个特定频率的电源信号,或消除一个特定频率后的电源信号。主要技术指标有中心频率、截止频率、带宽、插入损耗、回波损耗,其各项指标很大程度地影响着微波系统的整体指标。
由于系统集成和其他设备在无线通信系统开发中的日趋小型化,提升定向滤波器的性能和进一步减小该器件的物理体积成为很有必要的需求。
此外,无线通信元件中的有源元件由于半导体技术和封装技术的发展,成本不断降低且有进一步小型化的趋势。在无线通信系统中使用的滤波器通过小型化技术与其它有源元件在无线通信系统中one chip的方案也是日前研究的热点。
合适的器件封装可以确保高可靠性和长期稳定性,即使在恶劣环境中也是如此。射频器件与PCB板的板上芯片封装(COB)连接是传统集成电路封装工艺的替代方案。这种连接可以简化设计和制造过程,并在去除传统器件封装的情况下,提高短互连路径的射频性能。采用在接地面附近的引线点也可减少辐射损失,提高可靠性。
随着技术的进步,高速通信5G网络技术成为移动通信市场的主导。无线通信系统需要高的速度和高的性能,以处理大容量数据通信。所以,特别需要适合于此频带的紧凑型且具有低损耗特性的低通滤波器。如何提供一种体积小、集成度高、应用于5G波段的低通滤波器成为内在技术发展必须要面对解决的问题。
发明内容
本发明的一个目的在于克服现有技术中的缺点,提供一种面向5G通信的高阻带抑制低通滤波器,包括:
介质基板层,包括由下至上设有的砷化镓基板层和SiNx基板层,其中所述砷化镓基板层是衬底;
金属导体层,包括设在所述砷化镓基板层的下表面上的金属地面层;
滤波结构层,用于实现滤波功能,包括通过光刻、金属沉积、干法刻蚀、高温氧化刻蚀在所述砷化镓基板层上并且分别位于所述SiNx基板层的上下两面,所述滤波结构层通过所述砷化镓基板层的接地通孔与所述金属地面层电连接;
钝化层,用于覆盖在所述滤波结构层之上。
所述滤波结构层包括LC低通滤波器和接地电容;
所述LC低通滤波器中包括第一对LC并联谐振单元和第二对LC并联谐振单元;
所述第一对LC并联谐振单元的输入端与所述LC低通滤波器的输入端电连接;所述第一对LC并联谐振单元的输出端与所述第二对LC并联谐振单元的输入端电连接,所述第二对LC并联谐振单元的输出端与所述LC低通滤波器电的输出端电连接;
所述接地电容的一端电连接在所述第一对LC并联谐振单元的输出端与所述第二对LC并联谐振单元的输入端之间,另一端通过所述砷化镓基板层的接地通孔与所述金属地面层电连接。
所述第一对LC并联谐振单元,包括:
电感L1;
电容C1,与所述电感L1并联;
所述第二对LC并联谐振单元,包括:
电感L2;
电容C2,与所述电感L2并联;
所述接地电容,包括:电容C3;
所述电感L1、电感L2采取的是平面螺旋电感,平面螺旋电感重叠部分采用空气桥结构;
所述电容C1、电容C2、电容C3采取的是平行板电容,所述SiNx基板层位于平行板电容之间,用来提高电容量。
所述电感L1、L2均是成八边形螺旋结构金属绕线圈,所述电感L1、L2采用金属绕线圈为3匝。
面向5G通信的高阻带抑制低通滤波器的制备封装工艺,包括步骤:
S1:建立低通滤波器的电路模型,在该电路模型中将构成平面螺旋电感的金属线拆分成n段短而直金属线段,各个短直金属线的电感Ldi均可表示为自感Lsi和互感之和,则将包括所有短直金属线的电感之和的平面螺旋电感的总电感Ld,记作:
Weff为有效线宽,l为短直金属线的长度,t为金属厚度,d为两金属线之间的距离;
将平面螺旋电感的每条金属线的电阻表示为:R=(ρ·l)/(Weff·tm);
其中ρ为电阻率,单位为欧姆·厘米,tm为金属厚度;
根据平面螺旋电感的金属线之间的电容效应是一种寄生效应,将寄生电容记作它位于相邻短直金属线的分段电感的外部;分段电感单位长度的耦合电容记作Cc,包括穿过耦合间隙的空气区的电容Ccd和介电区的电容Cca,因此,平面螺旋电感的相邻短直金属线之间的总寄生电容为
∑i,j(Ccd+Cca):i,j相邻短直金属线的分段电感的耦合电容之和形成的总寄生电容;
Ccd和Cca表示为:
其中,s为金属线面积,w为线宽,n为金属线分段数,h为导体与衬底的间距,Cf为边缘电容,ε0为自由空间的介电常数,εr为介电介质的相对介电常数;
空气桥电容效应是平面螺旋电感的两个不同金属导体层重叠有关的另一种寄生效应;由于空气桥面积的长度比平面螺旋电感整个金属线要小得多,这部分电阻和电感将被忽略,只考虑空气桥寄生主电容Cmm:
其中g0(overlap area)其中为平面螺旋电感的两个不同金属导体层重叠区域自由空间的介电常数,tair-bridge为空气桥的厚度即气隙间距;
S2:通过降低射频无源器件损耗来提升品质因数Q:
滤波器整体品质因数Q推导为以下公式表示:
则Q值越高,未来射频器件的损耗将越低,其中h‘是衬底厚度,λ为自由空间波长,η为波阻抗,f为工作频率,μ为自由空间磁导率,σ为金属导体导电率,λg为导波波长,Z0为微带线输入阻抗,tanδ为基板介电损耗,εr为相对介电常数,εre是有效介电常数;
该公式综合了导体损耗、介质损耗、辐射损耗三层因素;因此选择厚度高的衬底和阻值低的金属用来提升品质因数;适当提升金属线宽度和厚度有效降低损耗;选用有效介电常数εre较大,基板介电损耗tanδ较小的衬底材料用来提升品质因数,由此,选择了砷化镓作为基板层,实现有效介电常数εre为12~12.90,基板介电损耗tanδ为0.002~0.006;并在LC低通滤波器芯片中的所述砷化镓基板层的上表面沉积SiNx基板层,在室温下对SiNx基板层进行Ar气体的溅射蚀刻,以增强SiNx和顶部种子金属导体层之间的粘结性;
S3:在钝化层的顶部溅射金与钛合金的种子金属导体层,以帮助后续金属导体层的生长;
S4:在金与钛合金的种子金属导体层之上涂覆光刻胶并进行图案化,然后通过电子束蒸发技术进行铜或金两种金属的生长;随后剥离除去多余的光刻胶,并最终形成平面螺旋电感和平行板电容的金属图案;
S5:使用Ar气体蚀刻非结构化种子金属导体层,使其与生长的后续金属导体层匹配;
S6:在滤波器表面再次沉积光刻胶,以防止潮湿氧化,并使用真空炉去除光刻胶中的气泡;
S7:采用COB封装,将LC低通滤波器芯片通过环氧粘合剂连接到PCB板上,LC低通滤波器芯片和PCB板之间的金线采用铝楔焊方式,PCB板的上表面是接地层,该接地层通过密集过孔阵列连接到下底面接地层,以便所述低通滤波器实现更好的接地效果。
本发明的工作原理为:
本申请所述的低通滤波器带有三个传输零点,输入端和第一对LC并联谐振单元相连,第一对LC并联谐振单元的输出端与第二对LC并联谐振单元的输入端相连,第二对LC并联谐振单元的输出端和低通滤波器的输出端相连;其中第一对LC并联谐振单元和第二对LC并联谐振单元之间连接接地电容;所述第一对LC并联谐振单元中包括,电感L1;电容C1,与所述电感L1并联;所述第二对LC并联谐振单元,包括:电感L2;电容C2,与所述电感L2并联;所述接地电容,包括:电容C3;所述电感L1、电感L2采取的是平面螺旋电感,平面螺旋电感重叠部分采用空气桥结构;所述电容C1、电容C2、电容C3采取的是平行板电容,所述SiNx基板层位于平行板电容之间,用来提高电容量。
IPD低通滤波器包括两层介质基板层和三层金属导体层;两层介质基板层包括由下至上设有的砷化镓基板层和SiNx基板层,其中所述砷化镓基板层是衬底;在所述砷化镓基板层的下表面设有一层金属导体层,该金属导体层为金属地面;在所述SiNx基板层的上下两侧分别设有金属导体层,构成滤波结构层,所述滤波结构层中的接地电容中的电容C3通过所述砷化镓基板层的接地通孔与所述金属地面层进行接地连接;
使用光刻胶作为最终形成钝化层的材料,这样可以降低成本并且提高成品率。
由于光刻胶溶液的气压高于外部。将涂有光刻胶的晶圆片放入真空烤箱30分钟,大部分气泡就会消失。在制作金属地面层电极以及电容电感中的金属导体层时,采用电子束蒸发技术,其可以很好的解决电镀带来的问题,如厚度控制困难,设计的加工步骤多,以及加工出来的金属表面粗糙等问题,可以有效地控制金属导体层的电阻值。通过使用PECVD(化学气相沉积法)来沉积材料,高的PECVD工作压强,产生的离子数量增多,从而到达基板层的晶圆表面的离子通量增大,同时通过降低沉积速率,可以大大降低沉积到晶圆上的材料的表面粗糙度。还采用N2退火或O2/H2等离子体处理去除金属表面有机物和氧化物污染,提高集成电路的可靠性。
本发明与现有技术相比,其有益效果有:(1)使用光刻胶作为最终形成钝化层的材料,可以降低成本并且提高成品率。(2)在制作金属电极以及电容、电感中的金属导体层时,采用电子束蒸发技术,其可以很好的解决电镀带来的问题,如厚度控制困难,设计的加工步骤多,以及加工出来的金属表面粗糙等问题,可以有效地控制金属导体层的电阻值。(3)该发明带内差损小,带外有三个传输零点,高频抑制好。(4)采用IPD加工工艺可以实现更小的芯片面积、更低的成本和功耗,以及与有源器件更好的兼容性。(5)该发明采用COB(Chipson Board板上芯片)封装,COB封装是传统集成电路封装工艺的替代方案。这种连接可以简化设计和制造过程,并在去除传统器件封装的情况下,提高短互连路径的射频性能。此外,在接地面附近的引线点可以减少辐射损失,提高可靠性。
发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解;
图1是本发明的等效电路示意图;
图2是本发明的结构示意图;
图3是图2的电路模型结构示意图;
图4是图3中分段电感的局部电路模型结构示意图;
图5是本发明的COB封装截面示意图;
图6是本发明结构层示意图;
图7是本发明实施例的仿真结果示意图;
其中:1-金线,2-LC低通滤波器芯片,3-金属盖,4-PCB板,5-下底面接地层,6-过孔阵列,7-环氧粘合剂,8-光刻胶,9-滤波结构层,10-砷化镓基板层,11-金属地面层,12-金属导体层,13-SiNx基板层。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。下面结合附图进一步说明;
为了克服现有技术的不足,图1至图7中,本发明提出一种面向5G通信的高阻带抑制低通滤波器,包括:
介质基板层,包括由下至上设有的砷化镓基板层10和SiNx基板层13,其中所述砷化镓基板层10是衬底;
金属导体层12,包括设在所述砷化镓基板层10的下表面上的金属地面层11;
滤波结构层9,用于实现滤波功能,包括通过光刻、金属沉积、干法刻蚀、高温氧化刻蚀在所述砷化镓基板层10上并且分别位于所述SiNx基板层13的上下两面,所述滤波结构层9通过所述砷化镓基板层10的接地通孔即硅通孔(TSV)的连接方式与所述金属地面层11电连接;
钝化层,用于覆盖在所述滤波结构层9之上。
其中,滤波结构层9包括LC低通滤波器和接地电容;
所述LC低通滤波器中包括第一对LC并联谐振单元和第二对LC并联谐振单元;
所述第一对LC并联谐振单元的输入端与所述LC低通滤波器的输入端电连接;所述第一对LC并联谐振单元的输出端与所述第二对LC并联谐振单元的输入端电连接,所述第二对LC并联谐振单元的输出端与所述LC低通滤波器电的输出端电连接;
所述接地电容的一端电连接在所述第一对LC并联谐振单元的输出端与所述第二对LC并联谐振单元的输入端之间,另一端通过所述砷化镓基板层10的接地通孔与所述金属地面层11电连接。
所述的高阻带抑制低通滤波器中,所述第一对LC并联谐振单元,包括:
电感L1;电容C1,与所述电感L1并联;所述第二对LC并联谐振单元,包括:电感L2;电容C2,与所述电感L2并联;所述接地电容,包括:电容C3;所述电感L1、电感L2采取的是平面螺旋电感,平面螺旋电感重叠部分采用空气桥结构;所述电容C1、电容C2、电容C3采取的是平行板电容,所述SiNx基板层13位于平行板电容之间,用来提高电容量。
所述电感L1、L2均是成八边形螺旋结构金属绕线圈,所述电感L1、L2采用金属绕线圈为3匝。
面向5G通信的高阻带抑制低通滤波器的制备封装工艺,包括步骤:
S1:建立低通滤波器的电路模型,在该电路模型中将构成平面螺旋电感的金属线拆分成10段短而直金属线段,各个短直金属线的电感Ldi均可宽泛的表示为自感Lsi和互感之和,则将包括所有短直金属线的电感之和的平面螺旋电感的总电感Ld,记作:
Weff为有效线宽,l为短直金属线的长度,t为金属厚度,d为两金属线之间的距离;
将平面螺旋电感的每条金属线的电阻表示为:R=(ρ·l)/(Weff·tm);
其中ρ为电阻率,单位为欧姆·厘米,tm为金属厚度;
根据平面螺旋电感的金属线之间的电容效应是一种寄生效应,将寄生电容记作它位于相邻短直金属线的分段电感的外部;分段电感单位长度的耦合电容记作Cc,包括穿过耦合间隙的空气区的电容Ccd和介电区的电容Cca,因此,平面螺旋电感的相邻短直金属线之间的总寄生电容为
∑i,j(Ccd+Cca):i,j相邻短直金属线的分段电感的耦合电容之和形成的总寄生电容;
Ccd和Cca表示为:
其中,s为金属线面积,w为线宽,n为金属线分段数,h为导体与衬底的间距,Cf为边缘电容,ε0为自由空间的介电常数,εr为介电介质的相对介电常数;Cf为边缘电容,是在金属的边缘区域高频情况下产生的电容,鉴于不便于直接获得定量计算,可以认为相邻短直金属线越长,边缘的容值就会越高。
空气桥电容效应是平面螺旋电感的两个不同金属导体层重叠有关的另一种寄生效应;由于空气桥面积的长度比平面螺旋电感整个金属线要小得多,这部分电阻和电感将被忽略,只考虑空气桥寄生主电容Cmm:
其中g0(overlap area)其中为平面螺旋电感的两个不同金属导体层重叠区域自由空间的介电常数,tair-bridge为空气桥的厚度即气隙间距;
S2:通过降低射频无源器件损耗来提升品质因数Q:
滤波器整体品质因数Q推导为以下公式表示:
则Q值越高,未来射频器件的损耗将越低,其中h‘是衬底厚度,λ为自由空间波长,η为波阻抗,f为工作频率,μ为自由空间磁导率,σ为金属导体导电率,λg为导波波长,Z0为微带线输入阻抗,tanδ为基板介电损耗,εr为相对介电常数,εre是有效介电常数;
该公式综合了导体损耗、介质损耗、辐射损耗三层因素;因此选择厚度高的衬底和阻值低的金属用来提升品质因数;适当提升金属线宽度和厚度有效降低损耗;选用有效介电常数εre较大,基板介电损耗tanδ较小的衬底材料用来提升品质因数,由此,选择了砷化镓作为基板层,实现有效介电常数εre为12~12.90可取11.2,基板介电损耗tanδ为0.002~0.006,可取0.003;并在LC低通滤波器芯片2中的所述砷化镓基板层10的上表面沉积SiNx基板层,在室温下对SiNx基板层进行Ar气体的溅射蚀刻,以增强SiNx和顶部种子金属导体层之间的粘结性;
S3:在钝化层的顶部溅射金与钛合金的种子金属导体层,以帮助后续金属导体层的生长;
S4:在金与钛合金的种子金属导体层之上涂覆光刻胶8并进行图案化,然后通过电子束蒸发技术进行铜或金两种金属的生长;随后剥离除去多余的光刻胶8,并最终形成金属图案;
S5:使用Ar气体蚀刻非结构化种子金属导体层,使其与生长的后续金属导体层匹配;
S6:在滤波器表面再次沉积光刻胶8,以防止潮湿氧化,并使用真空炉去除光刻胶8中的气泡;
S7:采用COB封装,将LC低通滤波器芯片2通过环氧粘合剂7连接到PCB板上,LC低通滤波器芯片2和PCB板之间的金线1采用铝楔焊方式,PCB板的上表面是接地层与所述砷化镓基板层10的所述金属地面层11自然靠接并电连接,PCB板的上表面接地层通过密集过孔阵列6连接到下底面接地层5,以便所述低通滤波器实现更好的接地效果。
结合图1至图4,所述LC低通滤波器为带有三个传输零点的低通滤波器,其中第一对LC并联谐振单元由电感L1和电容C1并联构成,第二对LC并联谐振单元由电感L2和电容C2并联构成,LC低通滤波器的输入端、输出端的阻抗为50欧姆。
结合图1、图2,所述第一对LC并联谐振单元中的电容、并联电容、第二对LC并联谐振单元中的电容采取的是平行板电容,平行板之间通过SiNx基板层13提高电容量;SiNx基板层13可为SiN基板层,第一对LC并联谐振单元中的电感L1、第二对LC并联谐振单元中的电感L2采取的是平面螺旋电感,电感重叠部分采用空气桥结构。
使用SU-8光刻胶8代替SiN作为最终形成钝化层的材料,这样可以降低成本并且提高成品率。去除气泡的方法是使用真空炉,在真空炉内,SU-8光刻胶8溶液的气压高于外部。将涂有SU-8光刻胶8的包括含有LC低通滤波器芯片2的晶圆片放入真空烤箱30分钟,大部分气泡就会消失。在制作金属导体层12时,本申请采用电子束蒸发技术,其可以很好的解决采用电镀带来如厚度控制困难,设计的加工步骤多,以及加工出来的金属表面粗糙等问题,可以有效地控制金属导体层的电阻值。还可以通过使用PECVD(化学气相沉积法)来沉积材料,实现铜/金(9.5/0.5μm)这两种金属导体层12的生长,高的PECVD工作压强,产生的离子数量增多,从而到达晶圆表面的离子通量增大,同时通过降低沉积速率,可以大大降低沉积到晶圆上的材料的表面粗糙度。并可采用N2退火或O2/H2等离子体处理去除金属表面有机物和氧化物污染。
图3为低通滤波器的电路模型结构示意图,为便于分析,将构成平面螺旋电感的金属线拆分成i=10段短而直金属线段,用seg(1)、seg(2)……seg(9)、seg(10)表示,平面螺旋电感的相邻短直金属线之间的总寄生电容表示为结合图3中具体为: 空气桥寄生主电容表示为Cmm。其中Csub-up为低通滤波器的输入端、输出端分别与介质基板层产生的等效电容,Gsub-up为低通滤波器的输入端、输出端分别与介质基板层产生的等效电导,Cox-up为低通滤波器的输入端、输出端分别与钝化层产生的等效电容。
图4为对seg(1)、seg(2)……seg(9)、seg(10)各个电感分段区域单独进行建模以配合参数优化设计,Ls/2为频谱电感,Rs/2为频谱电阻,Csub电感分段区域与介质基板层产生的等效电容,Gsub为电感分段区域与介质基板层产生的等效电导,Cox为电感分段区域与钝化层产生的等效电容所展现出等效电路模型。
图5表示了COB(Chips on Board板上芯片)封装的主要工艺是芯片连接和引线键合。选择厚度为400μm的6英寸GaAs晶圆作为LC低通滤波器芯片2衬底。为了防止机械和化学损坏,使用一个金属盖3来保护LC低通滤波器芯片2并粘附到上面PCB板层。如COB封装对应组件厚度的详细截面图如图3所示。封装板是一种Teflon(εr=3.5)PCB板4,厚度为0.5mm,在电路组件中使用的金属盖3下有多个空气腔。过孔之间的间距被最小化,以防止两层之间的模式激励。COB封装对最终LC低通滤波器芯片2射频性能的影响可以忽略不计。LC低通滤波器芯片2通过0.025毫米的环氧粘合剂7连接到PCB板上,以实现正确的方向和LC低通滤波器芯片2平面度。采用铝楔焊方案连接LC低通滤波器芯片2和PCB板之间的金线1。PCB板4的上表面是接地层,该接地层通过密集过孔阵列6连接到相对侧的下底面接地层5,以便滤波器微波操作实现更好的接地效果。
结合图1至图4进行优化设计考量测试,在IPD中,晶圆微波测试是常用的测试方法,晶圆微波测试:晶圆微波测试系统包括网络分析仪、频谱分析仪、探针台、射频电缆、射频连接器与适配器和射频探针。网络分析仪激励测设备,它的源与被测设备(DUT)的输入相连,被测设备(DUT)的输出与它的输入相连。频谱分析仪用来测量信号谱线的振幅和频率,它直接连接在信号源上。探针台用于生产或者实验室中的样品测试。在整个射频测试期间,整个探针台放置在减震台上。将射频探针固定在探针台的微定位器,在晶片直径的卡盘上放入晶片,真空管可以通过探针台到达卡盘的中心。射频电缆可分为两种:半刚性电缆和柔性电缆,半刚性射频电缆有一个固态铝或者铜护套,用于保护固体导体的半柔性介质,而柔性射频电缆通过使用更加复杂的塑料封装铝编织屏蔽排列,覆盖在中心导体的柔性电解质。在整个测试过程中,必须考虑射频微波连接器连接或者断开的数量,它的频率范围会受到同轴结构中的第一个圆形波导传播激励的限制。适配器可以提供连接器类型与性别之间的转换。射频探针是射频探测系统中的最后一个连接模块,它与被测设备(DUT)接触,连接同轴电缆和探针焊盘,它的尖端与晶片表面上的探针焊盘接触。
对LC低通滤波器芯片2进行功率处理测试,一般指的是超过损坏发生的功率水平,通常超过系统的动态范围。电力处理的评估系统:信号发生器产生信号激励二极管放大器,用-20dB的耦合器测量功率分配器的入射功率,被测设备(DUT)的P1端与-20dB的耦合器连接,它的P3端与-40dB的衰减器相连,频谱分析仪直接与信号源相连,用来测量信号谱线的振幅和频率。频谱分析仪需要考虑负载效应和其他的测量误差,它还可以用来测量噪声水平,其中,噪声水平为频率的函数,一般测量的是大于频谱分析仪的噪声水平。
对LC低通滤波器芯片2还会进行过程控制检测,即对PCM数据进行采集和统计分析,PCM采样需均匀的覆盖在晶圆表面,每个PCM芯片由多个模块组成,这些模块具有不同的待测测试结构。为了保证半导体制造过程的稳定性,相变材料测试用于检测制造过程的变化,在工作中的相变材料分别位于晶片的顶部、底部、左侧、右侧和中心。每个晶片上的相变材料管芯的数量与三个因素有关,分别是:晶片尺寸,嵌入位置以及成本。而测试结构可以获得特定的信息,用来预测设计规格的性能。其中,这两种测试结构的设计都与制造有关,这些结构与生产的LC低通滤波器芯片2一起被放置在晶片的特定位置上,可以更仔细地观察这些工艺的变化。
图6、图7中所示,低通滤波器,利用集成无源器件的制造工艺可以制备于砷化镓GaAs、硅等半导体基板上,并且其尺寸设计为914微米×370微米,通过上述措施以及各个参数优化设计考虑,可以获得通带为0~1.8GHz,插入损耗小于1.2dB,带外抑制大于20dB,适用于5G通信波段的低通滤波器,从而具备了较广泛的应用前景。
在本说明书的描述中,参考术语“一个实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。尽管已经示出和描述了本发明的实施例,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。
Claims (1)
1.面向5G通信的高阻带抑制低通滤波器的制备封装工艺,其特征在于,面向5G通信的高阻带抑制低通滤波器包括介质基板层、金属导体层、滤波结构层以及钝化层;
介质基板层,包括由下至上设有的砷化镓基板层和SiNx基板层,其中所述砷化镓基板层是衬底;
金属导体层,包括设在所述砷化镓基板层的下表面上的金属地面层;
所述滤波结构层包括LC低通滤波器和接地电容;
所述LC低通滤波器中包括第一对LC并联谐振单元和第二对LC并联谐振单元;
所述第一对LC并联谐振单元的输入端与所述LC低通滤波器的输入端电连接;所述第一对LC并联谐振单元的输出端与所述第二对LC并联谐振单元的输入端电连接,所述第二对LC并联谐振单元的输出端与所述LC低通滤波器电的输出端电连接;
所述接地电容的一端电连接在所述第一对LC并联谐振单元的输出端与所述第二对LC并联谐振单元的输入端之间,另一端通过所述砷化镓基板层的接地通孔与所述金属地面层电连接;
所述第一对LC并联谐振单元,包括:
电感L1;
电容C1,与所述电感L1并联;
所述第二对LC并联谐振单元,包括:
电感L2;
电容C2,与所述电感L2并联;
所述接地电容,包括:电容C3;
所述电感L1、电感L2采取的是平面螺旋电感,平面螺旋电感重叠部分采用空气桥结构;
所述电容C1、电容C2、电容C3采取的是平行板电容,所述SiNx基板层位于平行板电容之间,用来提高电容量;
面向5G通信的高阻带抑制低通滤波器的制备封装工艺具体包括步骤:
S1:建立低通滤波器的电路模型,在该电路模型中将构成平面螺旋电感的金属线拆分成n段短而直金属线段,各个短直金属线的电感Ldi均可表示为自感Lsi和互感之和,则将包括所有短直金属线的电感之和的平面螺旋电感的总电感Ld,记作:
Weff为有效线宽,l为短直金属线的长度,t为金属厚度,d为两金属线之间的距离;
将平面螺旋电感的每条金属线的电阻表示为:R=(ρ·l)/(Weff·tm);
其中ρ为电阻率,单位为欧姆·厘米,tm为金属厚度;
根据平面螺旋电感的金属线之间的电容效应是一种寄生效应,将寄生电容记作它位于相邻短直金属线的分段电感的外部;分段电感单位长度的耦合电容记作Cc,包括穿过耦合间隙的空气区的电容Ccd和介电区的电容Cca,因此,平面螺旋电感的相邻短直金属线之间的总寄生电容为
∑i,j(Ccd+Cca):i,j相邻短直金属线的分段电感的耦合电容之和形成的总寄生电容;
Ccd和Cca表示为:
其中,s为金属线面积,w为线宽,n为金属线分段数,h为导体与衬底的间距,Cf为边缘电容,ε0为自由空间的介电常数,εr为介电介质的相对介电常数;
空气桥电容效应是平面螺旋电感的两个不同金属导体层重叠有关的另一种寄生效应;由于空气桥面积的长度比平面螺旋电感整个金属线要小得多,这部分电阻和电感将被忽略,只考虑空气桥寄生主电容Cmm:
其中ε0(overlaparea)其中为平面螺旋电感的两个不同金属导体层重叠区域自由空间的介电常数,tair-bridge为空气桥的厚度即气隙间距;
S2:通过降低射频无源器件损耗来提升品质因数Q:
滤波器整体品质因数Q推导为以下公式表示:
则Q值越高,未来射频器件的损耗将越低,其中h‘是衬底厚度,λ为自由空间波长,η为波阻抗,f为工作频率,μ为自由空间磁导率,σ为金属导体导电率,λg为导波波长,Z0为微带线输入阻抗,tanδ为基板介电损耗,εr为相对介电常数,εre是有效介电常数;
该公式综合了导体损耗、介质损耗、辐射损耗三层因素;因此选择厚度高的衬底和阻值低的金属用来提升品质因数;适当提升金属线宽度和厚度有效降低损耗;选用有效介电常数εre较大,基板介电损耗tanδ较小的衬底材料用来提升品质因数,由此,选择了砷化镓作为基板层,实现有效介电常数εre为12~12.90,基板介电损耗tanδ为0.002~0.006;并在LC低通滤波器芯片中的所述砷化镓基板层的上表面沉积SiNx基板层,在室温下对SiNx基板层进行Ar气体的溅射蚀刻,以增强SiNx和顶部种子金属导体层之间的粘结性;
S3:在钝化层的顶部溅射金与钛合金的种子金属导体层,以帮助后续金属导体层的生长;
S4:在金与钛合金的种子金属导体层之上涂覆光刻胶并进行图案化,然后通过电子束蒸发技术进行铜或金两种金属的生长;随后剥离除去多余的光刻胶,并最终形成平面螺旋电感和平行板电容的金属图案;
S5:使用Ar气体蚀刻非结构化种子金属导体层,使其与生长的后续金属导体层匹配;
S6:在滤波器表面再次沉积光刻胶,以防止潮湿氧化,并使用真空炉去除光刻胶中的气泡;
S7:采用COB封装,将LC低通滤波器芯片通过环氧粘合剂连接到PCB板上,LC低通滤波器芯片和PCB板之间的金线采用铝楔焊方式,PCB板的上表面是接地层,该接地层通过密集过孔阵列连接到下底面接地层,以便所述低通滤波器实现更好的接地效果。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110532896.8A CN113315487B (zh) | 2021-05-17 | 2021-05-17 | 面向5g通信的高阻带抑制低通滤波器的制备封装工艺 |
PCT/CN2021/096739 WO2022241815A1 (zh) | 2021-05-17 | 2021-05-28 | 面向5g通信的高阻带抑制低通滤波器的制备封装工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110532896.8A CN113315487B (zh) | 2021-05-17 | 2021-05-17 | 面向5g通信的高阻带抑制低通滤波器的制备封装工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113315487A CN113315487A (zh) | 2021-08-27 |
CN113315487B true CN113315487B (zh) | 2022-04-19 |
Family
ID=77373405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110532896.8A Active CN113315487B (zh) | 2021-05-17 | 2021-05-17 | 面向5g通信的高阻带抑制低通滤波器的制备封装工艺 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113315487B (zh) |
WO (1) | WO2022241815A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114928342B (zh) * | 2022-06-07 | 2024-02-06 | 江南大学 | 高隔离度低损耗集成无源微型双工器及其应用 |
CN115603690B (zh) * | 2022-11-15 | 2023-03-14 | 成都频岢微电子有限公司 | 基于ipd工艺的n77频段小型化滤波器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103812466A (zh) * | 2014-02-17 | 2014-05-21 | 东南大学 | 微机械悬臂梁式四状态可重构微波带通滤波器及制备方法 |
CN104935335A (zh) * | 2015-07-01 | 2015-09-23 | 东南大学 | 砷化镓基低漏电流双固支梁开关双栅锁相环电路 |
CN104935256A (zh) * | 2015-07-01 | 2015-09-23 | 东南大学 | 砷化镓基低漏电流双固支梁开关双栅倍频器 |
CN105070981A (zh) * | 2015-08-12 | 2015-11-18 | 谈赛桥 | 低通滤波器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3835260B2 (ja) * | 2001-11-19 | 2006-10-18 | 株式会社日立製作所 | 光ディスク装置 |
KR102318817B1 (ko) * | 2015-11-05 | 2021-10-28 | 삼성전자주식회사 | 무선통신 시스템에서 필터 뱅크 다중 반송파 기법을 위한 전처리 방법 및 장치 |
CN108988876B (zh) * | 2018-08-31 | 2020-09-15 | 上海华虹宏力半导体制造有限公司 | 5g通信射频开关系统 |
CN109951207A (zh) * | 2019-03-20 | 2019-06-28 | Oppo广东移动通信有限公司 | 射频系统及电子设备 |
CN211125947U (zh) * | 2020-02-13 | 2020-07-28 | 深圳市海拓达电子技术有限公司 | 一种专用于抗5g信号干扰的滤波器 |
-
2021
- 2021-05-17 CN CN202110532896.8A patent/CN113315487B/zh active Active
- 2021-05-28 WO PCT/CN2021/096739 patent/WO2022241815A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103812466A (zh) * | 2014-02-17 | 2014-05-21 | 东南大学 | 微机械悬臂梁式四状态可重构微波带通滤波器及制备方法 |
CN104935335A (zh) * | 2015-07-01 | 2015-09-23 | 东南大学 | 砷化镓基低漏电流双固支梁开关双栅锁相环电路 |
CN104935256A (zh) * | 2015-07-01 | 2015-09-23 | 东南大学 | 砷化镓基低漏电流双固支梁开关双栅倍频器 |
CN105070981A (zh) * | 2015-08-12 | 2015-11-18 | 谈赛桥 | 低通滤波器 |
Also Published As
Publication number | Publication date |
---|---|
WO2022241815A1 (zh) | 2022-11-24 |
CN113315487A (zh) | 2021-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10769546B1 (en) | Microwave integrated quantum circuits with cap wafer and methods for making the same | |
CN113315487B (zh) | 面向5g通信的高阻带抑制低通滤波器的制备封装工艺 | |
Jentzsch et al. | Theory and measurements of flip-chip interconnects for frequencies up to 100 GHz | |
US9836699B1 (en) | Microwave integrated quantum circuits with interposer | |
CN110036497B (zh) | 适用于宽带偏置的集成电子部件 | |
US9490220B2 (en) | Redistribution structures for microfeature workpieces | |
US20030168250A1 (en) | High frequency device packages and methods | |
JP2021531708A (ja) | ミリ波フィルタアレイ | |
JP2010081487A (ja) | コプレーナ線路及びその製造方法 | |
JP5476854B2 (ja) | コプレーナ線路及びその製造方法 | |
US20050224912A1 (en) | Circuit and method for enhanced low frequency switching noise suppression in multilayer printed circuit boards using a chip capacitor lattice | |
CN105474388A (zh) | 电磁干扰互连低的裸片封装体 | |
Wartenberg | Selected topics in RF coplanar probing | |
US20100059896A1 (en) | Coplaner waveguide and fabrication method thereof | |
CN113315486B (zh) | 面向5g通信的高阻带抑制低通滤波器 | |
Wang et al. | QFN-packaged bandpass filter with intertwined circular spiral inductor and integrated center-located capacitors using integrated passive device technology | |
JP2010122139A (ja) | 高周波プローブカード | |
KR102237899B1 (ko) | GaAs 기판 상에서 얽힌 인덕터들 및 수지상 커패시터를 구비하는 소형 대역통과 필터 | |
Rahimi et al. | In-substrate resonators and bandpass filters with improved insertion loss in K-band utilizing low loss glass interposer technology and superlattice conductors | |
Samanta et al. | Characterisation and application of embedded lumped elements in multilayer advanced thick-film multichip-module technology | |
US6483403B2 (en) | Filter element and fabrication thereof | |
US20160113108A1 (en) | Package-level electromagnetic interference shielding structures for a substrate | |
CN220209251U (zh) | 一种微波衰减器、超导量子计算机 | |
Samanta | Advanced Multilayer Components and Front-End Module for Millimetre-Wave and 5G Applications | |
WO2001011771A1 (fr) | Filtre lc et son procede de fabrication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |