CN105070981A - 低通滤波器 - Google Patents
低通滤波器 Download PDFInfo
- Publication number
- CN105070981A CN105070981A CN201510490934.2A CN201510490934A CN105070981A CN 105070981 A CN105070981 A CN 105070981A CN 201510490934 A CN201510490934 A CN 201510490934A CN 105070981 A CN105070981 A CN 105070981A
- Authority
- CN
- China
- Prior art keywords
- center conductor
- substrate
- pass filter
- coupling
- coupling line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
本发明涉及一种低通滤波器,包括基板,其具有第一表面,第一表面上设有相对隔开的讯号输入端口及讯号输出端口;中心导体,包含与讯号输入端口电性连接的第一端、与讯号输出端口电性连接的第二端及中央部;二接地面,各接地面在对应中心导体的中央部处设有一凹槽;第一耦合线,具有二开路端,二开路端分别伸入二接地面的凹槽内;二个第二耦合线,每个第二耦合线与中心导体之间形成一缝隙;四个第三耦合线,均具有馈入端及开路端,各第三耦合线的开路端与第一耦合线具有一间隙,可改变间隙的距离来调整低通滤波器的衰减特性与3-dB截止频率。所述低通滤波器通过上述结构可以达到简单结构、插入损失低、衰减率高等有益效果。
Description
技术领域
本发明涉及一种滤波器,尤其涉及一种低通滤波器。
背景技术
目前,由于芯片尺寸都系受限于被动组件而不是主动组件,因而发展微小化共平面波导(CPW)被动装置以缩小微波单片集成电路(MMICs)已成一种趋势。然而,整合于高阻值硅基板且应用于厘米波被动组件的操作频率大大受限制。
共平面波导(CPW)传输线在电阻率(ρ)为2500Ω-cm的高阻值硅基板上可测得在30GHz为0.1dB/mm,显示将被动装置设在高阻值硅基板上可应用于厘米波的操作。在现有技术上,利用质子布植(protonimplantation)将整合的共平面波导低通滤波器实现在电阻率(ρ)为100kΩ-cm的高阻值硅基板上。然而,使用质子布植方法所形成的共平面波导(CPW)低通滤波器在插入损失及衰减率等性能上仍有待改善。
因此有必要设计一种低通滤波器,以克服上述问题。
发明内容
本发明的目的在于克服现有技术之缺陷,提供了一种简单结构、插入损失低、衰减率高的低通滤波器。
本发明是这样实现的:
本发明提供一种低通滤波器,包括基板,其具有一第一表面,所述第一表面上设有相对隔开的一讯号输入端口及一讯号输出端口;一中心导体,其设于所述基板的第一表面上,并位于所述讯号输出端口与所述讯号输入端口之间,所述中心导体包含与所述讯号输入端口电性连接的一第一端、与所述讯号输出端口电性连接的一第二端及一中央部;二接地面,其设于所述基板的第一表面上,且分别位于所述中心导体的上下两侧,各接地面在对应所述中心导体的中央部处设有一凹槽;一第一耦合线,延伸通过所述中心导体的中央部且与所述中心导体呈垂直交叉,所述第一耦合线位于所述二接地面之间,并具有二开路端,所述二开路端分别伸入所述二接地面的凹槽内;二个第二耦合线,平行隔开设置,且相对的位于所述中心导体上下两侧,所述二个第二耦合线位于所述二接地面之间且与所述第一耦合线呈垂直交叉,每个第二耦合线与所述中心导体之间形成一缝隙;四个第三耦合线,均具有与中心导体电性连接的一馈入端及一开路端,各第三耦合线的开路端与所述第一耦合线具有一间隙,可改变所述间隙的距离来调整所述低通滤波器的衰减特性与3-dB截止频率。
进一步地,所述基板为悬浮基板、陶瓷基板、玻璃基板、玻璃纤维基板、碳氢化合物陶瓷基板、高温共烧陶瓷、低温共烧陶瓷、铁弗龙基板、铁弗龙玻璃纤维基板、铁弗龙陶瓷基板、硅基板、硅锗基板或砷化镓基板。
进一步地,所述基板采用电阻率为100kΩ-cm的高阻值硅基板。
进一步地,各接地面在对应讯号输入端口与讯号输出端口处分别设有一开路端残段。
进一步地,所述讯号输入端口和讯号输出端口的特性阻抗值为50Ω。
进一步地,各个第三耦合线均呈L型的耦合残段。
进一步地,其中二个第三耦合线分别位于所述中心导体的第一端上下两侧,另两个第三耦合线分别位于所述中心导体的第二端上下两侧;各个第三耦合线的开路端朝向第一耦合线且与第一耦合线之间形成所述间隙。
本发明具有以下有益效果:
二个第二耦合线平行隔开设置,且相对的位于所述中心导体上下两侧,所述二个第二耦合线位于所述二接地面之间且与所述第一耦合线呈垂直交叉,每个第二耦合线与所述中心导体之间形成一缝隙;四个第三耦合线,均具有与中心导体电性连接的一馈入端及一开路端,各第三耦合线的开路端与所述第一耦合线具有一间隙,可改变所述间隙的距离来调整所述低通滤波器的衰减特性与3-dB截止频率。本发明提供的低通滤波器通过上述结构可以达到简单结构、插入损失低、衰减率高等有益效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的低通滤波器的结构示意图;
图2为本发明实施例提供的低通滤波器的等效电路图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例,都属于本发明保护的范围。
如图1,本发明实施例提供一种低通滤波器1,所述低通滤波器1的特征在于衰减特性及3-dB的截止频率均为可调整。所述低通滤波器1包含一基板10,所述基板10具有一第一表面101及一第二表面102;所述基板10可为悬浮基板、陶瓷基板、玻璃基板、玻璃纤维基板、碳氢化合物陶瓷基板、高温共烧陶瓷、低温共烧陶瓷、铁弗龙基板、铁弗龙玻璃纤维基板、铁弗龙陶瓷基板、硅基板、硅锗基板或砷化镓基板等。本较佳实施例中,所述基板10采用电阻率为100kΩ-cm的高阻值硅基板。
如图1,所述基板10的第一表面101上设有相对分隔开的一讯号输入端口2和一讯号输出端口3,用于提供电磁波讯号的馈入与馈出;本较佳实施例中,所述讯号输入端口2和讯号输出端口3的特性阻抗值为50Ω,但也可使用其它的阻抗值。
如图1,所述低通滤波器1进一步包含一中心导体4、一第一耦合线5、二个第二耦合线6及四个第三耦合线7;所述中心导体4设于基板10的第一表面101上,并位于讯号输入端口2与讯号输出端口3之间;中心导体4具有一第一端41、一第二端42以及位于所述第一端41和第二端42中间处的一中央部43,中心导体4的第一端41与讯号输入端口2电性连接,第二端42与讯号输出端口3电性连接。所述基板10的第一表面101上设有位在所述中心导体4上下两侧的一第一接地面81和一第二接地面82,所述第一接地面81和所述第二接地面82与讯号输入端口2及讯号输出端口3形成接地-信号-接地之共面波导结构;本较佳实施例中,各接地面在对应中心导体4的中央部43处设有一凹槽83,且各接地面在对应讯号输入端口2与讯号输出端口3处分别设有一开路端残段84。
如图1,所述第一耦合线5延伸通过中心导体4的中央部43,且与所述中心导体4呈垂直交叉以形成并联分支;所述第一耦合线5位于第一接地面81和所述第二接地面82之间,并具有延伸在外的一第一开路端51及一第二开路端52,第一开路端51伸入第一接地面81的凹槽83内,第二开路端52伸入第二接地面82的凹槽83内。
如图1,所述二个第二耦合线6平行隔开设置,且相对的于所述中心导体4上下两侧。其中,一第二耦合线6位于中心导体4与第一接地面81之间,且与第一耦合线5呈垂直交叉,另一第二耦合线6位于中心导体4与第二接地面82之间,且与所述第一耦合线5呈垂直交叉,又各第二耦合线6具有二开路端61,且各第二耦合线6与中心导体4之间形成一串联缝隙44。
如图1,各第三耦合线7均呈L型的耦合残段,且具有与中心导体4电性连接的一馈入端71及一开路端72;其中二个第三耦合线7相对的位于中心导体4的第一端41上下两侧,另二个第三耦合线7相对的位于中心导体4的第二端42上下两侧;各第三耦合线7的开路端72朝向第一耦合线5且与第一耦合线5之间具有一预设间隙(s1);又在中心导体4上有第一距离(d1)参数及第二距离(d2)参数,所述第一距离(d1)是由所述第三耦合线7(L型耦合残段)的横向弯折段长度所决定,而所述第二距离(d2)是由所述第三耦合线7(L型耦合残段)的开路端72至所述第一耦合线5的间距所决定。
如图2,所述中心导体4及接地面81、82是个别用以实现串联电感与并联电容;在中心导体4与第二耦合线6之间的串联缝隙44与输入/输出部2、3可以分别等效于串联电感L1与L2;在中心导体4外的第一耦合线5、L型的第三耦合线7及接地面的开路端残段84可以分别等效于并联电感L3与并联电容C1。L3与C1的串联共振能产生接近通带边缘的传输零点,因而可提升该滤波器的止带抑制。
如图1和2,本发明实施例提供的低通滤波器1,可由改变所述L型耦合残段(第三耦合线7)的间隙(s1)与所述中心导体4的第一距离(d1)与第二距离(d2)等二参数来个别调整衰减特性及3-dB的截止频率。可由全波电磁模拟(EMsimulation)来分析各参数与衰减特性及3-dB截止频率之间的关系。具体测试分析如下:当所述中心导体4之长度定为1000μm时,L型耦合残段的间隙(s1)减低会产生更多的耦合使电容C1提升,因而,有限频率传输零点会快速下降且3-dB截止频率也会微降;当间隙(s1)为130μm、155μm及180μm时,其传输零点分别在36GHz、38GHz及39GHz。由于传输零点是由L3与C1的串联共振产生,使得所述通带边缘的频率裙部相当陡峭。此特征对于许多无线射频(RF)的传送器与接收器,在抑制虚频率及加强止带衰减的特性上相当有用。
以下探讨本发明实施例提供的低通滤波器1在不同第一距离d1或第二距离d2下的3-dB截止频率。当d1距离定为200μm且d2距离增加时,串联电感L1与并联L3增加使得3-dB截止频率下降。当d2距离为80μm、130μm、180μm及230μm时,其3-dB截止频率分别是33GHz、31GHz、29.4GHz及27.9GHz;同样,当d2之距离定为130μm且d1距离增加时,串联电感L1、并联电容C1与并联L3同时增加使得3-dB截止频率快速下降。当d1距离为150μm、200μm、250μm及300μm时,其3-dB截止频率分别是34GHz、31GHz、28.6.4GHz及26.5GHz。
具体的,所述低通滤波器1设在相对介电常数(er)11.9、厚度为540μm且电阻率(ρ)为100kΩ-cm的P型高阻值硅基板上,所述讯号输入端口2与所述讯号输出端口3的特性阻抗值为50Ω,中心导体4的宽度S为60μm,输入端与接地面的槽缝距离W为35μm,s1的距离为130μm,d1的距离200μm,d2的距离为130μm;此外,等效电路元素值可经由曲线拟合测得为:L1=0.3nH,L2=0.08nH,L3=0.28nH,C1=0.07pF。以HP8510C网络分析仪对所述实施例的低通滤波器1测试,可得所述低通滤波器1的面积为1000μm×1300μm,在31GHz接近λg/4×λg/3(λg是中心频率的导波长度)。因此,在相同特性下,依据本发明构成的低通滤波器1比现有的低通滤波器的尺寸有较大幅度的降低,使得其结构微小化,符合行业发展趋势。
本发明提供的低通滤波器1频率响应的仿真与实际测量数据表明,实际量测结果显示截止频率31GHz,通带透射的散射参数(S21)为-0.5±0.3dB,反射的散射参数(S11)为-15dB。另外,可以得知在36GHz的传输零点有-25dB的衰减,显示具有4.56dB/GHz的衰减斜度,对于止带特性有高灵敏度。通带插入损耗与3-dB截止频率的量测结果与由全波电磁模拟(EMsimulation)模拟的结果相接近。可得证设在高阻值硅基板上的本发明低通滤波器1可降低基板泄漏损失及抑制基板噪声。
另外,测量与模拟的群速延迟(groupdelay)介于0.02-00.6ns之间变化,且在整个通带的最大值为0.06ns,显示出本发明的低通滤波器1的反射信号用的群速延迟良好且稳定。
综上所述,本发明提供的低通滤波器通过上述结构可以达到简单结构、插入损失低、衰减率高等有益效果。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (7)
1.一种低通滤波器,其特征在于,包括基板,其具有一第一表面,所述第一表面上设有相对隔开的一讯号输入端口及一讯号输出端口;
一中心导体,其设于所述基板的第一表面上,并位于所述讯号输出端口与所述讯号输入端口之间,所述中心导体包含与所述讯号输入端口电性连接的一第一端、与所述讯号输出端口电性连接的一第二端及一中央部;
二接地面,其设于所述基板的第一表面上,且分别位于所述中心导体的上下两侧,各接地面在对应所述中心导体的中央部处设有一凹槽;
一第一耦合线,延伸通过所述中心导体的中央部且与所述中心导体呈垂直交叉,所述第一耦合线位于所述二接地面之间,并具有二开路端,所述二开路端分别伸入所述二接地面的凹槽内;
二个第二耦合线,平行隔开设置,且相对的位于所述中心导体上下两侧,所述二个第二耦合线位于所述二接地面之间且与所述第一耦合线呈垂直交叉,每个第二耦合线与所述中心导体之间形成一缝隙;
四个第三耦合线,均具有与中心导体电性连接的一馈入端及一开路端,各第三耦合线的开路端与所述第一耦合线具有一间隙,可改变所述间隙的距离来调整所述低通滤波器的衰减特性与3-dB截止频率。
2.如权利要求1所述的低通滤波器,其特征在于:所述基板为悬浮基板、陶瓷基板、玻璃基板、玻璃纤维基板、碳氢化合物陶瓷基板、高温共烧陶瓷、低温共烧陶瓷、铁弗龙基板、铁弗龙玻璃纤维基板、铁弗龙陶瓷基板、硅基板、硅锗基板或砷化镓基板。
3.如权利要求1或2所述的低通滤波器,其特征在于:所述基板采用电阻率为100kΩ-cm的高阻值硅基板。
4.如权利要求1所述的低通滤波器,其特征在于:各接地面在对应讯号输入端口与讯号输出端口处分别设有一开路端残段。
5.如权利要求4所述的低通滤波器,其特征在于:所述讯号输入端口和讯号输出端口的特性阻抗值为50Ω。
6.如权利要求1所述的低通滤波器,其特征在于:各个第三耦合线均呈L型的耦合残段。
7.如权利要求1或6所述的低通滤波器,其特征在于:其中二个第三耦合线分别位于所述中心导体的第一端上下两侧,另两个第三耦合线分别位于所述中心导体的第二端上下两侧;各个第三耦合线的开路端朝向第一耦合线且与第一耦合线之间形成所述间隙。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510490934.2A CN105070981A (zh) | 2015-08-12 | 2015-08-12 | 低通滤波器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510490934.2A CN105070981A (zh) | 2015-08-12 | 2015-08-12 | 低通滤波器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105070981A true CN105070981A (zh) | 2015-11-18 |
Family
ID=54500299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510490934.2A Pending CN105070981A (zh) | 2015-08-12 | 2015-08-12 | 低通滤波器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105070981A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020118522A1 (zh) * | 2018-12-11 | 2020-06-18 | 深圳市麦捷微电子科技股份有限公司 | 一种新型介质陶瓷低通滤波器 |
CN113315486A (zh) * | 2021-05-17 | 2021-08-27 | 无锡豪帮高科股份有限公司 | 面向5g通信的高阻带抑制低通滤波器 |
CN113315487A (zh) * | 2021-05-17 | 2021-08-27 | 无锡豪帮高科股份有限公司 | 面向5g通信的高阻带抑制低通滤波器的制备封装工艺 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201014030A (en) * | 2008-09-18 | 2010-04-01 | Tung Fang Inst Of Technology | Coplanar waveguide low-pass filter |
-
2015
- 2015-08-12 CN CN201510490934.2A patent/CN105070981A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201014030A (en) * | 2008-09-18 | 2010-04-01 | Tung Fang Inst Of Technology | Coplanar waveguide low-pass filter |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020118522A1 (zh) * | 2018-12-11 | 2020-06-18 | 深圳市麦捷微电子科技股份有限公司 | 一种新型介质陶瓷低通滤波器 |
CN113315486A (zh) * | 2021-05-17 | 2021-08-27 | 无锡豪帮高科股份有限公司 | 面向5g通信的高阻带抑制低通滤波器 |
CN113315487A (zh) * | 2021-05-17 | 2021-08-27 | 无锡豪帮高科股份有限公司 | 面向5g通信的高阻带抑制低通滤波器的制备封装工艺 |
CN113315487B (zh) * | 2021-05-17 | 2022-04-19 | 无锡豪帮高科股份有限公司 | 面向5g通信的高阻带抑制低通滤波器的制备封装工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105548771B (zh) | Ltcc滤波器测试板以及测试夹具 | |
CN104852112B (zh) | 一种频率和相位可重构的混合耦合器及其设计方法 | |
Gauthier et al. | W-Band finite ground coplanar waveguide (FGGPW) to microstrip line transition | |
CN104502878A (zh) | 微波GaAs衬底在片S参数微带线TRL校准件 | |
CN107910622B (zh) | 基于传输线结构的无反射带阻和低通滤波器 | |
CN105070981A (zh) | 低通滤波器 | |
JPWO2006090550A1 (ja) | 伝送路材料の誘電率測定方法およびこの誘電率測定方法を用いた電子部品の電気特性測定方法 | |
US8461938B2 (en) | Directional couplers for use in electronic devices, and methods of use thereof | |
CN107315098A (zh) | 微波共面测试探针及其制作方法 | |
CN103000977A (zh) | 一种宽带新型微带线三路功分器 | |
CN105244589B (zh) | 分支线耦合器及其制造方法 | |
CN111722088A (zh) | 用于pga封装微波测试夹具的校准件 | |
CN107895828B (zh) | 基于传输线结构的无反射带通和高通滤波器 | |
CN104659450A (zh) | 一种基于十字型谐振器的宽带差分带通滤波器 | |
CN214848990U (zh) | 一种渐变线定向耦合器 | |
US20150349396A1 (en) | Air Gap Creation In Electronic Devices | |
KR100578280B1 (ko) | 단순한 사각형의 결함 접지 구조를 이용한 비대칭 윌킨슨전력 분배기 | |
WO2001056108A9 (en) | Balun formed from symmetrical couplers and method for making same | |
CN104993200A (zh) | 共平面低通滤波器 | |
CN104752802A (zh) | 一种基于三维组装的定向电桥及组装工艺 | |
JP2018011055A (ja) | クロストーク及び反射損失を調整するプラグコネクタ | |
CA2202364C (en) | Surface mounted directional coupler | |
US20110227669A1 (en) | Method and apparatus for cable emulation | |
Beeresha et al. | CPW to microstrip transition using different CPW ground plane structures | |
Uysal et al. | A compact coplanar stripline lowpass filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151118 |