CN113315474B

CN113315474B - 一种基于电容耦合的谐波抑制边沿合成发射机

Info

Publication number: CN113315474B
Application number: CN202110579938.3A
Authority: CN
Inventors: 王科平; 崔梦倩; 魏国
Original assignee: Tianjin University
Current assignee: Tianjin University
Priority date: 2021-05-26
Filing date: 2021-05-26
Publication date: 2022-10-25
Anticipated expiration: 2041-05-26
Also published as: CN113315474A

Abstract

本发明公开一种基于电容耦合的谐波抑制边沿合成发射机，由延迟锁相环、数据选择器和谐波抑制边沿合成器组成，延迟锁相环用于产生具有固定相位差的低频信号，数据选择器进行数据调制，选择通过的多路低频信号送到基于电容耦合的谐波抑制边沿合成器中进行N倍频，通过电容耦合实现阶梯波的幅度和相位加权，得到具有谐波抑制功能的阶梯波载波，以实现抑制高频信号的三次和五次谐波。本发明所述的基于电容耦合的谐波抑制边沿合成发射机，由于电路不受输入频率限制，可适用于宽频带；且电路结构简单，通用性强，便于集成化。

Description

一种基于电容耦合的谐波抑制边沿合成发射机

技术领域

本发明涉及边沿合成发射机技术领域，特别是涉及一种基于电容耦合的谐波抑制边沿合成发射机。

背景技术

通常而言，收发系统传输的信号中除了基频信号外，还会存在其他谐波分量，比如三次谐波和五次谐波。这些谐波分量往往会对其他信道的信号产生干扰，而且会影响输出信号的质量，也会占用系统的功耗。此外，如果信号经过了非线性模块，由于非线性效应的影响，谐波的存在会严重损害需要的信号，比如三阶非线性模块导致的三阶交调现象。传统的发射机都会通过特定的滤波网络来滤除谐波，这些滤波网络往往会牺牲很大的面积。

边沿合成器是收发系统中常见的模块，用于将多组低频信号进行边沿合成，倍频为高频信号。传统的边沿合成器合成的高频信号波形往往为方波，方波中含有大量的高次谐波分量，如果不加以滤除，会对系统的性能产生很大的影响。

因此，为解决发射机中传统边沿合成器存在的谐波问题，尤其是三次谐波分量和五次谐波分量，迫切需要一种新型的边沿合成发射机，既可以实现N倍频的功能，又可以抑制合成波形的谐波分量。

发明内容

本发明的目的是针对现有技术中存在的技术缺陷，而提供一种基于电容耦合的谐波抑制边沿合成发射机。

为实现本发明的目的所采用的技术方案是：

一种基于电容耦合的谐波抑制边沿合成发射机，由延迟锁相环、数据选择器和谐波抑制边沿合成器组成，延迟锁相环用于产生具有固定相位差的低频信号，数据选择器进行数据调制，选择通过的多路低频信号送到基于电容耦合的谐波抑制边沿合成器中进行N倍频，通过电容耦合实现阶梯波的幅度和相位加权，得到具有谐波抑制功能的阶梯波载波，以实现抑制高频信号的三次和五次谐波。

其中，所述谐波抑制边沿合成器包括三组边沿耦合器；每一组边沿耦合器由N路级联的PMOS管、N路级联的NMOS管构成；

每路级联的PMOS管包括第一PMOS管与第二PMOS管，第一PMOS管的漏极与第二PMOS管的源极相接，N路级联的PMOS管中N个第一PMOS管的源极相接后接电源；

每路级联的NMOS管包括第一NMOS管、第二NMOS管；第二NMOS管的源极与第一NMOS管的漏极相接，N路级联的NMOS管中的第一NMOS管的源极相接后接地，N路级联的NMOS管中的第二NMOS管的漏极以及N路级联的PMOS管中N个第二PMOS管的漏极相接后通过一个电容接信号输出端OUT。

其中，三组边沿耦合器中的三个电容的比值为

本发明的基于电容耦合的谐波抑制边沿合成发射机，通过电路结构合成特定的阶梯波来抑制三次和五次谐波，且具有宽频带的优势，不受输入频率的限制，具有较好的应用前景。

附图说明

图1a-图1b分别是传统边沿合成器和基于电容耦合的谐波抑制边沿合成器的工作时序图；

图2是基于电容耦合的谐波抑制边沿合成器的电路示意图；

图3是本发明实施例边沿合成电路的电路示意图；

图4是本发明实施例的基于电容耦合的谐波抑制发射机的示意框图；

图5是本发明基于电容耦合的谐波抑制边沿合成器的工作状态图；

图6是本发明实施例的发射机仿真时域波形图；

图7是本发明实施例的发射机输出波形频谱图。

具体实施方式

以下结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例的基于电容耦合的谐波抑制边沿合成发射机，在基于方波的边沿合成技术(其工作原理如图1a所示)的基础上，通过电容耦合来实现阶梯波的幅度和相位加权，从而抑制高频信号的三次和五次谐波，其工作时序图如图1b所示。

本发明实施例的基于电容耦合的谐波抑制边沿合成发射机，由延迟锁相环(Delaylooked loop,DLL)、数据选择器(MUX)和谐波抑制边沿合成器组成，如图3所示，其中，基于电容耦合的谐波抑制边沿合成器的电路图如图2所示，由三个边沿合成电路EC(EdgeCombiner)和比值为

的三个电容组成，边沿合成电路EC由PMOS晶体管以及NMOS晶体管组成；其中，PMOS晶体管有两行，上边一行PMOS晶体管的源极接VDD，漏极接下一行PMOS晶体管源极，下边一行PMOS晶体管漏极连到一起，两行PMOS晶体管的栅极接输入低频信号；NMOS晶体管有两行，两行NMOS晶体管的栅极均接输入低频信号，最下边一行NMOS晶体管的源极都接到GND，其漏极分别接上一行NMOS晶体管的源极，处在上方的NMOS晶体管的漏极都接到一起，并与第二行PMOS晶体管的漏极相连一个EC的输出，该输出接一个电容F。三个电容的输出即为图1b所示的阶梯波，这种阶梯波本身就具备抑制三次和五次谐波的功能，合成这种波形就可省去了滤波器的使用，同时避免了三次谐波和五次谐波对电路的影响。

其中，边沿合成器如图3所示，即图2中的EC电路，图3中仅展示了N＝9时的边沿合成电路EC，由9路NMOS管支路和9路PMOS支路组成，PMOS管和NMOS管是作为开关使用的，图3中，Xi表示的是输入低频信号，在EC_B中，Xi表示的是Bi；在EC_C中，Xi表示的是Ci；在EC_D中，Xi表示的是Di。

NMOS支路的两个NMOS的栅极输入均为高电平时，该NMOS支路才会导通，将输出电压拉至GND电平；同理，PMOS支路的两个PMOS的栅极输入均为低电平时，该PMOS支路才会导通，将输出电压拉至VDD电平。

若为N倍频，则NMOS支路和PMOS支路的个数为N即可。谐波抑制边沿合成器将相位差为5°和10°的三组N路低频信号进行N倍频；同时由于电容的电荷求和以及振幅控制作用，可以得到具有谐波抑制功能的高频阶梯波信号。

本发明实施例的谐波抑制发射机如图3所示，由延迟锁相环(Delay looked loop,DLL)、数据选择器(MUX)和谐波抑制边沿合成器三部分组成。

其中，延迟锁相环用于产生具有固定相位差的低频信号A₁-A₇₂，相邻两路信号的相位差为5°，其中A_{(1+N*8，N＝0-8)}9路信号分别与A_{(2+N*8，N＝0-8)}9路信号和A_{(3+N*8，N＝0-8)}9路信号相差5°和10°；同理，A_{(5+N*8，N＝0-8)}9路信号分别与A_{(6+N*8，N＝0-8)}9路信号和A_{(7+N*8，N＝0}～₈₎9路信号相差5°和10°。

数据选择器(MUX)进行数据调制，根据需要选择通过A_{(1+N*8，N＝0-8)}、A_{(2+N*8，N＝0-8)}、A_{(3+N*8，N＝0-8)}三组低频信号或者通过A_{(5+N*8，N＝0-8)}、A_{(6+N*8，N＝0～8)}、A_{(7+N*8，N＝0-8)}三组低频信号，经过调制后的信号(B₁-B₉、C₁-C₉、D₁-D₉)被送到基于电容耦合的谐波抑制边沿合成器中进行倍频，得到具有谐波抑制功能的阶梯波载波。

信号输出端所设置的电感作为匹配网络的一部分，配合电容可滤除阶梯波中更高次的谐波分量，将阶梯波变为正弦波输出到天线上。

图1b中展示的V_OUT的6个电压状态，状态0、状态1、状态2、状态3分在图4中做详细说明。

状态0：输入信号中B₅和B₁、C₅和C₁以及D₅和D₁均为低电平，谐波抑制边沿合成器中所有NMOS管支路均为关断状态，三组导通的PMOS管通过三个电容将输出节点电压V_OUT拉至VDD。

状态1或是状态5：当信号B₁由低电平变为高电平时，EC_C和EC_D的两路PMOS管保持导通状态，由于信号B₆为高电平，使得谐波抑制边沿合成器中ECB的一路NMOS管支路导通，通过容值为F的电容将输出节点OUT的电压V_OUT下拉，于是输出节点V_OUT电压降低，其表达式为：

状态2或是状态4：电压V_OUT保持T/72时间后，信号C₁由低电平变为高电平，此时由于信号B₁和信号B₆继续保持为高电平，EC_B中的导通支路继续保持导通状态，PMOS管只有EC_D中的一路导通，由于信号C₆为高电平，使得谐波抑制边沿合成器中EC_C的一条支路开启，通过容值为

的电容继续将输出节点OUT的电压V_OUT下拉，电压V_OUT继续降低，此时其表达式为：

状态3：电压V_OUT保持T/72时间后，信号D₁由低电平变为高电平，由于D₆为高电平，使得谐波抑制边沿合成器中EC_D的一条NMOS管支路也开启，此时所有的PMOS管支路均没有导通，三组导通的NMOS管通过三个电容将输出节点电压V_OUT下拉至GND，此时电压V_OUT为0V。

V_oUT＝0

状态4：电压V_OUT保持T/36时间后，信号B₆由高电平变为低电平，使得谐波抑制边沿合成器中EC_B的NMOS管支路关断，PMOS管支路导通；而C₁和C₆，D₁和D₆保持为高电平，EC_C和EC_D中的NMOS支路继续保持导通状态，导通的PMOS管通过容值为F的电容将电压V_OUT上拉，此时V_OUT输出结果与状态2相同：

状态5：电压V_OUT保持T/72时间后，信号C₆由高电平变为低电平，使得谐波抑制边沿合成器中EC_C的NMOS管支路关断，PMOS管支路导通；仅D₁和D₆保持为高电平，EC_D中的NMOS管支路继续保持导通状态。EC_C中导通PMOS管支路通过容值为√2F的电容将电压V_OUT继续抬升，此时电压V_OUT输出结果与状态1相同：

电压V_OUT保持T/72时间后，信号D₆由高电平变为低电平，使得谐波抑制边沿合成器中EC_D的NMOS管支路关断，此时谐波抑制边沿合成器所有NMOS管支路均关断，V_OUT被三条导通的PMOS管通过三个电容上拉至VDD，重新回到状态0。电压V_OUT保持在VDD，经过T/36时间后，开始下一轮下拉和抬升的过程，并循环往复。经过以上过程，可以在节点OUT处得到呈阶梯状的输出波形，其周期T’即为电平下拉和抬升过程的时间之和：

基于电容耦合谐波的抑制边沿合成器能够将低频多相方波信号转换为阶梯波高频载波信号，并且该信号在理想情况具有很好的三次和五次谐波抑制度。

图5仅展示了注入48.1MHz(使用时不限于该频率)低频方波信号，输出433MHz的高频射频信号的时域波形图和输出波形频谱图，从仿真结果可以看出，本发明可以实现发射机的三、五次谐波的抑制。

本发明所述的基于电容耦合的谐波抑制边沿合成发射机，在保证边沿合成的前提下，很好地实现了三次和五次谐波的抑制，避免了高质量滤波器的使用，且可以消除后续非线性模块对基频的损害。

本发明所述的基于电容耦合的谐波抑制边沿合成发射机，其电路不受输入频率限制，可适用于宽频带；且电路结构简单，通用性强，便于集成化；电路中的有源器件MOS管处于开关状态，无源器件电容不消耗功率，具有功耗低和面积小的优点。

以上所述仅是本发明的优选实施方式，应当指出的是，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.基于电容耦合的谐波抑制边沿合成发射机，其特征在于，由延迟锁相环、数据选择器和谐波抑制边沿合成器组成，延迟锁相环用于产生具有固定相位差的低频信号，数据选择器进行数据调制，选择通过的多路低频信号送到基于电容耦合的谐波抑制边沿合成器中进行N倍频，通过电容耦合实现阶梯波的幅度和相位加权，得到具有谐波抑制功能的阶梯波载波，以实现抑制高频信号的三次和五次谐波；

所述谐波抑制边沿合成器包括三组边沿耦合器；每一组边沿耦合器由N路级联的PMOS管、N路级联的NMOS管构成；

每路级联的NMOS管包括第一NMOS管、第二NMOS管；第二NMOS管的源极与第一NMOS管的漏极相接，N路级联的NMOS管中的第一NMOS管的源极相接后接地，N路级联的NMOS管中的第二NMOS管的漏极以及N路级联的PMOS管中N个第二PMOS管的漏极相接后通过一个电容接信号输出端OUT；三组边沿耦合器中的三个电容的比值为

。