CN113271012B - 电力电子器件的间接串联拓扑及控制方法 - Google Patents

电力电子器件的间接串联拓扑及控制方法 Download PDF

Info

Publication number
CN113271012B
CN113271012B CN202110497556.6A CN202110497556A CN113271012B CN 113271012 B CN113271012 B CN 113271012B CN 202110497556 A CN202110497556 A CN 202110497556A CN 113271012 B CN113271012 B CN 113271012B
Authority
CN
China
Prior art keywords
power electronic
electronic devices
series
voltage
indirect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110497556.6A
Other languages
English (en)
Other versions
CN113271012A (zh
Inventor
刘基业
郑泽东
李驰
张志学
陈涛
苏亮亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
CRRC Zhuzhou Institute Co Ltd
Original Assignee
Tsinghua University
CRRC Zhuzhou Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, CRRC Zhuzhou Institute Co Ltd filed Critical Tsinghua University
Priority to CN202110497556.6A priority Critical patent/CN113271012B/zh
Publication of CN113271012A publication Critical patent/CN113271012A/zh
Application granted granted Critical
Publication of CN113271012B publication Critical patent/CN113271012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种电力电子器件的间接串联拓扑，用于提高所述电力电子器件的耐电压水平，其包括串联在一起的N个电力电子器件；所述N为偶数，且大于等于四；第N/2个电力电子器件和第N/2+1个电力电子器件的连接处为负载端。所述间接串联拓扑控制方法为：控制距离所述负载端最远的电力电子器件，到距离所述负载端最近的电力电子器件依次关断；当所有电力电子器件都关断后，再控制距离所述负载端最近的器件，到距离所述负载端最远的器件依次导通；本发明提出的控制方法不需要每个功率半导体器件同时开通和关断，因此对器件驱动信号同步性要求比较低，具有很强的鲁棒性。

Description

电力电子器件的间接串联拓扑及控制方法
技术领域
本发明涉及电力电子系统，具体是关于一种电力电子器件的间接串联拓扑及控制方法。
背景技术
电力电子技术在工业生产生活和军事等诸多领域都得到了广泛的应用，全控性电力电子功率器件如绝缘栅双极性晶体管(IGBT)或者金属-氧化物半导体场效应晶体管(MOSFET)是电力电子技术最基础也是最重要的元件，决定了电力电子技术的发展水平。单个电力电子器件的耐电压水平有限，通过器件串联可以提高器件的耐电压水平，提高电力电子系统的容量。
现有的电力电子器件串联方案，多采用首尾直接连接的方法，并使所有的电力电子器件同时开通和关断实现，以使得整体等效为一个耐电压等级更高的电力电子器件。该方案的最大挑战在于，如何实现多个电力电子器件静态过程中的电压均衡，和在开通和关断的动态过程中的电压均衡，以保证器件在长时间运行的可靠性，其中挑战最大的为动态电压均衡。
典型动态电压平衡的方法包括，使用缓冲吸收电路实现电压均衡和使用负反馈在驱动回路实现电压均衡。使用缓冲吸收电路实现电压均衡会降低电力电子器件的开关速度，增加器件开关损耗。利用负反馈在驱动回路实现电压均衡是利用电压传感器检测器件检测每个器件开关动态过程中的电压，并不断调整驱动信号来实现电压均衡的方法。该方法通常需要高精度、高带宽、小体积的传感器，在增加成本的同时也增加了电路体积和复杂性。
因此，如何解决上述问题，设计具有低损耗、结构简单、可靠性高、扩展性强等特点的电力电子器件串联方案是一个重要课题，对提高电力电子变换器的性能，拓展电力电子技术的应用领域具有非常重要的意义。
发明内容
针对上述问题，本发明的目的是提供一种电力电子器件的间接串联拓扑的控制方法，避免了电力电子器件的直接串联，因此不需要缓冲吸收电路或者电压传感器，避免了额外增加的开关损耗，结构简单，可靠性高。此外，相比于直接串联的方法，本发明提出的方案不需要器件同时开通和关断，对驱动回路的同步性要求比较低，输出电压为多个阶梯的电压波形，电磁兼容性更好。
为实现上述目的，本发明采取以下技术方案：一种电力电子器件的间接串联拓扑，用于提高所述电力电子器件的耐电压水平，所述电力电子器件的间接串联拓扑，其包括串联在一起的N个电力电子器件；所述N为偶数，且大于等于四；第N/2个电力电子器件和第N/2+1个电力电子器件的连接处为负载端；
每个所述电力电子器件的两端均并联实现静态电压均衡的电阻；
在所述串联在一起的N个电力电子器件的两端并联N/2个串联在一起的半桥母线电容；在不包括首尾2个电力电子器件的剩余的N-2个电力电子器件中，以所述负载端为中间点的镜像对称关系下，每M个电力电子器件两端并联M/2个串联在一起的钳位电容；所述M为偶数，且小于等于N-2；
在不包括首尾2个电力电子器件的剩余的N-2个电力电子器件中，以所述负载端为中间点的镜像对称关系下，每K个电力电子器件之间并联K/2个串联在一起的在动态过程中提供电流路径的二极管；所述K为偶数，且小于等于N-2；所述在动态过程中提供电流路径的二极管的导通电流方向与所述电力电子器件导通电流的方向相反；
在所述串联在一起的不包括首尾2个电力电子器件的N-2个电力电子器件中的每每个电力电子器件两端并联一个补偿电荷的器件。
所述的一种电力电子器件的间接串联拓扑，优选地，所述电力电子器件包括IGBT或MOSFET。
所述的一种电力电子器件的间接串联拓扑，优选地，所述补偿电荷的器件为电容或者二极管；
当所述补偿电荷的器件为二极管时，所述补充电荷的二极管的导通电流的方向与所述电力电子器件导通电流的方向相反。
另一方面还提供所述一种电力电子器件的间接串联拓扑的控制方法，包括所述N个电力电子器件不进行开通和关断动作的静态，如下：
当所述负载端到所述串联在一起的N个电力电子器件中的首端之间的T个电力电子器件均处于开通状态时，剩余的N-T个电力电子器件承受的电压为母线电压的一半，提高了所述间接串联拓扑的耐电压水平；所述T等于N/2；
当所述负载端到所述串联在一起的N个电力电子器件中的尾端之间的P个电力电子器件均处于开通状态时，剩余的N-P个电力电子器件承受的电压为母线电压的一半，提高了所述间接串联拓扑的耐电压水平；所述P等于N/2；
当所述N个电力电子器件均处于关断状态时，每个所述电力电子器件承受的电压为母线电压除以N，提高了所述间接串联拓扑的耐电压水平。
所述的一种电力电子器件的间接串联拓扑的控制方法，包括所述电力电子器件处于动态过程，如下：
控制距离所述负载端最远的电力电子器件，到距离所述负载端最近的电力电子器件依次关断；
当所有电力电子器件都关断后，再控制距离所述负载端最近的器件，到距离所述负载端最远的器件依次导通；所述电力电子器件处于动态的控制方法，提高了所述间接串联拓扑的耐电压水平。
所述的一种电力电子器件的间接串联拓扑的控制方法，优选地，所述N＝4，即串联在一起的电力电子器件为S1、S2、S3和S4。
所述的一种电力电子器件的间接串联拓扑的控制方法，优选地，当所述串联在一起的电力电子器件处于动态过程，所述负载端的电流io绝对值大于零，且方向为流出所述间接串联拓扑时，或者，所述负载电流io绝对值大于零，且方向为流入间接串联结构时，所述控制方法为：所述电力电子器件状态从S1和S2导通而S3和S4关断，切换到S3和S4导通而S1和S2关断。
所述的一种电力电子器件的间接串联拓扑的控制方法，优选地，当所述串联在一起的电力电子器件处于动态过程，所述负载端的电流io等于零时，所述控制方法包括：所述电力电子器件状态从S1和S2导通而S3和S4关断，切换到S3和S4导通而S1 和S2关断；或者，所述电力电子器件状态从S3和S4导通而S1和S2关断，切换到 S1和S2导通而S3和S4关断。
所述的一种电力电子器件的间接串联拓扑的控制方法，优选地，当所述串联在一起的电力电子器件处于动态过程，所述负载端的电流io绝对值大于零，且方向为流出所述间接串联拓扑时，或者，所述负载电流io绝对值大于零，且方向为流入间接串联结构时，所述控制方法为：状态从S3和S4导通而S1和S2关断，切换到S1和S2导通而S3和S4关断。
本发明由于采取以上技术方案，其具有以下优点：
首先，提出的控制方法不需要每个功率半导体器件同时开通和关断，因此对器件驱动信号同步性要求比较低，具有很强的鲁棒性。
其次，采用控制方法下，不管在静态条件下和动态条件下，电路中的电容电压近似相同，而不需要对电容电压进行任何控制，保证了器件在静态和开通、关断等动态条件下承受的电压均为母线电压的一半。
再次，电路对于外围电路如电容和二极管的要求非常小。其原因在于，比较大的输出电流io流过电容的时间非常短，大部分时间电容流过的电流都非常小，因此对电容值的要求非常小。
附图说明
图1是本发明的间接串联电力电子器件为四个时的形式1的拓扑图；
图2是本发明的间接串联电力电子器件为四个时的形式2的拓扑图；
图3是本发明的间接串联电力电子器件为六个时的形式1的拓扑图；
图4是本发明的间接串联电力电子器件为六个时的形式2的拓扑图；
图5是本发明的间接串联电力电子器件不进行开通和关断动作的静态的形式1的拓扑图；
图6是本发明的间接串联电力电子器件不进行开通和关断动作的静态的形式2的拓扑图；
图7是本发明的间接串联电力电子器件不进行开通和关断动作的静态的形式3的拓扑图；
图8(1)是负载电流io绝对值大于零，且方向为流出间接串联结构的动态的形式 1的拓扑图；
图8(2)是负载电流io绝对值大于零，且方向为流出间接串联结构的动态的形式 2的拓扑图；
图8(3)是负载电流io绝对值大于零，且方向为流出间接串联结构的动态的形式 3的拓扑图；
图8(4)是负载电流io绝对值大于零，且方向为流出间接串联结构的动态的形式 4的拓扑图；
图8(5)是负载电流io绝对值大于零，且方向为流出间接串联结构的动态的形式 5的拓扑图；
图9是图8(1)-图8(5)条件下的控制时序和输出电压波形图；
图10(1)是负载电流io绝对值大于零，且方向为流入间接串联结构的动态的形式1的拓扑图；
图10(2)是负载电流io绝对值大于零，且方向为流入间接串联结构的动态的形式2的拓扑图；
图10(3)是负载电流io绝对值大于零，且方向为流入间接串联结构的动态的形式3的拓扑图；
图10(4)是负载电流io绝对值大于零，且方向为流入间接串联结构的动态的形式4的拓扑图；
图10(5)是负载电流io绝对值大于零，且方向为流入间接串联结构的动态的形式5的拓扑图；
图11是图10(1)-图10(5)条件下的控制时序和输出电压波形图；
图12(1)是负载端的电流io等于零时，间接串联结构的动态的形式1的拓扑图；
图12(2)是负载端的电流io等于零时，间接串联结构的动态的形式2的拓扑图；
图12(3)是负载端的电流io等于零时，间接串联结构的动态的形式3的拓扑图；
图12(4)是负载端的电流io等于零时，间接串联结构的动态的形式4的拓扑图；
图12(5)是负载端的电流io等于零时，间接串联结构的动态的形式5的拓扑图；
图12(6)是负载端的电流io等于零时，间接串联结构的动态的形式6的拓扑图；
图13是图12(1)-图12(5)条件下的控制时序和输出电压波形图；
图14(1)是负载端的电流io等于零时，间接串联结构的动态的形式6的拓扑图；
图14(2)是负载端的电流io等于零时，间接串联结构的动态的形式7的拓扑图；
图14(3)是负载端的电流io等于零时，间接串联结构的动态的形式8的拓扑图；图14(4)是负载端的电流io等于零时，间接串联结构的动态的形式9的拓扑图；
图14(5)是负载端的电流io等于零时，间接串联结构的动态的形式10的拓扑图；
图14(6)是负载端的电流io等于零时，间接串联结构的动态的形式11的拓扑图；
图15是图14(1)-图14(6)条件下的控制时序和输出电压波形图；
图16(1)是负载电流io绝对值大于零，且方向为流出间接串联结构的动态的形式6的拓扑图；
图16(2)是负载电流io绝对值大于零，且方向为流出间接串联结构的动态的形式7的拓扑图；
图16(3)是负载电流io绝对值大于零，且方向为流出间接串联结构的动态的形式8的拓扑图；
图16(4)是负载电流io绝对值大于零，且方向为流出间接串联结构的动态的形式9的拓扑图；
图16(5)是负载电流io绝对值大于零，且方向为流出间接串联结构的动态的形式10的拓扑图；
图17是图16(1)-图16(5)条件下的控制时序和输出电压波形图；
图18(1)是负载电流io绝对值大于零，且方向为流入间接串联结构的动态的形式6的拓扑图；
图18(2)是负载电流io绝对值大于零，且方向为流入间接串联结构的动态的形式7的拓扑图；
图18(3)是负载电流io绝对值大于零，且方向为流入间接串联结构的动态的形式8的拓扑图；
图18(4)是负载电流io绝对值大于零，且方向为流入间接串联结构的动态的形式9的拓扑图；
图18(5)是负载电流io绝对值大于零，且方向为流入间接串联结构的动态的形式10的拓扑图；
图19是图18(1)-图18(5)条件下的控制时序和输出电压波形图；
图20是间接串联电路控制方法。
附图标记说明：
S1、S2、S3、S4、S5、S6均为MOSFET；
Rdc电阻；
C1、C2、C3、C4、C5、C6均为电解电容；
C1s、C2s、C3s、C4s均为电容；
D1、D2、D3、D4、D5、D6、D7、D8、D9、D10、D11、D12均为二极管；
Coss_S1-Coss_S6均为等效输出电容；Coss_D1-Coss_D12均为等效电容；
Vgs_S1标号为S1的MOSFET的栅源电压；
Vgs_S2标号为S2的MOSFET的栅源电压；
Vgs_S3标号为S3的MOSFET的栅源电压；
Vgs_S4标号为S4的MOSFET的栅源电压；
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“前”、“后”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的系统或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，使用术语“第一”、“第二”、“第三”等词语来限定零部件，仅仅是为了便于对上述零部件进行区别，如没有另行声明，上述词语并没有特殊含义，不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
如图2、图4所示，为电力电子器件的间接串联拓扑。
一种电力电子器件的间接串联拓扑，用于提高所述电力电子器件的耐电压水平，所述电力电子器件的间接串联拓扑，其包括串联在一起的N个电力电子器件；所述N 为偶数，且大于等于四；第N/2个电力电子器件和第N/2+1个电力电子器件的连接处为负载端；
每个所述电力电子器件的两端均并联实现静态电压均衡的电阻；
在所述串联在一起的N个电力电子器件的两端并联N/2个串联在一起的半桥母线电容；在不包括首尾2个电力电子器件的剩余的N-2个电力电子器件中，以所述负载端为中间点的镜像对称关系下，每M个电力电子器件两端并联M/2个串联在一起的钳位电容；所述M为偶数，且小于等于N-2；
在不包括首尾2个电力电子器件的剩余的N-2个电力电子器件中，以所述负载端为中间点的镜像对称关系下，每K个电力电子器件之间并联K/2个串联在一起的在动态过程中提供电流路径的二极管；所述K为偶数，且小于等于N-2；所述在动态过程中提供电流路径的二极管的导通电流方向与所述电力电子器件导通电流的方向相反；
在所述串联在一起的不包括首尾2个电力电子器件的N-2个电力电子器件中的每每个电力电子器件两端并联一个补偿电荷的器件。
所述电力电子器件包括IGBT或MOSFET。
如图1、图3所示：
所述补偿电荷的电容替换为补充电荷的二极管；所述补充电荷的二极管的导通电流的方向与所述电力电子器件导通电流的方向相反。
所述N＝4，即串联在一起的电力电子器件为S1、S2、S3和S4。如图1、图2所示。
所述N＝6，即串联在一起的电力电子器件为S1、S2、S3、S4、S5和S6。如图3、图4所示。
所述一种电力电子器件的间接串联拓扑的控制方法，包括所述N个电力电子器件不进行开通和关断动作的静态，如图5-7所示，如下：
当所述负载端到所述串联在一起的N个电力电子器件中的首端之间的T个电力电子器件均处于开通状态时，剩余的N-T个电力电子器件承受的电压为母线电压的一半，提高了所述间接串联拓扑的耐电压水平；所述T等于N/2；在S1和S2导通时的静态电压均衡如图5所示，此时S1和S2并联的电阻被短路，电压为0，其余四个电阻由于电阻的阻值相同，每个电阻两端电压均为母线电压E的一半，而静态条件下电容 C1-C3的电压决定于电阻的分压，因此电容C1-C3的电压均为母线电压E的一半，因此S3和S4承受的电压也均为母线电压E的一半。
当所述负载端到所述串联在一起的N个电力电子器件中的尾端之间的P个电力电子器件均处于开通状态时，剩余的N-P个电力电子器件承受的电压为母线电压的一半，提高了所述间接串联拓扑的耐电压水平；所述P等于N/2；如图6所示，在S3和S4 导通时的静态电压均衡，与图5类似，此时S1和S2承受的电压也均为母线电压E的一半。
当所述N个电力电子器件均处于关断状态时，每个所述电力电子器件承受的电压为母线电压除以N；如图7，在S1-S4全部关断时，由于电阻的阻值相同，与C1、C2 并联的两个电阻每个电阻两端电压为母线电压E的一半，与S1、S2、S3、S4并联的电阻每个电阻两端电压为母线电压E的1/4。故静态条件下电容C1-C3的电压均为母线电压E的一半，S1-S4承受的电压为母线电压E的四分之一。
综上所述，本发明可以在静态条件下实现电力半导体器件承受电压小于或者等于母线电压E的一半。所述电力电子器件处于静态的控制方法，提高了所述间接串联拓扑的耐电压水平。
所述一种电力电子器件的间接串联拓扑的控制方法，包括所述电力电子器件处于动态过程，如下：
控制距离所述负载端最远的电力电子器件，到距离所述负载端最近的电力电子器件依次关断；
当所有电力电子器件都关断后，再控制距离所述负载端最近的器件，到距离所述负载端最远的器件依次导通；所述电力电子器件处于动态的控制方法，提高了所述间接串联拓扑的耐电压水平。
具体的：
电路输出电压近似为0V和E(E为母线电压，其值等于U1+U2)的两电平方波电压，仅仅在动态切换过程中存在E/2的中间电压状态。动态过程中的控制方法为，控制距离输出uo最远的器件，如S1和S4，到距离uo最近的器件，如S2和S3，依次关断，当所有器件都关断后，再控制距离输出uo最近的器件到距离uo最远的器件依次导通，如图20所示间接串联电路控制方法。
以下以MOSFET为例进行说明。
当所述串联在一起的电力电子器件处于动态过程，所述负载端的电流io绝对值大于零，且方向为流出所述间接串联拓扑时，或者，所述负载电流io绝对值大于零，且方向为流入间接串联结构时，所述控制方法为：所述电力电子器件状态从S1和S2导通而S3和S4关断，切换到S3和S4导通而S1和S2关断。
具体为：
当所述负载端的电流io绝对值大于零，且方向为流出所述间接串联拓扑时，所述电力电子器件状态从S1和S2导通而S3和S4关断，切换到S3和S4导通而S1和S2 关断；
其过程如图8(1)、8(2)、8(3)、8(4)、8(5)所示，由于MOSFET和二极管的等效输出电容很小，在负载电流io绝对值大于零时很快被充电或者放电，因此分析中可以忽略等效输出电容Coss_S1-Coss_S4、Coss_D1-Coss_D4；
如图8(1),在S1和S2导通，电流io经过S1和S2流出，存在C1、S1、C3、D2 组成的回路，因此可以认为电压值U1和U3相等。
如图8(2),接下来关断S1，电流io流经S2、C3和S4，此时存在C2、S4、C3、 D1存在组成的回路，因此可以认为U2和U3相等。此种状态为中间状态，存在时间非常短，仅仅存在几十纳秒时间，故电压U3在本状态可以认为不变。
如图8(3),接下来关断S2，电流io流经S3和S4，此时同样存在C2、S4、C3、 D1组成的回路相等。此种状态为上下桥臂器件都关断的死区时间状态，在S2完成关断即可切换到下一状态。
如图8(4),在死区时间后接下来开通S3，电流io流依然经S3和S4。此种状态为中间状态，因此存在时间非常短，在S3完成开通即可切换到下一状态。
如图8(5),接下来开通S4，电流io流依然经S3和S4，切换完成。
从以上的分析看到，从S1和S2导通而S3和S4关断，切换到S3和S4导通而S1 和S2关断的过程中，存在C1、S1、C3、D2组成的回路，也存在C2、S4、C3、D1存在组成的回路，因此U1、U2和U3近似相等，且均等于直流电压E的一半。
器件S2和S3承受的电压为U3，S1和S4承受的电压为U1+U2-U3＝E/2，故S1-S4 承受的电压在情况1的动态切换过程中也均为直流电压源E的一半，图8(1)、8(2)、 8(3)、8(4)、8(5)的输出电压分别为E、E/2、0、0、0。因此在上述条件下的控制时序和输出电压波形如下图9所示。
具体为：
当所述负载电流io绝对值大于零，且方向为流入间接串联结构时，所述电力电子器件状态从S1和S2导通而S3和S4关断，切换到S3和S4导通而S1和S2关断
其过程如图10(1)、10(2)、10(3)、10(4)、10(5)所示，由于MOSFET 和二极管的等效输出电容很小，在负载电流io绝对值大于零时很快被充电或者放电，因此分析中可以忽略等效输出电容Coss_S1-Coss_S4、Coss_D1-Coss_D4；
如图10(1),在S1和S2导通时，电流io经过S1和S2流入，存在C1、S1、C3、 D2组成的回路，因此可以认为电压值U1和U3相等。
如图10(2),接下来关断S1，电流io依然经过S1和S2流入，此种状态为中间状态，存在时间非常短，仅仅存在几十纳秒时间。
如图10(3),接下来关断S2，电流io依然经过S1和S2流入，此种状态为上下桥臂器件都关断的死区时间状态，在S2完成关断即可切换到下一状态。
如图10(4),在死区时间后接下来开通S3，电流io经S3、C3和S1流入。此种状态为中间状态，因此存在时间非常短，在S3完成开通即可切换到下一状态，因此可以认为电压值U3不变。
如图10(5),接下来开通S4，电流io流经S3和S4，切换完成。此时存在C2、S4、 C3、D1组成的回路，因此可以认为电压值U2和U3相等。
从以上的分析看到，从S1和S2导通而S3和S4关断，切换到S3和S4导通而S1 和S2关断的过程中，存在C1、S1、C3、D2组成的回路，也存在C2、S4、C3、D1存在组成的回路，因此U1、U2和U3近似相等，且均等于直流电压E的一半。
电力电子器件S2和S3承受的电压为U3，S1和S4承受的电压为U1+U2-U3＝E/2，故S1-S4承受的电压在情况2的动态切换过程中也均为直流电压源E的一半，图10(1)、10(2)、10(3)、10(4)、10(5)的输出电压分别为E、E、E、E/2、0。因此在上述条件下的控制时序和输出电压波形如下图11所示。
当所述串联在一起的电力电子器件处于动态过程，所述负载端的电流io等于零时，所述控制方法包括：所述电力电子器件状态从S1和S2导通而S3和S4关断，切换到 S3和S4导通而S1和S2关断；或者，所述电力电子器件状态从S3和S4导通而S1和 S2关断，切换到S1和S2导通而S3和S4关断。
具体为：
当所述串联在一起的电力电子器件处于动态过程，所述负载端的电流io等于零时，所述控制方法包括：所述电力电子器件状态从S1和S2导通而S3和S4关断，切换到S3和S4导通而S1和S2关断；
此时由于负载电流等于零，无法对MOSFET和二极管的等效输出电容放电，分析中不可忽略等效输出电容Coss_S1-Coss_S4、Coss_D1-Coss_D4。
如图12(1),在S1和S2导通时，存在C1、S1、C3、D2组成的回路，因此可以认为电压值U1和U3相等，D2和D3的输出结电容Coss_D2和Coss_D3电压为0，D1和D4的输出结电容Coss_D1和Coss_D4，以及S3和S4的输出结Coss_S3和Coss_S4电容压为二分之一母线电压E/2。
如图12(2),接下来关断S1，由于不存在负载电流，S1关断后其输出结电容Coss_S1的电压依然为0。其他MOSFET器件和二极管的输出结电容电压保持不变。此种状态为中间状态，存在时间非常短，仅仅存在几十纳秒时间。
如图12(3),接下来关断S2，由于不存在负载电流，S2关断后其输出结电容Coss_S2的电压依然为0。其他MOSFET器件和二极管的输出结电容电压保持不变。此种状态为上下桥臂器件都关断的死区时间状态，在S2完成关断即可切换到下一状态。
如图12(4),在死区时间后接下来开通S3，开通后S2输出结电容Coss_S2和D3 输出结电容Coss_D2电压从0变为E/2，二者的充电电流流过C3并对其放电。C3的放电电荷为Coss_D3和Coss_S2存储电荷之和。此种状态为中间状态，存在时间非常短，仅仅存在几十纳秒时间。
如图12(5),接下来开通S4，开通后S1输出结电容Coss_S1电压从0变为E/2，D1 输出结电容Coss_D1电压从E/2变为0，且二者的冲(放)电电流流过C3并对其充电， C3的充电电荷为Coss_D1+Coss_S1存储电荷之和。
观察图12(4)和图12(5)的过程，由于S1-S4相同，D1-D4相同，故图12(5) 中C3充电电荷恰好等于图12(4)中C3的放电电荷，故综合整个过程C3既不充电也不放电，因此在S3和S4都导通时存在C2、S4、C3、D1组成的回路，如图12(6)所示。
从以上的分析看到，换流过程同时存在C1、S1、C3、D2组成的回路和C2、S4、 C3、D1存在组成的回路，因此U1、U2和U3近似相等，且均等于直流电压E的一半。
电力电子器件S2和S3承受的电压为U3，S1和S4承受的电压为U1+U2-U3＝E/2，故S1-S4在情况3中的动态切换过程中也均为直流电压源E的一半，图12(1)、12 (2)、12(3)、12(4)、12(5)的输出电压uo分别为E、E、E、E/2、0。因此在上述条件下的控制时序和输出电压波形如下图13所示。
此外，若不存在D3及其寄生电容Coss_D3，则C3的放电电荷为Coss_S2的存储电荷，充电电荷为Coss_D1+Coss_S1存储电荷之和，综合整个过程C3被充电，U3电压升高，在S3 和S4都导通时，D1反向偏置，不存在图12(6)中C2、S4、C3、D1组成的回路，不能够保证U1、U2和U3均为直流电压E的一半，半导体器件有可能会过压击穿。
具体为：
当所述串联在一起的电力电子器件处于动态过程，所述负载端的电流io等于零时，所述控制方法包括：所述电力电子器件状态从S3和S4导通而S1和S2关断，切换到 S1和S2导通而S3和S4关断。
其过程如图14(1)、14(2)、14(3)、14(4)、14(5)、14(6)、所示，此时由于负载电流等于零，无法对MOSFET和二极管的等效输出电容放电，分析中不可忽略等效输出电容Coss_S1-Coss_S4、Coss_D1-Coss_D4。
如图14(1),在S3和S4导通时，存在C2、S4、C3、D1组成的回路，因此可以认为电压值U2和U3相等，D1和D4的输出结电容Coss_D1和Coss_D4电压为零，D2和D3的输出结电容Coss_D2和Coss_D3，以及S1和S2的输出结Coss_S1和Coss_S2电容电压为二分之一母线电压E/2。
如图14(2),接下来关断S4，由于不存在负载电流，S4关断后其输出结电容Coss_S4的电压依然为0。其他MOSFET器件和二极管的输出结电容电压保持不变。此种状态为中间状态，存在时间非常短，仅仅存在几十纳秒时间。
如图14(3),接下来关断S3，由于不存在负载电流，S3关断后其输出结电容Coss_S3的电压依然为0。其他MOSFET器件和二极管的输出结电容电压保持不变。此种状态为上下桥臂器件都关断的死区时间状态，在S3完成关断即可切换到下一状态。
如图14(4),在死区时间后接下来开通S2，开通后S3输出结电容Coss_S3和D4输出结电容Coss_D4电压从零变为E/2，二者的充电电流流过C3并对其放电。C3的放电电荷为Coss_D4和Coss_S3存储电荷之和。此种状态为中间状态，存在时间非常短，在S2开通后即可过渡到下一状态。
如图14(5),接下来开通S1，开通后S4输出结电容Coss_S4电压从零变为E/2， D2输出结电容Coss_D2电压从E/2变为零，且二者的冲(放)电电流流过C3并对其充电。C3的充电电荷为Coss_D2+Coss_S4存储电荷之和。
观察图14(4)和图14(5)的过程，由于S1-S4相同，D1-D4相同，故图14(5) 中C3充电电荷恰好等于图14(4)中C3的放电电荷，故综合整个过程C3既不充电也不放电，因此在S1和S2都导通时存在C1、S1、C3、D2组成的回路，如图14(6)所示。
从以上的分析看到，换流过程同时存在C1、S1、C3、D2组成的回路和C2、S4、 C3、D1存在组成的回路，因此U1、U2和U3近似相等，且均等于直流电压E的一半。
电力电子器件S2和S3承受的电压为U3，S1和S4承受的电压为U1+U2-U3＝E/2，故S1-S4承受的电压在情况6的动态切换过程中也均为直流电压源E的一半，图14(1)、 14(2)、14(3)、14(4)、14(5)、14(6)的输出电压uo分别为0、E/2、E、E、 E、E。因此在上述条件下的控制时序和输出电压波形如下图15所示。
当所述串联在一起的电力电子器件处于动态过程，所述负载端的电流io绝对值大于零，且方向为流出所述间接串联拓扑时，或者，所述负载电流io绝对值大于零，且方向为流入间接串联结构时，所述控制方法为：状态从S3和S4导通而S1和S2关断，切换到S1和S2导通而S3和S4关断。
具体为：
当所述串联在一起的电力电子器件处于动态过程，所述负载端的电流io绝对值大于零，且方向为流出所述间接串联拓扑时，所述控制方法为：状态从S3和S4导通而 S1和S2关断，切换到S1和S2导通而S3和S4关断。
其过程如图16(1)、16(2)、16(3)、16(4)、16(5)所示，由于MOSFET 和二极管的等效输出电容很小，在负载电流io绝对值大于零时很快被充电或者放电，因此可以忽略等效输出电容Coss_S1-Coss_S4、Coss_D1-Coss_D4
如图16(1),在S3和S4导通，电流io经过S3和S4流出，存在C2、S4、C3、D1 组成的回路，因此可以认为电压值U2和U3相等。
如图16(2),接下来关断S4，电流io依然经过S3和S4流出，此种状态为中间状态，存在时间非常短，仅仅存在几十纳秒时间。
如图16(3),接下来关断S3，电流io依然经过S3和S4流出，此种状态为上下桥臂器件都关断的死区时间状态，在S3完成关断即可切换到下一状态。。
如图16(4),在死区时间后接下来开通S2，电流io经S2、C3和S4流出。此种状态为中间状态，因此存在时间非常短，在S2完成开通即可切换到下一状态，因此可以认为电压值U3不变。
如图16(5),接下来开通S1，电流io流经S1和S2，切换完成。此时存在C1、S1、 C3、D2组成的回路，因此可以认为电压值U1和U3相等。
从以上的分析看到，从S3和S4导通而S1和S2关断，切换到S1和S2导通而S3 和S4关断的过程中，存在C1、S1、C3、D2组成的回路，也存在C2、S4、C3、D1存在组成的回路，因此U1、U2和U3近似相等，且均等于直流电压E的一半。
器件S2和S3承受的电压为U3，S1和S4承受的电压为U1+U2-U3＝E/2，故S1-S4 承受的电压在情况2的动态切换过程中也均为直流电压源E的一半，图16(1)、16 (2)、16(3)、16(4)、16(5)的输出电压分别为0、0、0、E/2、E。因此在上述条件下的控制时序和输出电压波形如下图17所示。
具体为：
所述负载电流io绝对值大于零，且方向为流入间接串联结构时，所述控制方法为：状态从S3和S4导通而S1和S2关断，切换到S1和S2导通而S3和S4关断。
其过程如图18(1)、18(2)、18(3)、18(4)、18(5)所示，由于MOSFET 和二极管的等效输出电容很小，在负载电流io绝对值大于0时很快被充电或者放电，因此可以忽略等效输出电容Coss_S1-Coss_S4、Coss_D1-Coss_D4
如图18(1),在S3和S4导通，电流io经过S3和S4流入，存在C2、S4、C3、D1 组成的回路，因此可以认为电压值U2和U3相等。
如图18(2),接下来关断S4，电流io流经S3、C3和S1，此时存在C1、S1、 C3、D2组成的回路，因此可以认为U1和U3相等。此种状态为中间状态，存在时间非常短，仅仅存在几十纳秒时间，故电压U3在本状态可以认为不变。
如图18(3),接下来关断S3，电流io流经S1和S2，此时同样存在C1、S1、C3、 D2组成的回路。此种状态为上下桥臂器件都关断的死区时间状态，在S3完成关断即可切换到下一状态。
如图18(4),在死区时间后接下来开通S2，电流io流依然经S1和S2。此种状态为中间状态，因此存在时间非常短，在S2完成开通即可切换到下一状态。
如图18(5),接下来开通S1，电流io流依然经S1和S2，切换完成。
从以上的分析看到，从S3和S4导通而S1和S2关断，切换到S1和S2导通而S3 和S4关断的过程中，存在C1、S1、C3、D2组成的回路，也存在C2、S4、C3、D1存在组成的回路，因此U1、U2和U3近似相等，且均等于直流电压E的一半。
电力电子器件S2和S3承受的电压为U3，S1和S4承受的电压为U1+U2-U3＝E/2，故S1-S4在情况5的动态切换过程中承受的电压也均为直流电压源E的一半，图18(1)、 18(2)、18(3)、18(4)、18(5)的输出电压分别为0、E/2、E、E、E。因此在上述条件下的控制时序和输出电压波形如下图19所示。
根据如上动态过程的分析，可见在控制方法下，能够实现在任何输出电流方向下，各个状态下的切换，且切换过程中每个器件承受的电压最大为E/2，实现了器件间接串联的效果。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种电力电子器件的间接串联拓扑，其特征在于，用于提高所述电力电子器件的耐电压水平，包括串联在一起的N个电力电子器件；所述N为偶数，且大于等于四；第N/2个电力电子器件和第N/2 + 1 个电力电子器件的连接处为负载端；
每个所述电力电子器件的两端均并联实现静态电压均衡的电阻；
在所述串联在一起的N个电力电子器件的两端并联N/2个串联在一起的半桥母线电容；在不包括首尾2个电力电子器件的剩余的N-2个电力电子器件中，以所述负载端为中间点的镜像对称关系下，每M个电力电子器件两端并联M/2个串联在一起的钳位电容；所述M为偶数，且小于等于N-2；
在不包括首尾2个电力电子器件的剩余的N-2个电力电子器件中，以所述负载端为中间点的镜像对称关系下，每K个电力电子器件之间并联K/2个串联在一起的在动态过程中提供电流路径的二极管；所述K为偶数，且小于等于N-2；所述在动态过程中提供电流路径的二极管的导通电流方向与所述电力电子器件导通电流的方向相反；
在所述串联在一起的不包括首尾2个电力电子器件的N-2个电力电子器件中的每个电力电子器件两端并联一个补偿电荷的器件；
所述补偿电荷的器件为电容或者二极管；当所述补偿电荷的器件为二极管时，所述补偿电荷的二极管的导通电流的方向与所述电力电子器件导通电流的方向相反。
2.根据权利要求1所述的电力电子器件的间接串联拓扑，其特征在于，所述电力电子器件包括IGBT或MOSFET。
3.如权利要求1所述的一种电力电子器件的间接串联拓扑的控制方法，其特征在于，包括所述N个电力电子器件不进行开通和关断动作的静态，如下：
当所述负载端到所述串联在一起的N个电力电子器件中的首端之间的T个电力电子器件均处于开通状态时，剩余的N-T个电力电子器件承受的电压为母线电压的一半，提高了所述间接串联拓扑的耐电压水平；所述T等于N/2；
当所述负载端到所述串联在一起的N个电力电子器件中的尾端之间的P个电力电子器件均处于开通状态时，剩余的N-P个电力电子器件承受的电压为母线电压的一半，提高了所述间接串联拓扑的耐电压水平；所述P等于N/2；
当所述N个电力电子器件均处于关断状态时，每个所述电力电子器件承受的电压为母线电压除以N，提高了所述间接串联拓扑的耐电压水平。
4.如权利要求1所述的一种电力电子器件的间接串联拓扑的控制方法，其特征在于，包括所述电力电子器件处于动态过程，如下：
控制距离所述负载端最远的电力电子器件，到距离所述负载端最近的电力电子器件依次关断；
当所有电力电子器件都关断后，再控制距离所述负载端最近的器件，到距离所述负载端最远的器件依次导通；所述电力电子器件处于动态的控制方法，提高了所述间接串联拓扑的耐电压水平。
5.根据权利要求3或4所述的一种电力电子器件的间接串联拓扑的控制方法，其特征在于，
所述N = 4，则依次串联在一起的电力电子器件为S1、S2、S3和S4。
6.根据权利要求5所述的一种电力电子器件的间接串联拓扑的控制方法，其特征在于，
当所述串联在一起的电力电子器件处于动态过程，所述负载端的电流i o绝对值大于零，且方向为流出所述间接串联拓扑时，或者，所述负载电流i o绝对值大于零，且方向为流入间接串联结构时，所述控制方法为：所述电力电子器件状态从S1和S2导通而S3和S4关断，切换到S3和S4导通而S1和S2关断。
7.根据权利要求5所述的一种电力电子器件的间接串联拓扑的控制方法，其特征在于，
当所述串联在一起的电力电子器件处于动态过程，所述负载端的电流i o等于零时，所述控制方法包括：所述电力电子器件状态从S1和S2导通而S3和S4关断，切换到S3和S4导通而S1和S2关断；或者，所述电力电子器件状态从S3和S4导通而S1和S2关断，切换到S1和S2导通而S3和S4关断。
8.根据权利要求5所述的一种电力电子器件的间接串联拓扑的控制方法，其特征在于，
当所述串联在一起的电力电子器件处于动态过程，所述负载端的电流i o绝对值大于零，且方向为流出所述间接串联拓扑时，或者，所述负载电流i o绝对值大于零，且方向为流入间接串联结构时，所述控制方法为：状态从S3和S4导通而S1和S2关断，切换到S1和S2导通而S3和S4关断。
CN202110497556.6A 2021-05-07 2021-05-07 电力电子器件的间接串联拓扑及控制方法 Active CN113271012B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110497556.6A CN113271012B (zh) 2021-05-07 2021-05-07 电力电子器件的间接串联拓扑及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110497556.6A CN113271012B (zh) 2021-05-07 2021-05-07 电力电子器件的间接串联拓扑及控制方法

Publications (2)

Publication Number Publication Date
CN113271012A CN113271012A (zh) 2021-08-17
CN113271012B true CN113271012B (zh) 2022-04-19

Family

ID=77230358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110497556.6A Active CN113271012B (zh) 2021-05-07 2021-05-07 电力电子器件的间接串联拓扑及控制方法

Country Status (1)

Country Link
CN (1) CN113271012B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110149045A (zh) * 2019-05-17 2019-08-20 东南大学 一种高能效开关电容电源转换器
US10541623B1 (en) * 2019-01-14 2020-01-21 Infineon Technologies Ag Circuit with an input voltage divider and two half-bridges

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103607132A (zh) * 2013-11-28 2014-02-26 上海应用技术学院 具有容错拓扑的npc三电平逆变器电路及其控制方法
US9318974B2 (en) * 2014-03-26 2016-04-19 Solaredge Technologies Ltd. Multi-level inverter with flying capacitor topology

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541623B1 (en) * 2019-01-14 2020-01-21 Infineon Technologies Ag Circuit with an input voltage divider and two half-bridges
CN110149045A (zh) * 2019-05-17 2019-08-20 东南大学 一种高能效开关电容电源转换器

Also Published As

Publication number Publication date
CN113271012A (zh) 2021-08-17

Similar Documents

Publication Publication Date Title
WO2018045936A1 (zh) 升压功率变换电路和控制方法
US11139735B2 (en) Drive circuit, drive method and integrated circuit thereof
US6333665B1 (en) Gate circuit for insulated gate semiconductor device
CN105226975B (zh) Tnpc逆变器装置及其桥臂短路检测方法
US20140285241A1 (en) Driver circuit
WO2018102299A1 (en) Bootstrap capacitor over-voltage management circuit for gan transistor based power converters
WO2012141859A2 (en) Cascode switches including normally-off and normally-on devices and circuits comprising the switches
GB2034539A (en) Synthesising ac waveforms
US20170110965A1 (en) Power conversion apparatus
JP2012239061A (ja) スイッチング回路及び半導体モジュール
CN113271012B (zh) 电力电子器件的间接串联拓扑及控制方法
CN110336549B (zh) 一种基于双电压控制型器件的单驱动串联均压电路
JP2020054071A (ja) マルチレベル電力変換装置
US11888414B2 (en) Driving circuit and driving method
JP2020039204A (ja) 駆動対象スイッチの駆動回路
Palmer et al. The direct series connection of SiC MOSFETs
JP2019140890A (ja) ３レベル電力変換装置
JP7068636B2 (ja) 電力変換装置
US10938319B2 (en) Power conversion apparatus
JP2002094363A (ja) 絶縁ゲート型半導体素子のゲート駆動回路、絶縁ゲート型半導体素子およびそれらを用いた電力変換装置
WO2023017648A1 (ja) スイッチング素子の駆動回路及びスイッチング回路
WO2020104324A1 (en) Operating a modular multilevel converter
JP7258113B1 (ja) 電力変換装置
JP2020205491A (ja) 集積回路、半導体装置
JP7301243B2 (ja) ゲート駆動回路及び電力変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant