CN113270481B - 掺杂浓度渐变的圆形漂移区半导体器件及其制备方法 - Google Patents

掺杂浓度渐变的圆形漂移区半导体器件及其制备方法 Download PDF

Info

Publication number
CN113270481B
CN113270481B CN202110547013.0A CN202110547013A CN113270481B CN 113270481 B CN113270481 B CN 113270481B CN 202110547013 A CN202110547013 A CN 202110547013A CN 113270481 B CN113270481 B CN 113270481B
Authority
CN
China
Prior art keywords
drift region
region
arc
substrate
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110547013.0A
Other languages
English (en)
Other versions
CN113270481A (zh
Inventor
张春伟
向振宇
李阳
岳文静
高嵩
阚皞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Jinan
Original Assignee
University of Jinan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Jinan filed Critical University of Jinan
Priority to CN202110547013.0A priority Critical patent/CN113270481B/zh
Publication of CN113270481A publication Critical patent/CN113270481A/zh
Application granted granted Critical
Publication of CN113270481B publication Critical patent/CN113270481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种掺杂浓度渐变的圆形漂移区半导体器件及其制备方法，包括：半导体衬底，以及位于半导体衬底表面的漂移区；所述漂移区与半导体衬底之间的边界为圆弧；在所述漂移区全部区域或者设定的部分区域内，其各位置的掺杂浓度处于
Figure DDA0003073889560000011
到
Figure DDA0003073889560000012
之间，其中，Ec为漂移区材料的临界击穿电场强度，ε0为真空介电常数，εr为漂移区材料的相对介电常数，q为单位电荷量，R为相应位置到所述圆弧所在圆心的距离。本发明通过将器件的掺杂浓度渐变，会使器件的电场集中效应对电场的影响与漂移区空间电荷区对电场的影响相互抵消，从而使器件获得极佳的耐压能力。

Description

掺杂浓度渐变的圆形漂移区半导体器件及其制备方法
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种掺杂浓度渐变的圆形漂移区半导体器件及其制备方法。
背景技术
本部分的陈述仅仅是提供了与本发明相关的背景技术信息，不必然构成在先技术。
功率半导体器件具有高的关断耐压能力和高的开态电流流通能力，广泛应用于电机驱动芯片、电源管理芯片及各种电源管理系统，这些应用要求功率半导体器件具有高的击穿电压和低的导通电阻，而击穿电压和导通电阻是一对相互矛盾的参数，如何缓解两个参数之间的矛盾、使器件同时具备高击穿电压和低导通电阻一直是困扰功率半导体器件设计者的重要问题。虽然现有技术提出了漂移区为圆形的半导体器件结构，但是没有给出器件漂移区的掺杂方式，仅仅将器件漂移区改为圆形无法优化器件的电场分布，无法有效解决器件击穿电压和导通电阻的矛盾。
另外，碳化硅、氮化镓、氧化镓和金刚石等宽禁带材料具有高的禁带宽度和大的临界击穿电场，在功率半导体器件制备方面具有明显的优势，然而宽禁带半导体材料的制备和掺杂困难，尤其是P型氮化镓材料的制备非常困难，使得现有氮化镓器件难以制备P型体区，因此，无需P型区的氮化镓器件结构对于GaN材料的应用具有重要价值，利用异质结界面处的二维电子气形成的高电子迁移率晶体管是一种无需P型区的器件结构，虽然高电子迁移率晶体管无需P型区，但是，为了实现器件耐压，它的缓冲层必须为高阻层，这导致高阻层无法用于器件的电流流通，不利于器件电流能力的提升。
发明内容
为了解决上述问题，本发明提出了一种掺杂浓度渐变的圆形漂移区半导体器件及其制备方法，该器件具有均匀的电场分布和高的耐压能力，而且所提出的器件制备方法具有较低的制备成本。
根据本发明实施例的第一个方面，公开了一种掺杂浓度渐变的圆形漂移区半导体器件，包括：半导体衬底，以及位于半导体衬底表面的漂移区；所述漂移区与半导体衬底之间的边界为圆弧；
在所述漂移区全部区域或者设定的部分区域内，其各位置的掺杂浓度处于
Figure BDA0003073889540000021
到
Figure BDA0003073889540000022
之间，其中，Ec为漂移区材料的临界击穿电场强度，ε0为真空介电常数，εr为漂移区材料的相对介电常数，q为单位电荷量，R为相应位置到所述圆弧所在圆心的距离。
根据本发明实施例的第二个方面，公开了一种掺杂浓度渐变的近似圆形漂移区半导体器件，包括：半导体衬底，以及位于半导体衬底表面的漂移区；所述漂移区与半导体衬底之间的边界为椭圆弧形，或者由两段或两段以上的弧连接而成的多段弧形；
基于所述椭圆弧或多段弧确定一个等效圆弧；
所述漂移区全部区域或者设定的部分区域内，其各位置的掺杂浓度处于
Figure BDA0003073889540000023
到
Figure BDA0003073889540000024
之间，其中，Ec为漂移区材料的临界击穿电场强度，ε0为真空介电常数，εr为漂移区材料的相对介电常数，q为单位电荷量，Re为相应位置到所述等效圆弧所在圆心的距离。
根据本发明实施例的第三个方面，公开了一种电源管理芯片，采用上述的半导体器件。
根据本发明实施例的第四个方面，公开了一种半导体器件的制备方法，包括：
利用光刻胶在衬底表面形成刻蚀窗口；
利用刻蚀技术对刻蚀窗口中的衬底进行刻蚀，使刻蚀窗口中心正下方的衬底刻蚀深度达到设定的要求；
利用各向同性的刻蚀技术对衬底继续进行刻蚀，使衬底上刻蚀出凹陷区域，并去除光刻胶；各向同性刻蚀技术将使所述凹陷区域的边界呈现出圆弧或者椭圆弧，或者由两段或两段以上的弧连接而成的多段弧形，或者由直线段与所述圆弧或椭圆弧或多段弧形连接而成的近似圆形的形状；
在刻蚀后的衬底上沉积带有设定掺杂浓度的材料，不同沉积厚度处材料的掺杂浓度根据设计需要逐渐变化，从而形成掺杂浓度渐变的漂移区，沉积的总厚度根据设计需要进行调整；
利用化学机械抛光工艺，将设定平面上方的沉积材料和衬底去除，遗留在原凹陷区域的沉积材料即形成了掺杂浓度渐变的边界形状为圆弧形或者近似圆弧形的漂移区。
与现有技术相比，本发明的有益效果是：
(1)本发明器件的漂移区呈圆形或近似圆形，会为器件引入电场集中效应，通过将器件的掺杂浓度按照特定规律形成浓度渐变型漂移区会使器件的电场集中效应对电场的影响与漂移区空间电荷区对电场的影响相互抵消，从而使器件漂移区的电场呈现均匀分布，从而使器件获得极佳的耐压能力。
(2)本发明器件结构对于衬底浓度要求精度低，衬底浓度大于
Figure BDA0003073889540000041
即可，这大大降低了衬底的制备成本和制备难度。
(3)本发明通过将沟道区和漂移区与衬底利用介质层隔开，可以提供一种不含P型体区的半导体器件，将栅电极与沟道区之间形成肖特基接触，或者将沟道区厚度降低至足够小，即可通过栅电极控制沟道区的通断。
(4)本发明结构中的衬底与漂移区之间存在介质层时，衬底材料可以与漂移区材料不同，衬底材料可以选用工艺成熟、成本低的材料，以提高衬底的质量、降低衬底的成本。
(5)本发明提供了一种实现圆形渐变掺杂漂移区的方法，该方法可以制造出非常接近圆弧形的漂移区，并且能够有效控制器件漂移区的掺杂浓度变化。
本发明的其他特征和附加方面的优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本方面的实践了解到。
附图说明
图1是本发明提供的采用掺杂浓度渐变的圆形漂移区的场效应晶体管示例图，其中，漂移区与衬底之间的边界是弧度为1/2π的圆弧；
图2(a)和图2(b)分别是本发明提供的采用掺杂浓度渐变的圆形漂移区的场效应晶体管示意图，其中，漂移区由圆形漂移区和侧面漂移区组成；
图3是本发明提供的采用掺杂浓度渐变的圆形漂移区的场效应晶体管示意图，其中，漂移区由圆形漂移区和表面漂移区构成；
图4是本发明提供的采用掺杂浓度渐变的圆形漂移区的场效应晶体管示意图，其中，漂移区表面存在表面掺杂层；
图5是本发明提供的采用掺杂浓度渐变的圆形漂移区的场效应晶体管示意图，其中，漏极接触区为圆形凹陷形状；
图6是本发明提供的采用掺杂浓度渐变的圆形漂移区的场效应晶体管示意图，其中，漂移区与衬底之间存在一层介质层；
图7是本发明提供的采用掺杂浓度渐变的圆形漂移区的场效应晶体管示意图，其中，漂移区与衬底、沟道层与衬底之间设有介质层；
图8(a)和图8(b)是本发明提供的采用掺杂浓度渐变的圆形漂移区的场效应晶体管示意图，其中，漂移区的边界为两段弧组成的多段弧形；
图9是本发明提供的采用掺杂浓度渐变的圆形漂移区的二极管示意图；
图10是本发明提供的采用掺杂浓度渐变的圆形漂移区的二极管示意图，其中，阳极与漂移区形成肖特基接触；
图11是本发明提供的采用掺杂浓度渐变的圆形漂移区的二极管示意图，其中，圆弧形介质层将漂移区与衬底隔开；
图12是本发明提供的采用掺杂浓度渐变的圆形漂移区的二极管示意图，其中，阳极与漂移区之间形成肖特基接触；
图13是本发明提供的采用掺杂浓度渐变的圆形漂移区的二极管示意图，其中，阳极与P型阳极接触区形成欧姆接触；
图14(a)-(e2)分别是本发明提供的圆形漂移区制备方法与流程示意图；
其中，1.衬底，2.漂移区，3.P型体区，4.衬底接触区，5.源极，6.源极接触区，7.栅极，8.栅介质层，9.漏极，10.漏极接触区，11.缓冲区，12.侧面漂移区，13.表面漂移区，14.表面掺杂层，15.介质层，16.沟道区，17.阳极，18.P型阳极接触区，19.阴极，20.阴极接触区。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本发明使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
实施例一
根据本发明的实施例，公开了一种掺杂浓度渐变的圆形漂移区半导体器件，本实施例以场效应晶体管为例进行说明；参照图1，具体包括：衬底1，位于衬底1上方的P型体区3和漂移区2；
P型体区3表面设有衬底接触区4、源极接触区6和栅介质层8，衬底接触区4和源极接触区6上方连接有源极5，栅介质层8上方设有栅极7；
漂移区2表面设有缓冲区11，缓冲区11表面设有漏极接触区10，漏极接触区10表面设有漏电极9。
其中，漂移区2与半导体衬底1之间的全部或设定的部分边界为圆弧；圆弧的弧度位于1/3π到2/3π之间；本实施例图1示出的是漂移区2与半导体衬底1之间的全部边界为圆弧，圆弧弧度为1/2π。
作为可选的实施方式，圆弧远离漂移区2上表面的端点与圆弧所在圆心的连线，与竖直方向之间的夹角大于等于0°，小于等于30°；优选的，所述夹角为0°，即圆弧远离漂移区2上表面的端点与圆弧所在圆心的连线为竖直方向的直线,当夹角为0度时，漂移区2为一个扇形，其电场分布与漂移区为标准圆形时相同，此时电场分布最佳，当夹角增大时，漂移区2可视作扇形的基础上增加/减少一部分，增加/减少的部分会改变电场分布，使电场分布偏离最佳状态，从而降低器件的耐压能力。
需要说明的是，由于工艺制备上的偏差，实际制备出的漂移区2与半导体衬底1之间的边界可能会与标准的圆弧略有偏差，但是其实现的效果及技术方案的实质与本专利相同，也在本专利的保护范围之内。
由于漂移区呈圆形或近似圆形，会为器件引入电场集中效应，因此，本实施例中，通过将器件的掺杂浓度按照特定规律形成浓度渐变型漂移区会使器件的电场集中效应对电场的影响与漂移区空间电荷区对电场的影响相互抵消，从而使器件漂移区的电场显现均匀分布，从而使器件获得极佳的耐压能力。
具体地，本实施例漂移区2全部区域或者设定的部分区域内，各位置的掺杂浓度处于
Figure BDA0003073889540000071
到
Figure BDA0003073889540000072
之间，其中，Ec为漂移区材料的临界击穿电场强度，ε0为真空介电常数，εr为漂移区材料的相对介电常数，q为单位电荷量，R为相应位置到所述圆弧所在圆心的距离。
作为进一步地方案，漂移区2全部区域或者设定的部分区域内，各位置的掺杂浓度处于
Figure BDA0003073889540000073
到
Figure BDA0003073889540000074
之间。
作为更进一步地方案，漂移区2全部区域或者设定的部分区域内，各位置的掺杂浓度为
Figure BDA0003073889540000075
此时，各位置的掺杂浓度与该位置到所述圆弧所在圆心的距离成反比关系。此时，在器件反向耐压情况下，器件漂移区掺杂杂质引起的空间电荷对电场的影响正好可以与漂移区2的形状引起的电场集中效应相互抵消，使漂移区2内的电场实现均匀分布的效果，从而使器件获得极佳的耐压能力。
当然，受到工艺条件或其他因素影响，漂移区2全部区域或者设定的部分区域内，各位置的掺杂浓度偏离
Figure BDA0003073889540000081
时，比如：各位置的掺杂浓度处于
Figure BDA0003073889540000082
到
Figure BDA0003073889540000083
之间，或者处于
Figure BDA0003073889540000084
到
Figure BDA0003073889540000085
之间；空间电荷的作用和电场集中效应的作用依然可以部分抵消，使得漂移区2内的电场分布比较均匀，使器件获得较好的耐压能力，掺杂浓度偏离
Figure BDA0003073889540000086
越多，耐压能力降低越多。
需要说明的是，半导体材料的临界击穿电场强度Ec会受到材料生长质量和材料掺杂等因素的影响，从而偏离该材料的理论值，实际应用本发明方案时，Ec可以选取漂移区材料实际的临界击穿电场强度值。
作为参考，下面给出了漂移区2采用不同材料时的最佳掺杂浓度示例：
当漂移区2采用硅材料时，临界击穿场强的典型值采用3.0×105V/cm，材料区掺杂浓度为
Figure BDA0003073889540000087
当R为5微米时，掺杂浓度应为3.92×1015cm-3；
当漂移区2采用碳化硅材料时，临界击穿场强的典型值采用3.0×106V/cm，材料区掺杂浓度为
Figure BDA0003073889540000088
当R为5微米时，掺杂浓度应为3.22×1016cm-3；
当漂移区2采用氮化镓材料时，临界击穿场强的典型值采用4.0×106V/cm，材料区掺杂浓度为
Figure BDA0003073889540000089
当R为5微米时，掺杂浓度应为3.98×1016cm-3。
本实施例中，对于衬底浓度的要求精度低，衬底1的掺杂浓度大于
Figure BDA00030738895400000810
即可，其中，r为漂移区边界所形成的圆弧的曲率半径；这样可以避免器件耐压状态下衬底1和P型体区3的耗尽层宽度相差过大，从而避免栅极介质8靠近漂移区2的末端处出现电场峰值而提前击穿；同时大大降低了衬底的制备成本和制备难度。
作为一种可选的实施方式，在形成漂移区2和P型体区3之间插入侧面漂移区12，以避免栅极7覆盖漂移区2，破坏漂移区2内的电场分布，如图2(a)所示。
作为一种可选的实施方式，受到制作工艺的影响，在形成漂移区2的同时，会在漂移区2的侧面形成侧面漂移区12，如图2(b)所示。
作为一种可选的实施方式，在漂移区2的上表面设有表面漂移区13，能够进一步增加器件的电流流通面积，增加器件电流能力，如图3所示。
作为一种可选的实施方式，在漂移区2内设有表面掺杂层14，表面掺杂层14的掺杂浓度根据需要进行设置，这样能够进一步降低器件表面的电阻，增加器件电流能力，如图4所示。
作为一种可选的实施方式，器件的漏极接触区10的表面为凹陷的圆形，从而增加漏极9与漏极接触区10的接触面积，降低漏极的接触电阻，如图5所示。
作为一种可选的实施方式，器件的漂移区2和衬底1之间的全部区域或部分区域设有介质层15；漂移区2与介质层15之间的边界为圆弧；由于介质层的存在，衬底材料可以与漂移区材料有所不同，衬底材料可以选用工艺成熟、成本低的材料，以提高衬底的质量、降低衬底的成本。图6示出了在漂移区2和衬底1之间介质层15的示例。
作为另一种可选的实施方式，参照图7，在漂移区2和衬底1之间设有介质层15，同时，还设置沟道区16，在沟道区16与半导体衬底1之间也设置介质层；沟道区16、源极接触区6和漂移区2均设置在介质层之上；此时，衬底1上方无需设置P型体区3，沟道区与衬底之间，漂移区与衬底之间均利用介质层隔开；将栅电极与沟道区之间形成肖特基接触，或者将沟道区厚度降低至足够小，即可通过栅电极控制沟道区的通断。
实施例二
根据本发明的实施例，公开了一种掺杂浓度渐变的圆形漂移区半导体器件，本实施例以场效应晶体管为例进行说明；具体包括：衬底1，位于衬底1上方的P型体区3和漂移区2；P型体区3表面设有衬底接触区4、源极接触区6和栅介质层8，衬底接触区4和源极接触区6上方连接有源极5，栅介质层8上方设有栅极7；漂移区2表面设有缓冲区11，缓冲区11表面设有漏极接触区10，漏极接触区10表面设有漏电极9。
本实施例结构与实施例一的区别在于：漂移区2与半导体衬底1之间的边界为椭圆弧，或者由两段或两段以上的弧连接而成的多段弧。这是由于工艺制备上的偏差，使得实际制备出的漂移区2边界与标准的圆形弧有偏差。
本实施例中，基于所述椭圆弧或多段弧确定一个等效的圆弧；确定等效圆弧的方法可以选择以下两种方式：
①以等效圆弧与椭圆弧或多段弧的边界重合线段的长度总和最大为原则进行确定，如图8(a)所示；
②以等效圆弧与椭圆弧或多段弧的边界所围成面积之和最小为原则进行确定，如图8(b)所示；
③将圆心置于漏极9的下表面中距离源极5最远的端点处，制作不同半径的圆，截取这些圆中位于衬底1和漂移区2中的部分构成多条圆弧，漂移区2和衬底1之间的边界与所述多条圆弧首尾相连后围成的面积最小时所对应的那一条圆弧为等效圆弧。
当然，本领域技术人员也可以根据实际需要选择其他方式确定等效圆弧，本实施例不作限制。
确定等效圆弧以后，漂移区2全部区域或者设定的部分区域内，各位置的掺杂浓度与实施例一中方案相同，只是掺杂浓度的确定公式中，R为相应位置到所述等效圆弧所在圆心的距离；
本实施例的其他技术方案与实施例一中均相同，此处不再赘述。
实施例三
根据本发明的实施例，公开了一种掺杂浓度渐变的圆形漂移区半导体器件，本实施例以二极管为例进行说明；参照图9，具体包括：半导体衬底1，位于半导体衬底1上方的衬底接触区4和漂移区2；衬底接触区4上方连接有阳极17；漂移区2表面设有缓冲区11，缓冲区11表面设有阴极接触区20，阴极接触区20表面设有阴极19。
其中，漂移区2与半导体衬底1之间的全部或部分边界为圆弧；圆弧的弧度位于1/3π到2/3π之间；本实施例图9示出的是漂移区2与半导体衬底1之间的全部边界为圆弧，圆弧弧度为1/2π。
作为可选的实施方式，圆弧远离漂移区2上表面的端点与圆弧所在圆心的连线，与竖直方向之间的夹角大于等于0°，小于等于30°；优选的，所述夹角为0°，即圆弧远离漂移区2上表面的端点与圆弧所在圆心的连线为竖直方向的直线。
需要说明的是，由于工艺制备上的偏差，实际制备出的漂移区2与半导体衬底1之间的边界可能会与标准的圆弧略有偏差，但是其实现的效果及技术方案的实质与本专利相同，也在本专利的保护范围之内。
与实施例一中相同，由于漂移区呈圆形或近似圆形，会为器件引入电场集中效应，因此，本实施例中，通过将器件的掺杂浓度按照特定规律形成浓度渐变型漂移区会使器件的电场集中效应对电场的影响与漂移区空间电荷区对电场的影响相互抵消，从而使器件漂移区的电场显现均匀分布，从而使器件获得极佳的耐压能力。
具体地，本实施例漂移区2全部区域或者设定的部分区域内，各位置的掺杂浓度处于
Figure BDA0003073889540000121
到
Figure BDA0003073889540000122
之间，其中，Ec为漂移区材料的临界击穿电场强度，ε0为真空介电常数，εr为漂移区材料的相对介电常数，q为单位电荷量，R为相应位置到所述圆弧所在圆心的距离。
作为进一步地方案，漂移区2全部区域或者设定的部分区域内，各位置的掺杂浓度处于
Figure BDA0003073889540000123
到
Figure BDA0003073889540000124
之间。
作为更进一步地方案，漂移区2全部区域或者设定的部分区域内，各位置的掺杂浓度为
Figure BDA0003073889540000125
此时，各位置的掺杂浓度与该位置到所述圆弧所在圆心的距离成反比关系。此时，在器件反向耐压情况下，器件漂移区掺杂杂质引起的空间电荷对电场的影响正好可以与漂移区2的形状引起的电场集中效应相互抵消，使漂移区2内的电场实现均匀分布的效果，从而使器件获得极佳的耐压能力。
当然，受到工艺条件或其他因素影响，漂移区2全部区域或者设定的部分区域内，各位置的掺杂浓度偏离
Figure BDA0003073889540000126
时，比如：各位置的掺杂浓度处于
Figure BDA0003073889540000127
到
Figure BDA0003073889540000128
之间，或者处于
Figure BDA0003073889540000129
到
Figure BDA00030738895400001210
之间；空间电荷的作用和电场集中效应的作用依然可以部分抵消，使得漂移区2内的电场分布比较均匀，使器件获得较好的耐压能力，掺杂浓度偏离
Figure BDA00030738895400001211
越多，耐压能力降低越多。
需要说明的是，半导体材料的临界击穿电场强度Ec会受到材料生长质量和材料掺杂等因素的影响，从而偏离该材料的理论值，实际应用本发明方案时，Ec可以选取漂移区材料实际的临界击穿电场强度值。
作为一种可选的实施方式，阳极17还与漂移区2之间形成肖特基接触，从而形成肖特基二极管和PN结二极管相结合的结构，如图10所示。
作为一种可选的实施方式，漂移区2和衬底1之间的全部区域或者设定部分区域存在介质层15，漂移区2和介质层15之间的边界的圆弧，从而使衬底可以采用半导体或者金属等与漂移区材料不同的材料，降低衬底成本，图11显示了漂移区2和衬底1之间全部区域均存在介质层15的情况。
进一步地，在漂移区2的上表面设有表面漂移区13，可以增加器件的电流流通面积，增加器件电流能力，如图12所示。
进一步地，阳极17通过P型阳极接触区18与漂移区相连，如图13所示。
作为一种可选的实施方式，在形成漂移区2的同时，在漂移区2的侧面或者漂移区2与阳极17之间形成侧面漂移区12。
作为一种可选的实施方式，在漂移区2内设有表面掺杂层14，表面掺杂层14的掺杂浓度根据实际情况确定，能够进一步降低器件表面的电阻，增加器件电流能力。
作为一种可选的实施方式，器件的阴极接触区20的表面为凹陷的圆形，从而增加阴极19与阴极接触区20的接触面积，降低阴极的接触电阻。
实施例四
根据本发明的实施例，公开了一种掺杂浓度渐变的圆形漂移区半导体器件，本实施例以二极管为例进行说明；具体包括：半导体衬底1，位于半导体衬底1上方的衬底接触区4和漂移区2；衬底接触区4上方连接有阳极17；漂移区2表面设有缓冲区11，缓冲区11表面设有阴极接触区20，阴极接触区20表面设有阴极19。
本实施例结构与实施例三的区别在于：漂移区2与半导体衬底1之间的边界为漂移区2的边界为椭圆弧，或者由两段或两段以上的弧连接而成的多段弧。这是由于工艺制备上的偏差，使得实际制备出的漂移区2边界与标准的圆形弧有偏差。
本实施例中，基于所述椭圆弧或多段弧确定一个等效的圆弧；确定等效圆弧的方法可以选择以下两种方式：
①以等效圆弧与椭圆弧或多段弧的边界重合线段的长度总和最大为原则进行确定；
②以等效圆弧与椭圆弧或多段弧的边界所围成面积之和最小为原则进行确定；
③将圆心置于阳极19的下表面中距离阴极17最远的端点处，制作不同半径的圆，截取这些圆中位于衬底1和漂移区2中的部分构成多条圆弧，漂移区2和衬底1之间的边界与所述多条圆弧首尾相连后围成的面积最小时所对应的那一条圆弧为等效圆弧。
当然，本领域技术人员也可以根据实际需要选择其他方式确定等效圆弧，本实施例不作限制。
确定等效圆弧以后，漂移区2全部区域或者设定的部分区域内，各位置的掺杂浓度与实施例三中方案相同，只是掺杂浓度的确定公式中，R为相应位置到所述等效圆弧所在圆心的距离；
本实施例的其他技术方案与实施例三中均相同，此处不再赘述。
实施例五
根据本发明的实施例，公开了一种掺杂浓度渐变的圆形漂移区半导体器件的制备方法，由于实际的半导体制备工艺通常会一次性制备左右对称的两个器件，为便于技术人员理解，图14(a)-(e2)展示了一次性制备左右对称的两个圆形漂移区的方法，主要包括以下过程：
(1)利用光刻胶在衬底1表面形成刻蚀窗口，如图14(a)所示；
(2)利用刻蚀技术对衬底1进行刻蚀，使刻蚀窗口中心正下方的衬底刻蚀深度达到设定深度，设定深度为0到刻蚀窗口的宽度大小之间的一个数值；
作为一种可选的实施方式，刻蚀窗口范围内各处的衬底1的刻蚀深度均为刻蚀窗口宽度大小的50％，如图14(b1)所示；
作为另一种可选的实施方式，刻蚀窗口中心正下方的衬底的刻蚀深度为刻蚀窗口宽度大小的50％，并且刻蚀窗口范围内衬底1的表面为凹陷的圆弧形，如图14(b2)所示。
(3)利用各向同性的刻蚀技术对衬底1继续进行刻蚀，使衬底1上刻蚀出凹陷区域，各向同性刻蚀将使凹陷区域的边界呈现出圆弧或者椭圆弧，或者由两段或两段以上的弧连接而成的多段弧形，或者由直线段与所述圆弧或椭圆弧或多段弧形连接而成的近似圆弧的形状；如图14(c)所示。
(4)去除光刻胶；
(5)沉积介质层；
需要说明的是，本领域技术人员可以根据漂移区2与衬底1之间是否需要存在介质而选择是否沉积介质层，本实施例中未沉积介质层；
(6)沉积带有设定掺杂浓度的漂移区材料，并随着沉积厚度的增加而逐渐改变所沉积材料的掺杂浓度，从而使凹陷区域填充上掺杂浓度渐变的漂移区材料；
需要说明的是，漂移区材料的沉积厚度可以根据实际需要设定，使凹陷区域完全填满，如图14(d1)所示，或者使凹陷区域不填满，如图14(d2)所示；
(7)利用化学机械抛光工艺，将设定平面上方的沉积材料和衬底1去除，遗留在原凹陷区域的沉积材料即形成了掺杂浓度渐变的边界形状为圆弧形或者近似圆弧形的漂移区；
本领域技术人员应当理解，设定平面的位置可以根据实际需要进行设置；本实施例中的圆弧形指的是标准圆的弧；近似圆弧形指的是所形成的形状接近标准圆的弧，但是会存在一定的偏差，比如：椭圆弧，或者由两段或两段以上的弧连接而成的多段弧形，或者由直线段与所述圆弧或椭圆弧或多段弧形连接而成的近似圆弧的形状。
作为一种可选的实施方式，设定平面为原衬底的上表面，即图14(a)中衬底1的上表面处，基于这种设定，图14(d1)经过化学机械抛光后结果如图14(e1)所示，图14(d2)经过化学机械抛光后的结果如图14(e2)所示；
作为一种可选的实施方式，设定平面与衬底1的上表面平行，位于衬底1上表面的上方0.2r到衬底1上表面的下方0.2r的范围内，其中，r为所述漂移区边界所形成圆弧的曲率半径。
本实施例方法可以制造出非常接近圆弧形的漂移区，并且能够有效控制器件漂移区的掺杂浓度变化。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (9)

1.一种掺杂浓度渐变的圆形漂移区半导体器件，包括：半导体衬底，以及位于半导体衬底表面的漂移区；其特征在于，所述漂移区与半导体衬底之间的全部边界或者设定的部分边界为圆弧；所述漂移区与半导体衬底之间设定的部分区域或者全部区域设置介质层，漂移区与介质层之间的全部边界或者设定的部分边界为圆弧；
在所述漂移区全部区域或者设定的部分区域内，其各位置的掺杂浓度处于
Figure FDA0003668233020000011
到
Figure FDA0003668233020000012
之间，其中，Ec为漂移区材料的临界击穿电场强度，ε0为真空介电常数，εr为漂移区材料的相对介电常数，q为单位电荷量，R为相应位置到所述圆弧所在圆心的距离。
2.一种掺杂浓度渐变的近似圆形漂移区半导体器件，包括：半导体衬底，以及位于半导体衬底表面的漂移区；其特征在于，所述漂移区与半导体衬底之间的边界为椭圆弧形，或者由两段或两段以上的弧连接而成的多段弧形；所述漂移区与半导体衬底之间设定的部分区域或者全部区域设置介质层，漂移区与介质层之间的全部边界或者设定的部分边界为圆弧；
基于所述椭圆弧或多段弧确定一个等效圆弧；
所述漂移区全部区域或者设定的部分区域内，其各位置的掺杂浓度处于
Figure FDA0003668233020000013
到
Figure FDA0003668233020000014
之间，其中，Ec为漂移区材料的临界击穿电场强度，ε0为真空介电常数，εr为漂移区材料的相对介电常数，q为单位电荷量，Re为相应位置到所述等效圆弧所在圆心的距离。
3.如权利要求1或2所述的半导体器件，其特征在于，所述衬底掺杂浓度大于
Figure FDA0003668233020000015
其中，Ec为漂移区材料的临界击穿电场强度，ε0为真空介电常数，εr为漂移区材料的相对介电常数，q为单位电荷量，r为所述圆弧或等效圆弧的曲率半径。
4.如权利要求1或2所述的半导体器件，其特征在于，所述圆弧的弧度处于1/3π到2/3π之间；
或者，所述等效圆弧的弧度处于1/3π到2/3π之间。
5.如权利要求1或2所述的半导体器件，其特征在于，所述圆弧远离漂移区上表面的端点与所述圆弧所在圆心形成的连线与竖直方向之间的夹角大于等于0°，小于等于30°；
或者，所述等效圆弧远离漂移区上表面的端点与所述等效圆弧所在圆心形成的连线与竖直方向之间的夹角大于等于0°，小于等于30°。
6.如权利要求1或2所述的半导体器件，其特征在于，所述漂移区的上表面或侧面连接条形漂移区；
或者，所述漂移区的上表面存在一层表面掺杂层，所述表面掺杂层的掺杂浓度根据需要确定。
7.如权利要求1或2所述的半导体器件，其特征在于，所述半导体衬底之上设有沟道区，在所述沟道区与半导体衬底之间设置介质层。
8.一种电源管理芯片，其特征在于，采用权利要求1-7任一项所述的半导体器件。
9.一种半导体器件的制备方法，其特征在于，包括：
利用光刻胶在衬底表面形成刻蚀窗口；
利用刻蚀技术对刻蚀窗口中的衬底进行刻蚀，使刻蚀窗口中心正下方的衬底刻蚀深度达到设定的要求；
利用各向同性的刻蚀技术对衬底继续进行刻蚀，使衬底上刻蚀出凹陷区域，并去除光刻胶；各向同性刻蚀技术将使所述凹陷区域的边界呈现出圆弧或者椭圆弧，或者由两段或两段以上的弧连接而成的多段弧形，或者由直线段与所述圆弧或椭圆弧或多段弧形连接而成的近似圆弧的形状；
在刻蚀后的衬底上沉积带有设定掺杂浓度的材料，不同沉积厚度处材料的掺杂浓度根据设计需要逐渐变化，从而形成掺杂浓度渐变的漂移区，沉积的总厚度根据设计需要进行调整；
利用化学机械抛光工艺，将设定平面上方的沉积材料和衬底去除，遗留在原凹陷区域的沉积材料即形成了掺杂浓度渐变的边界形状为圆弧形或者近似圆弧形的漂移区。
CN202110547013.0A 2021-05-19 2021-05-19 掺杂浓度渐变的圆形漂移区半导体器件及其制备方法 Active CN113270481B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110547013.0A CN113270481B (zh) 2021-05-19 2021-05-19 掺杂浓度渐变的圆形漂移区半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110547013.0A CN113270481B (zh) 2021-05-19 2021-05-19 掺杂浓度渐变的圆形漂移区半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113270481A CN113270481A (zh) 2021-08-17
CN113270481B true CN113270481B (zh) 2022-10-25

Family

ID=77231861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110547013.0A Active CN113270481B (zh) 2021-05-19 2021-05-19 掺杂浓度渐变的圆形漂移区半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113270481B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690233B (zh) * 2021-09-22 2024-03-08 江苏吉莱微电子股份有限公司 一种可增强通流能力的单向esd保护器件及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680996A (zh) * 2017-09-14 2018-02-09 电子科技大学 横向功率器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179097A (zh) * 2007-11-30 2008-05-14 电子科技大学 Soi高压器件
US20120094457A1 (en) * 2010-10-14 2012-04-19 Ann Gabrys Sti-aligned ldmos drift implant to enhance manufacturability while optimizing rdson and safe operating area
CN105097922A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 一种soi功率ldmos场效应晶体管的结构及其制造方法
US20180019335A1 (en) * 2016-07-15 2018-01-18 Global Power Technologies Group, Inc. Graded and stepped epitaxy for constructing power circuits and devices
CN107768424B (zh) * 2017-09-11 2021-06-18 西安电子科技大学 一种具有多环电场调制衬底的宽带隙半导体横向超结双扩散晶体管
CN108565294B (zh) * 2017-11-20 2021-01-19 中国电子科技集团公司第五十五研究所 一种外延层变掺杂浓度的碳化硅二极管及其制备方法
CN108054194B (zh) * 2017-11-30 2020-09-22 南京邮电大学 一种具有三维横向变掺杂的半导体器件耐压层

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680996A (zh) * 2017-09-14 2018-02-09 电子科技大学 横向功率器件

Also Published As

Publication number Publication date
CN113270481A (zh) 2021-08-17

Similar Documents

Publication Publication Date Title
USRE47641E1 (en) Semiconductor device with super junction region
KR100491989B1 (ko) 리서프층을 갖춘 전력용 반도체장치 및 그 제조방법
US11552172B2 (en) Silicon carbide device with compensation layer and method of manufacturing
US8563987B2 (en) Semiconductor device and method for fabricating the device
JP2007116190A (ja) 半導体素子およびその製造方法
CN111799322B (zh) 面向高频应用的双沟槽型SiC MOSFET结构及制造方法
KR20010062630A (ko) 반도체 디바이스 및 그 제조방법
CN110718546A (zh) 在源极接触沟槽中具有集成的伪肖特基二极管的功率mosfet
US20210351296A1 (en) Semiconductor device and manufacturing method thereof
CN106711191B (zh) 具有终端保护区的超结半导体器件及其制造方法
WO2013121519A1 (ja) Ｉｇｂｔ、及び、ｉｇｂｔの製造方法
CN111725304A (zh) 绝缘栅极型半导体装置
KR101589904B1 (ko) 반도체장치
CN113270481B (zh) 掺杂浓度渐变的圆形漂移区半导体器件及其制备方法
US20200312969A1 (en) Semiconductor device
KR100750411B1 (ko) 반도체 디바이스 제조 방법
CN105529369A (zh) 一种半导体元胞结构和功率半导体器件
CN113284954A (zh) 一种高沟道密度的碳化硅mosfet及其制备方法
CN112993021B (zh) 横向双扩散金属氧化物半导体场效应管
JP2001015747A (ja) 半導体装置
CN115084236B (zh) 沟槽栅功率mosfet及其制造方法
CN113270480B (zh) 一种氮化镓功率器件及其制备方法
CN112909075A (zh) 一种具有电荷平衡结构的沟槽mosfet及其制作方法
KR102062050B1 (ko) 결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체
US8072027B2 (en) 3D channel architecture for semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant