CN113270136A - 测试Nand-flash坏块的控制方法及控制系统 - Google Patents
测试Nand-flash坏块的控制方法及控制系统 Download PDFInfo
- Publication number
- CN113270136A CN113270136A CN202110607418.9A CN202110607418A CN113270136A CN 113270136 A CN113270136 A CN 113270136A CN 202110607418 A CN202110607418 A CN 202110607418A CN 113270136 A CN113270136 A CN 113270136A
- Authority
- CN
- China
- Prior art keywords
- nand
- flash
- test
- read
- bad block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 229
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004891 communication Methods 0.000 claims abstract description 23
- 238000012797 qualification Methods 0.000 claims description 7
- 238000005259 measurement Methods 0.000 claims description 6
- 238000010200 validation analysis Methods 0.000 claims description 4
- 238000004458 analytical method Methods 0.000 abstract description 4
- 230000015654 memory Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- ATHVAWFAEPLPPQ-VRDBWYNSSA-N 1-stearoyl-2-oleoyl-sn-glycero-3-phosphocholine Chemical compound CCCCCCCCCCCCCCCCCC(=O)OC[C@H](COP([O-])(=O)OCC[N+](C)(C)C)OC(=O)CCCCCCC\C=C/CCCCCCCC ATHVAWFAEPLPPQ-VRDBWYNSSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- 238000013441 quality evaluation Methods 0.000 description 1
- 238000009418 renovation Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种测试Nand‑flash坏块的控制方法及系统，方法包括：将Nand‑flash和测试板卡通信连接；将上位机和测试板卡通信连接；控制上位机对Nand‑flash进行开卡操作；控制上位机对Nand‑flash进行读写测试；本发明提出的测试Nand‑flash坏块的控制方法，能够在Nand‑flash未焊接至实际应用产品时，即对Nand‑flash的可靠性质量指标进行测试，即直接将Nand‑flash通过安装于测试板卡，再通过上位机来进行读写测试，并基于读写测试前的测前信息，和读写测试后的测后信息来进行分析，以得到测试结果信息。
Description
技术领域
本发明涉及存储设备控制技术领域，具体涉及一种测试Nand-flash坏块的控制方法及控制系统。
背景技术
固态硬盘(Solid State Drives，SSD)内部是由多片Nand-flash(非易失闪存闪存)组成的。SSD具有抗震性强、速写速度快等优良特性，目前已经广泛应用于大规模数据中心、个人电脑和移动存储设备等领域。
Nand-flash的质量对整个固态存储设备的稳定性至关重要，而目前随着国内芯片封装技术的发展，以及芯片原厂部分缺陷晶元的外流，导致市面上存在各种自封的Nand-flash ，甚至是拆机翻新后的Nand-flash，给下游厂商的产品带来的巨大的质量隐患。
针对目前Nand-flash存在大量低质产品的现状，下游厂商在采购市面上Nand-flash时，基本只能通过供应商的质量保证函以及通过控制采购渠道，以及以往采购经验来对Nand-flash产品进行相应的可靠性评估，即很难对Nand-flash进行质量的有效评估。
Nand-flash通过采购进入下游厂商后，下游厂商的质检部门一般只能通过外观检测来判断Nand-flash是否正常，是否存在已被使用或者锡球氧化等质量问题。而Nand-flash内部原始坏块、擦写寿命，以及其他可靠性质量指标则只能通过将Nand-flash焊接至实际应用产品后通过实验后才能确认，即目前并没有出现在将Nand-flash焊接至实际应用产品前，能够对Nand-flash可靠性质量指标测试进行控制的方案。
发明内容
本发明的主要目的是提供一种测试Nand-flash坏块的控制方法及控制系统，旨在解决目前并没有在将Nand-flash焊接至实际应用产品前，能够对Nand-flash可靠性质量指标测试进行控制的方案的问题。
本发明提出的技术方案为：
一种测试Nand-flash坏块的控制方法，应用于测试Nand-flash坏块的控制系统；所述测试Nand-flash坏块的控制系统包括测试板卡和上位机；所述测试Nand-flash坏块的控制方法，包括：
将Nand-flash和所述测试板卡通信连接；
将所述上位机和所述测试板卡通信连接；
控制所述上位机对Nand-flash进行开卡操作，以获取Nand-flash的测前信息，其中，所述测前信息包括原始坏块数量和原始SMART信息；
控制所述上位机对Nand-flash进行读写测试；
控制所述上位机获取Nand-flash的测后信息，其中，所述测后信息包括当前坏块数量和当前SMART信息；
比较所述测前信息和所述测后信息，以生成Nand-flash的测试结果信息。
优选的，所述测试板卡包括控制芯片，以及与所述控制芯片通信连接的SATA控制器，以及与所述SATA控制器通信连接的测试连接座；所述将Nand-flash和所述测试板卡通信连接，包括：
将Nand-flash嵌入所述测试连接座，以形成SATA存储盘；
所述将所述上位机和所述测试板卡通信连接，包括：
将上位机通过USB接口通信连接于所述控制芯片。
优选的，所述控制芯片为FPGA芯片，所述控制所述上位机对Nand-flash进行读写测试，包括：
于所述FPGA芯片内部例化一个Microblaze软核；
通过所述上位机将所述SATA存储盘挂载至所述FPGA芯片；
通过所述上位机向所述FPGA芯片发送RAID组建指令；
基于RAID组建指令，通过所述FPGA芯片将所述SATA存储盘组成SATA存储阵列；
控制所述上位机对所述SATA存储阵列进行裸盘全速读写测试。
优选的，所述控制所述上位机对所述SATA存储阵列进行裸盘全速读写测试，包括：
通过所述上位机获取预设个数；
通过所述FPGA芯片随机生成所述预设个数的且依次递增的递增数值；
通过所述FPGA芯片将所述递增数值从小至大依次全速写入所述SATA存储阵列，并记录写入速度；
通过所述FPGA芯片依次全速读取所述SATA存储阵列中写入的所述递增数值，并记录读取速度；
通过所述FPGA芯片比较读取的所述递增数值和写入的所述递增数值，以生成读写准确率；
控制所述FPGA芯片将所述写入速度、所述读取速度和所述读写准确率发送至所述的上位机。
优选的，所述控制所述上位机获取Nand-flash的测后信息，之前还包括：
判断是否满足第一预设条件，所述第一预设条件包括：所述写入速度大于预设写入速度，且所述读取速度大于预设读取速度，且所述读写准确率大于预设准确率；
若是，执行所述通过所述上位机获取Nand-flash的测后信息的步骤；
若否，减少所述预设个数，并再次执行所述控制所述上位机对所述SATA存储阵列进行裸盘全速读写测试的步骤，并再次判断是否满足所述第一预设条件；
若是，执行所述通过所述上位机获取Nand-flash的测后信息的步骤；
若否，生成Nand-flash的测试结果信息，其中，所述Nand-flash的测试结果信息用于表述Nand-flash产品不合格。
优选的，所述通过所述上位机获取预设个数，包括：
通过所述上位机获取本批次所有已测试的Nand-flash的所述读写准确率的平均值；
判断所述平均值是否大于所述预设准确率；
若是，逐步提升所述预设个数，直至所述平均值和所述预设准确率的差值小于预设差值；
若否，逐步降低所述预设个数，直至所述平均值大于所述预设准确率，且所述平均值和所述预设准确率的差值小于预设差值。
优选的，所述比较所述测前信息和所述测后信息，以生成Nand-flash的测试结果信息，包括：
获取坏块增加率，其中，所述坏块增加率为所述当前坏块数量减去所述原始坏块数量后除以所述原始坏块数量的值；
判断是否满足第二预设条件，所述第二预设条件包括：所述坏块增加率小于预设增加率，且所述当前SMART信息中的ECC校验数值小于预设效验数值；
若是，生成Nand-flash的测试结果信息，其中，所述测试结果信息用于表述Nand-flash产品合格；
若否，生成Nand-flash的测试结果信息，其中，所述测试结果信息用于表述Nand-flash产品不合格。
优选的，所述测试Nand-flash坏块的控制系统还包括能够调节温度的测试房，所述上位机用于控制所述测试房的室内温度；所述测试板卡和Nand-flash均设置于所述测试房内；所述测试Nand-flash坏块的控制方法，还包括：
通过所述上位机以起始温度值为基础逐步提升温度，并于每个温度值进行一批次读写测试；
基于Nand-flash的所述测试结果信息，生成每个批次读写测试对应的Nand-flash产品的合格率；
将每批次读写测试后Nand-flash产品的合格率与进行读写测试时的温度值建立对应关系；
基于所述合格率和对应的温度值，生成Nand-flash对应的适宜工作温度区间。
优选的，所述测试Nand-flash坏块的控制方法，还包括：
在每一个Block上对坏块进行坏块标记，根据各个坏块标记形成用于标记坏块的坏块位置表；
根据所述坏块位置表将读写区域划分成各个连续读写区域，并确定每个连续读写区域的最大读写长度；
获取待写入数据的数据长度，将所述数据长度与各个所述连续读写区域的最大读写长度进行比对，以将所述待写入数据写入最大读写长度不小于所述数据长度的连续读写区域。
本发明还提出一种测试Nand-flash坏块的控制系统，应用如上述中任一项所述的测试Nand-flash坏块的控制方法；所述测试Nand-flash坏块的控制系统包括测试板卡和上位机。
通过上述技术方案，能实现以下有益效果：
本发明提出的测试Nand-flash坏块的控制方法，能够在Nand-flash未焊接至实际应用产品时，即对Nand-flash的可靠性质量指标进行测试，即直接将Nand-flash通过连接于测试板卡，再通过上位机来进行读写测试，并基于读写测试前的测前信息，和读写测试后的测后信息来进行分析，以得到测试结果信息，这其中，测前信息包括原始坏块数量和原始SMART信息，测后信息包括当前坏块数量和当前SMART信息，通过比较读写测试前后的坏块的数量差异，以及SMART信息的差异，即可知晓进行测试的Nand-flash的产品质量；从测试的判断依据来看，坏块数量增加得越少，则Nand-flash的产品质量越好，SMART信息中存在多个Nand-flash的参数，这些参数的变化也能够反映Nand-flash的产品质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明提出的一种测试Nand-flash坏块的控制方法第一实施例的流程图。
具体实施方式
应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明提出一种测试Nand-flash坏块的控制方法及控制系统。
如附图1所示，在本发明提出的一种测试Nand-flash坏块的控制方法的第一实施例中，本实施例应用于测试Nand-flash坏块的控制系统；所述测试Nand-flash坏块的控制系统包括测试板卡和上位机；所述测试Nand-flash坏块的控制方法，包括如下步骤：
步骤S110：将Nand-flash和所述测试板卡通信连接。
步骤S120：将所述上位机和所述测试板卡通信连接。
步骤S130：控制所述上位机对Nand-flash进行开卡操作，以获取Nand-flash的测前信息，其中，所述测前信息包括原始坏块数量和原始SMART信息。
具体的，这里的开卡操作为：以用户设定好的SSD基本信息、NAND ID、缓存芯片（可选）等信息，生成一个专门用于待开卡的Nand-flash的一个定制固件，并将该定制固件写入到Nand-flash的主控自带的只读内存中，这是每个Nand-flash在使用前都必须进行的一个常规操作。
在开卡的过程中，上位机会获取Nand-flash的测前信息，其中，所述测前信息包括原始坏块数量和原始SMART信息。
步骤S140：控制所述上位机对Nand-flash进行读写测试。
步骤S150：控制所述上位机获取Nand-flash的测后信息，其中，所述测后信息包括当前坏块数量和当前SMART信息。
具体的，进行读写测试后的Nand-flash会产生相应的参数变化，这些参数变化体现在测后信息，其中，所述测后信息包括当前坏块数量和当前SMART信息。
步骤S160：比较所述测前信息和所述测后信息，以生成Nand-flash的测试结果信息。
具体的，通过比较测前信息和所述测后信息，即能够得到Nand-flash的硬件测试信息，并生成Nand-flash的测试结果信息，以便于操作人员知晓该Nand-flash的产品质量。
本发明提出的测试Nand-flash坏块的控制方法，能够在Nand-flash未焊接至实际应用产品时，即对Nand-flash的可靠性质量指标进行测试，即直接将Nand-flash通过连接于测试板卡，再通过上位机来进行读写测试，并基于读写测试前的测前信息，和读写测试后的测后信息来进行分析，以得到测试结果信息，这其中，测前信息包括原始坏块数量和原始SMART信息，测后信息包括当前坏块数量和当前SMART信息，通过比较读写测试前后的坏块的数量差异，以及SMART信息的差异，即可知晓进行测试的Nand-flash的产品质量；从测试的判断依据来看，坏块数量增加得越少，则Nand-flash的产品质量越好，SMART信息中存在多个Nand-flash的参数，这些参数的变化也能够反映Nand-flash的产品质量。
在本发明提出的一种测试Nand-flash坏块的控制方法的第二实施例中，基于第一实施例，所述测试板卡包括控制芯片，以及与所述控制芯片通信连接的SATA控制器，以及与所述SATA控制器通信连接的测试连接座；步骤S110，包括如下步骤：
步骤S210：将Nand-flash嵌入所述测试连接座，以形成SATA存储盘。
具体的，这里的测试连接座为将Nand-flash和SATA控制器建立通信连接的结构，测试连接座包括座体、连接线和固定扣件；座体设置有2排触点列，触点列包括多个触点，各触点均与连接线通信连接，连接线和SATA控制器通信连接；使用时，将Nand-flash的引脚与各触点对应接触，并通过固定扣件将Nand-flash固定于座体，即可使得Nand-flash嵌入所述测试连接座，以形成SATA存储盘。
步骤S120，包括如下步骤：
步骤S220：将上位机通过USB接口通信连接于所述控制芯片。
本实施例，给出了Nand-flash和所述测试板卡通信连接的具体方案，以及上位机和测试板卡通信连接的具体方案。
在本发明提出的一种测试Nand-flash坏块的控制方法的第三实施例中，基于第二实施例，所述控制芯片为FPGA芯片，步骤S140，包括如下步骤：
步骤S310：于所述FPGA芯片内部例化一个Microblaze软核。
具体的，本发明中的MicroBlaze软核是一个被Xilinx公司优化过的可以嵌入在FPGA中的RISC处理器软核，具有运行速度快、占用资源少、可配置性强等优点，可以完成可编程系统芯片（SOPC）的设计。通过Microblaze软核来完成后续的上位机对SATA存储盘的操作，这样操作速度更快。
步骤S320：通过所述上位机将所述SATA存储盘挂载至所述FPGA芯片。
步骤S330：通过所述上位机向所述FPGA芯片发送RAID组建指令。
步骤S340：基于RAID组建指令，通过所述FPGA芯片将所述SATA存储盘组成SATA存储阵列。
具体的，基于RAID组建指令，可通过所述FPGA芯片将多个所述SATA存储盘组成SATA存储阵列，以实现对多个Nand-flash同步进行读写测试，提高了测试效率。
步骤S350：控制所述上位机对所述SATA存储阵列进行裸盘全速读写测试。
本实施例，给出了通过上位机和控制芯片来对多个Nand-flash同步进行读写测试的具体方案，相比传统的测试方案，测试效率更高。
在本发明提出的一种测试Nand-flash坏块的控制方法的第四实施例中，基于第三实施例，步骤S350，包括如下步骤：
步骤S410：通过所述上位机获取预设个数。
具体的，通过所述上位机获取预设个数（例如100个）。
步骤S420：通过所述FPGA芯片随机生成所述预设个数的且依次递增的递增数值。
具体的，通过所述FPGA芯片随机生成所述预设个数的且依次递增的递增数值。即随机生成100个依次递增的递增数值，例如，从1到100的递增数值。
步骤S430：通过所述FPGA芯片将所述递增数值从小至大依次全速写入所述SATA存储阵列，并记录写入速度。
步骤S440：通过所述FPGA芯片依次全速读取所述SATA存储阵列中写入的所述递增数值，并记录读取速度。
步骤S450：通过所述FPGA芯片比较读取的所述递增数值和写入的所述递增数值，以生成读写准确率。
步骤S460：控制所述FPGA芯片将所述写入速度、所述读取速度和所述读写准确率发送至所述的上位机。
本实施例给出了进行读写测试的具体内容，即对Nand-flash进行读写测试后，会生成与Nand-flash对应的写入速度、读取速度和读写准确率，这些指标用于进行后续进一步的判断分析，以得到Nand-flash的测试结结果。
在本发明提出的一种测试Nand-flash坏块的控制方法的第五实施例中，基于第四实施例，步骤S150，之前还包括如下步骤：
步骤S510：判断是否满足第一预设条件，所述第一预设条件包括：所述写入速度大于预设写入速度，且所述读取速度大于预设读取速度，且所述读写准确率大于预设准确率。
具体的，即只有满足了第一预设条件后，才能说明本次读写测试是合格的，因为如果写入速度未大于预设写入速度（例如10MB/s）、读取速度未大于预设读取速度（例如5MB/s），读取准确率未大于预设准确率（例如99%），则说明本次读写测试的要求不够严格，并不能完全测试出Nand-flash的读写极限，故只有满足了第一预设条件，才能够进行步骤S150。
若是，执行步骤S150。
若否，执行步骤S520：减少所述预设个数，并再次执行所述控制所述上位机对所述SATA存储阵列进行裸盘全速读写测试的步骤，并再次判断是否满足所述第一预设条件。
若没有达到第一预设条件，则说明本次读写测试中，Nand-flash并为达到所需要的读取速度、写入速度和准确率，故需要再次执行所述控制所述上位机对所述SATA存储阵列进行裸盘全速读写测试的步骤，但执行之前，需要线减少预设个数（例如减少为50个），减少预设个数，更利于读写测试达到第一预设条件，完成再次读写测试后，再次判断是否满足所述第一预设条件。
若是，执行步骤S150。
具体的，若满足第一预设条件，可继续执行步骤S150。
若否，执行步骤S530：生成Nand-flash的测试结果信息，其中，所述Nand-flash的测试结果信息用于表述Nand-flash产品不合格。
具体的，若不满足第一预设条件，则说明Nand-flash并不能在达到第一预设条件的情况下完成读写测试，则其测试结果也就没有可信度，故直接直接生成Nand-flash的测试结果信息，其中，所述Nand-flash的测试结果信息用于表述Nand-flash产品不合格。
在本发明提出的一种测试Nand-flash坏块的控制方法的第六实施例中，基于第五实施例，步骤S410，包括如下步骤：
步骤S610：通过所述上位机获取本批次所有已测试的Nand-flash的所述读写准确率的平均值。
步骤S620：判断所述平均值是否大于所述预设准确率。
若是，执行步骤S630：逐步提升所述预设个数，直至所述平均值和所述预设准确率的差值小于预设差值。
具体的，若是，说明本批次读写测试的平均准确率比较高，还可以适当提升预设个数（例如每次提升2个），因提升预设个数会导致读写测试中，进行读写的数据量增加，故相应的会降低读写测试后准确率；故逐步提升预设个数，直至所述平均值和所述预设准确率的差值小于预设差值（如0.02%）。
若否，执行步骤S640：逐步降低所述预设个数，直至所述平均值大于所述预设准确率，且所述平均值和所述预设准确率的差值小于预设差值。
具体的，若否，说明本批次读写测试的平均准确率比较低，故可以适当降低预设个数（例如每次降低2个），因降低预设个数会导致读写测试中，进行读写的数据量降低，故相应的会提升读写测试后准确率；故逐步降低预设个数，直至所述平均值大于预设准确率，且所述平均值和所述预设准确率的差值小于预设差值（如0.02%）。
这样设置，能够使得整个测试过程中，保证大部分Nand-flash的读写准确率达到预设准确率，但又控制准确率不会过高，进而保证大部分Nand-flash均能够通过读写测试。
在本发明提出的一种测试Nand-flash坏块的控制方法的第七实施例中，基于上述任一项实施例，步骤S160，包括如下步骤：
步骤S710：获取坏块增加率，其中，所述坏块增加率为所述当前坏块数量减去所述原始坏块数量后除以所述原始坏块数量的值。
步骤S720：判断是否满足第二预设条件，所述第二预设条件包括：所述坏块增加率小于预设增加率，且所述当前SMART信息中的ECC校验数值小于预设效验数值。
具体的，坏块增加率越大，说明Nand-flash工作性能越不稳定，这里的预设增加率优选为50%；这里的ECC校验数值，即为内存纠错值，即在读写过程中，数据出错后，Nand-flash自动纠错的次数，该ECC校验数值越大，说明Nand-flash在读写过程中，出现的错误越多，预设效验数值为100。
若是，执行步骤S730：生成Nand-flash的测试结果信息，其中，所述测试结果信息用于表述Nand-flash产品合格。
具体的，若是，说明在进行读写测试后，Nand-flash的坏块增加率低于50%，且当前SMART信息中的ECC校验数值小于100，则说明Nand-flash的读写测试结果为合格，故直接生成测试结果信息，且测试结果信息用于表述Nand-flash产品合格。
若否，执行步骤S740：生成Nand-flash的测试结果信息，其中，所述测试结果信息用于表述Nand-flash产品不合格。
若否，说明在进行读写测试后，Nand-flash的坏块增加率不低于50%，且当前SMART信息中的ECC校验数值不小于100，则说明Nand-flash的读写测试结果为不合格，故直接生成测试结果信息，且测试结果信息用于表述Nand-flash产品不合格。
在本发明提出的一种测试Nand-flash坏块的控制方法的第八实施例中，基于第七实施例，所述测试Nand-flash坏块的控制系统还包括能够调节温度的测试房，所述上位机用于控制所述测试房的室内温度；所述测试板卡和Nand-flash均设置于所述测试房内；本实施例还包括如下步骤：
步骤S810：通过所述上位机以起始温度值为基础逐步提升温度，并于每个温度值进行一批次读写测试。
具体的，通过上位机以起始温度值（例如30摄氏度）为基础逐步提升温度（例如每次提升1摄氏度），并于每个温度值进行一批次读写测试。
步骤S820：基于Nand-flash的所述测试结果信息，生成每个批次读写测试对应的Nand-flash产品的合格率。
具体的，即生成每个温度值对应的读写测试对应的Nand-flash产品的合格率。
步骤S830：将每批次读写测试后Nand-flash产品的合格率与进行读写测试时的温度值建立对应关系。
具体的，即每个温度值对应一个温度值。
步骤S840：基于所述合格率和对应的温度值，生成Nand-flash对应的适宜工作温度区间。
具体的，基于所述合格率和对应的温度值，生成Nand-flash对应的适宜工作温度区间，例如：将产品合格率为100%时对应的温度值归纳为所述适宜工作温度区间。
通过本实施例，能够得到Nand-flash测试结果和测试温度值的对应关系，从而找到Nand-flash最适宜的工作温度区间，以便于供实际应用以参考。
在本发明提出的一种测试Nand-flash坏块的控制方法的第九实施例中，基于第一至第六实施例，本实施例还包括如下步骤：
步骤S910：在每一个Block上对坏块进行坏块标记，根据各个坏块标记形成用于标记坏块的坏块位置表。
具体的，每个Nand-flash均由许多个block（块）组成，控制芯片在每个Block上对坏块进行坏块标记，根据各个坏块标记形成用于标记坏块的坏块位置表。
步骤S920：根据所述坏块位置表将读写区域划分成各个连续读写区域，并确定每个连续读写区域的最大读写长度。
控制芯片根据所述坏块位置表将Nand-flash的读写区域划分成各个连续读写区域，并确定每个连续读写区域的最大读写长度。
例如，Nand-flash由1024个block组成，各个block依次按顺序组成整个Nand-flash，因存在坏块，故基于坏块位置表中的坏块位置信息可确定各个连续读写区域（由依次连续排列的正常的块组成），并确定每个连续读写区域的最大读写长度，这里的最大读写长度即为整个连续读写区域内所有的块加在一起所能读写的数据最大长度（例如100个块加在一起所能读写的数据最大长度）。
步骤S930：获取待写入数据的数据长度，将所述数据长度与各个所述连续读写区域的最大读写长度进行比对，以将所述待写入数据写入最大读写长度不小于所述数据长度的连续读写区域。
具体的，控制芯片获取待写入数据的数据长度，将所述数据长度与各个所述连续读写区域的最大读写长度进行比对，以将所述待写入数据写入最大读写长度不小于所述数据长度的连续读写区域。
这样能够将写入数据存入单个连续读写区域，即不需要将写入数据进行拆分后在存储于不同的连续读写区域，有利于写入数据的保存完整性。
本发明还提出一种测试Nand-flash坏块的控制系统，本系统应用如上述任一项所述的测试Nand-flash坏块的控制方法；所述测试Nand-flash坏块的控制系统包括测试板卡和上位机。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，计算机软件产品存储在一个存储介质（如ROM/RAM、磁碟、光盘）中，包括若干指令用以使得一台终端（可以是手机，计算机，服务器，空调器，或者网络设备等）执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。
Claims (10)
1.一种测试Nand-flash坏块的控制方法，其特征在于，应用于测试Nand-flash坏块的控制系统；所述测试Nand-flash坏块的控制系统包括测试板卡和上位机；所述测试Nand-flash坏块的控制方法，包括：
将Nand-flash和所述测试板卡通信连接；
将所述上位机和所述测试板卡通信连接；
控制所述上位机对Nand-flash进行开卡操作，以获取Nand-flash的测前信息，其中，所述测前信息包括原始坏块数量和原始SMART信息；
控制所述上位机对Nand-flash进行读写测试；
控制所述上位机获取Nand-flash的测后信息，其中，所述测后信息包括当前坏块数量和当前SMART信息；
比较所述测前信息和所述测后信息，以生成Nand-flash的测试结果信息。
2.根据权利要求1所述的一种测试Nand-flash坏块的控制方法，其特征在于，所述测试板卡包括控制芯片，以及与所述控制芯片通信连接的SATA控制器，以及与所述SATA控制器通信连接的测试连接座；所述将Nand-flash和所述测试板卡通信连接，包括：
将Nand-flash嵌入所述测试连接座，以形成SATA存储盘；
所述将所述上位机和所述测试板卡通信连接，包括：
将上位机通过USB接口通信连接于所述控制芯片。
3.根据权利要求2所述的一种测试Nand-flash坏块的控制方法，其特征在于，所述控制芯片为FPGA芯片，所述控制所述上位机对Nand-flash进行读写测试，包括：
于所述FPGA芯片内部例化一个Microblaze软核；
通过所述上位机将所述SATA存储盘挂载至所述FPGA芯片；
通过所述上位机向所述FPGA芯片发送RAID组建指令；
基于RAID组建指令，通过所述FPGA芯片将所述SATA存储盘组成SATA存储阵列；
控制所述上位机对所述SATA存储阵列进行裸盘全速读写测试。
4.根据权利要求3所述的一种测试Nand-flash坏块的控制方法，其特征在于，所述控制所述上位机对所述SATA存储阵列进行裸盘全速读写测试，包括：
通过所述上位机获取预设个数；
通过所述FPGA芯片随机生成所述预设个数的且依次递增的递增数值；
通过所述FPGA芯片将所述递增数值从小至大依次全速写入所述SATA存储阵列，并记录写入速度；
通过所述FPGA芯片依次全速读取所述SATA存储阵列中写入的所述递增数值，并记录读取速度；
通过所述FPGA芯片比较读取的所述递增数值和写入的所述递增数值，以生成读写准确率；
控制所述FPGA芯片将所述写入速度、所述读取速度和所述读写准确率发送至所述的上位机。
5.根据权利要求4所述的一种测试Nand-flash坏块的控制方法，其特征在于，所述控制所述上位机获取Nand-flash的测后信息，之前还包括：
判断是否满足第一预设条件，所述第一预设条件包括：所述写入速度大于预设写入速度，且所述读取速度大于预设读取速度，且所述读写准确率大于预设准确率；
若是，执行所述通过所述上位机获取Nand-flash的测后信息的步骤；
若否，减少所述预设个数，并再次执行所述控制所述上位机对所述SATA存储阵列进行裸盘全速读写测试的步骤，并再次判断是否满足所述第一预设条件；
若是，执行所述通过所述上位机获取Nand-flash的测后信息的步骤；
若否，生成Nand-flash的测试结果信息，其中，所述Nand-flash的测试结果信息用于表述Nand-flash产品不合格。
6.根据权利要求5所述的一种测试Nand-flash坏块的控制方法，其特征在于，所述通过所述上位机获取预设个数，包括：
通过所述上位机获取本批次所有已测试的Nand-flash的所述读写准确率的平均值；
判断所述平均值是否大于所述预设准确率；
若是，逐步提升所述预设个数，直至所述平均值和所述预设准确率的差值小于预设差值；
若否，逐步降低所述预设个数，直至所述平均值大于所述预设准确率，且所述平均值和所述预设准确率的差值小于预设差值。
7.根据权利要求1至6中任一项所述的一种测试Nand-flash坏块的控制方法，其特征在于，所述比较所述测前信息和所述测后信息，以生成Nand-flash的测试结果信息，包括：
获取坏块增加率，其中，所述坏块增加率为所述当前坏块数量减去所述原始坏块数量后除以所述原始坏块数量的值；
判断是否满足第二预设条件，所述第二预设条件包括：所述坏块增加率小于预设增加率，且所述当前SMART信息中的ECC校验数值小于预设效验数值；
若是，生成Nand-flash的测试结果信息，其中，所述测试结果信息用于表述Nand-flash产品合格；
若否，生成Nand-flash的测试结果信息，其中，所述测试结果信息用于表述Nand-flash产品不合格。
8.根据权利要求7所述的一种测试Nand-flash坏块的控制方法，其特征在于，所述测试Nand-flash坏块的控制系统还包括能够调节温度的测试房，所述上位机用于控制所述测试房的室内温度；所述测试板卡和Nand-flash均设置于所述测试房内；所述测试Nand-flash坏块的控制方法，还包括：
通过所述上位机以起始温度值为基础逐步提升温度，并于每个温度值进行一批次读写测试；
基于Nand-flash的所述测试结果信息，生成每个批次读写测试对应的Nand-flash产品的合格率；
将每批次读写测试后Nand-flash产品的合格率与进行读写测试时的温度值建立对应关系；
基于所述合格率和对应的温度值，生成Nand-flash对应的适宜工作温度区间。
9.根据权利要求1至6中任一项所述的一种测试Nand-flash坏块的控制方法，其特征在于，所述测试Nand-flash坏块的控制方法，还包括：
在每一个Block上对坏块进行坏块标记，根据各个坏块标记形成用于标记坏块的坏块位置表；
根据所述坏块位置表将读写区域划分成各个连续读写区域，并确定每个连续读写区域的最大读写长度；
获取待写入数据的数据长度，将所述数据长度与各个所述连续读写区域的最大读写长度进行比对，以将所述待写入数据写入最大读写长度不小于所述数据长度的连续读写区域。
10.一种测试Nand-flash坏块的控制系统，其特征在于，应用如权利要求1-9中任一项所述的测试Nand-flash坏块的控制方法；所述测试Nand-flash坏块的控制系统包括测试板卡和上位机。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110607418.9A CN113270136B (zh) | 2021-06-01 | 2021-06-01 | 测试Nand-flash坏块的控制方法及控制系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110607418.9A CN113270136B (zh) | 2021-06-01 | 2021-06-01 | 测试Nand-flash坏块的控制方法及控制系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113270136A true CN113270136A (zh) | 2021-08-17 |
| CN113270136B CN113270136B (zh) | 2022-04-12 |
Family
ID=77233853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110607418.9A Active CN113270136B (zh) | 2021-06-01 | 2021-06-01 | 测试Nand-flash坏块的控制方法及控制系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113270136B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114496057A (zh) * | 2022-01-13 | 2022-05-13 | 绵存(浙江)科技有限公司 | 固态硬盘的生产方法、生产设备及计算机可读存储介质 |
| CN114822677A (zh) * | 2022-05-20 | 2022-07-29 | 深圳市金胜电子科技有限公司 | 一种nand闪存芯片的信息记录方法、装置、电子设备及介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106710636A (zh) * | 2016-12-29 | 2017-05-24 | 记忆科技(深圳)有限公司 | 一种ssd产品的测试系统 |
| CN109119124A (zh) * | 2018-08-27 | 2019-01-01 | 湖南国科微电子股份有限公司 | 固态硬盘的生产方法及固态硬盘 |
| CN109582232A (zh) * | 2018-11-21 | 2019-04-05 | 中国船舶重工集团公司第七0七研究所 | 一种基于FPGA的顺序读写多片Flash系统及方法 |
-
2021
- 2021-06-01 CN CN202110607418.9A patent/CN113270136B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106710636A (zh) * | 2016-12-29 | 2017-05-24 | 记忆科技(深圳)有限公司 | 一种ssd产品的测试系统 |
| CN109119124A (zh) * | 2018-08-27 | 2019-01-01 | 湖南国科微电子股份有限公司 | 固态硬盘的生产方法及固态硬盘 |
| CN109582232A (zh) * | 2018-11-21 | 2019-04-05 | 中国船舶重工集团公司第七0七研究所 | 一种基于FPGA的顺序读写多片Flash系统及方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114496057A (zh) * | 2022-01-13 | 2022-05-13 | 绵存(浙江)科技有限公司 | 固态硬盘的生产方法、生产设备及计算机可读存储介质 |
| CN114822677A (zh) * | 2022-05-20 | 2022-07-29 | 深圳市金胜电子科技有限公司 | 一种nand闪存芯片的信息记录方法、装置、电子设备及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113270136B (zh) | 2022-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113270136B (zh) | 测试Nand-flash坏块的控制方法及控制系统 | |
| US8086919B2 (en) | Controller having flash memory testing functions, and storage system and testing method thereof | |
| US9389956B2 (en) | Implementing ECC control for enhanced endurance and data retention of flash memories | |
| CN109119124B (zh) | 固态硬盘的生产方法及固态硬盘 | |
| CN109918022B (zh) | 一种ssd开卡坏块表继承方法 | |
| CN105469834A (zh) | 嵌入式闪存的测试方法 | |
| CN110610740A (zh) | 一种测试单元、方法、系统及控制器、存储设备 | |
| CN112416670B (zh) | 硬盘测试方法、装置、服务器和存储介质 | |
| CN114664369A (zh) | 一种存储芯片测试方法及装置 | |
| CN112270945B (zh) | 记录是否有擦除时掉电的方法、装置、存储介质和终端 | |
| CN109741786A (zh) | 一种固态硬盘监控方法、装置及设备 | |
| CN112363909B (zh) | 一种继电保护装置中文件系统可靠性的自动测试方法 | |
| CN110764960B (zh) | 一种固态硬盘固件测试方法 | |
| CN110444247A (zh) | 存储设备写错误纠错能力的测试装置 | |
| CN109215724B (zh) | 存储器自动检测和修复的方法及装置 | |
| CN115422091A (zh) | 一种固件调试方法及装置、电子设备、存储介质 | |
| CN113590406A (zh) | 一种基于电变量进行固态硬盘故障检测的方法及系统 | |
| CN108648778B (zh) | 一种固态硬盘读系统及其方法 | |
| CN111857573A (zh) | 一种基于raid故障成员盘的智能更换方法及系统 | |
| CN110444244A (zh) | 存储设备读错误纠错能力的测试装置 | |
| CN109545266A (zh) | 一种固态硬盘发现弱块的方法及其系统 | |
| CN107305790B (zh) | 一种非挥发性存储器的自测试方法和装置 | |
| CN113409871B (zh) | 一种擦除时间的获取方法、装置、电子设备及存储介质 | |
| CN110993015B (zh) | 一种硬盘的差分信号质量检测方法、装置、主控及介质 | |
| CN113098632B (zh) | 一种通信芯片的检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220623 Address after: 410000 Room 301, floor 3, building 5, Hunan military civilian integration science and Technology Innovation Industrial Park, No. 699, Qingshan Road, Dongfanghong street, Changsha hi tech Development Zone, Changsha City, Hunan Province Patentee after: Hunan boshengxin Microelectronics Technology Co.,Ltd. Address before: 410000 Changsha Productivity Promotion Center, No.2 Lujing Road, Yuelu District, Changsha City, Hunan Province Patentee before: HUNAN BOJIANG INFORMATION TECHNOLOGY CO.,LTD. |
|
| TR01 | Transfer of patent right |