CN113258964A - 一种干扰抑制方法、装置、电子设备及存储介质 - Google Patents

Abstract

本发明实施例公开了一种干扰抑制方法、装置、电子设备及存储介质，所述干扰抑制方法，包括：获取当前基站的多天线多数据流生成的天线数据矩阵，及所述天线数据矩阵对应的共轭转置天线矩阵，其中，所述数据流的数量为正偶数；基于所述天线数据矩阵和所述共轭转置天线矩阵生成用于进行干扰抑制的天线干扰抑制矩阵；其中，所述天线干扰抑制矩阵中包括下三角子矩阵和对角线元素。采用本发明可以提高干扰抑制效率，进而有效提高网络服务质量。

Description

一种干扰抑制方法、装置、电子设备及存储介质

技术领域

本发明涉及通信技术领域，具体涉及一种干扰抑制方法、装置、电子设备及存储介质。

背景技术

MIMO(multiple-in multipleout，多进多出)技术是在收发端之间使用多根天线构成多个信道的天线系统。为防止不同用户信号之间产生干扰影响到网络服务质量，如何实现干扰抑制也变得尤为重要。

现阶段，通常通过自相关矩阵相乘的方法实现干扰抑制。首先，可以获取多天线多流数据生成的天线数据矩阵，以某基站的天线数量为64，每个天线对应有16流数据为例，该天线数据矩阵W可以是64x16的矩阵(即64行16列)，并可以生成该天线数据矩阵的共轭转置天线矩阵W^T，该W^T是16x64的矩阵。然后，可以将W^T的每行元素依次输入至矩阵相乘模块，同时，将W的16列元素并行输入至前述矩阵相乘模块。具体的，矩阵相乘模块的16个复数乘法累加器可以将W^T的第一行的行矩阵元素与W的每一列的列矩阵元素相乘，得到相乘后的矩阵(即干扰抑制矩阵)的第一行的行矩阵元素，之后，可以将W^T的第二行的行矩阵元素与W的每一列的列矩阵元素相乘，得到相乘后的干扰抑制矩阵的第二行的行矩阵元素，依次类推直至得到干扰抑制矩阵的每一行的行矩阵元素，生成干扰抑制矩阵。之后，可以基于前述干扰抑制矩阵进行干扰抑制。

现有技术中，当天线数量及天线数据流的数量较大时，通过W^T和W相乘(即自相关矩阵相乘)计算干扰抑制矩阵中的每个元素，会消耗较多的时间，导致干扰抑制效率较低，进而影响到网络服务质量。

发明内容

由于现有方法干扰抑制效率较低，会影响到网络服务质量，本发明实施例提出一种干扰抑制方法、装置、电子设备及存储介质。

第一方面，本发明实施例提出一种干扰抑制方法，包括：

获取当前基站的多天线多数据流生成的天线数据矩阵，及所述天线数据矩阵对应的共轭转置天线矩阵，其中，所述数据流的数量为正偶数；

基于所述天线数据矩阵和所述共轭转置天线矩阵生成用于进行干扰抑制的天线干扰抑制矩阵；

其中，所述天线干扰抑制矩阵中包括下三角子矩阵和对角线元素；所述下三角子矩阵是基于所述共轭转置天线矩阵当前第i行的行矩阵元素，及所述天线数据矩阵当前第j列的列矩阵元素确定的，i表示共轭转置天线矩阵的行数，j表示天线数据矩阵的列数，i≠1，i≠j且i>j；所述对角线元素是基于所述共轭转置天线矩阵第i行的矩阵元素，及所述天线数据矩阵中第j列的矩阵元素确定的，i＝j。

可选的，基于所述共轭转置天线矩阵当前第i行的行矩阵元素，及所述天线数据矩阵当前第j列的列矩阵元素确定所述下三角子矩阵，包括：

将所述共轭转置天线矩阵的当前第i行的行矩阵元素输入至第一复数乘法累加器，并将所述天线数据矩阵当前第j列的列矩阵元素输入至所述第一复数乘法累加器，其中，i≠1,i≠j且i>j；

利用所述第一复数乘法累加器，基于所述当前第i行的行矩阵元素及所述当前第j列的列矩阵元素，生成所述下三角子矩阵的子矩阵元素，并基于所有子矩阵元素生成所述下三角子矩阵。

可选的，基于所述共轭转置天线矩阵当前第i行的行矩阵元素，及所述天线数据矩阵当前第j列的列矩阵元素确定所述下三角子矩阵，包括：

当i≠1且i≠2时，将所述共轭转置天线矩阵的第i行至第n行的行矩阵元素并行输入至第1至第n-i+1个第二复数乘法累加器，并将所述共轭转置天线矩阵的第n-i+3行至第n行的行矩阵元素并行输入至第n-i+2至第n-1个第二复数乘法累加器，其中，n表示所述共轭转置天线矩阵的总行数；

将所述天线数据矩阵的第j列的列矩阵元素并行输入至第1至第n-j+2个所述第二复数乘法累加器，并将所述天线数据矩阵的第n-i+1列的列矩阵元素输入至第n-j+1至第n-1个所述第二复数乘法累加器，其中，2≥j≤m/2，m表示所述天线数据矩阵的总列数，且m＝n；

利用每个第二复数乘法累加器，基于输入至所述每个第二复数乘法累加器的行矩阵元素和列矩阵元素，生成子矩阵元素，并基于所有子矩阵元素及i＝2时的子矩阵元素生成下三角子矩阵。

可选的，生成所述i＝2时的子矩阵元素，包括：

当i＝2时，将所述共轭转置天线矩阵的第i行至第n行的行矩阵元素并行输入至n-1个不同的第二复数乘法累加器；

将所述天线数据矩阵第1列的列矩阵元素并行输入至每个第二复数乘法累加器；

利用所述每个第二复数乘法累加器及输入至所述每个第二复数乘法累加器的行矩阵元素和列矩阵元素，生成i＝2时的子矩阵元素。

可选的，基于所述共轭转置天线矩阵第i行的行矩阵元素，及所述天线数据矩阵中第j列的列矩阵元素确定所述对角线元素的公式为：

R_ij＝W^T _i*W_j

其中，R_ij表示所述天线干扰抑制矩阵的对角线元素，i表示对角线元素所在行数，j表示对角线元素所在列数，且i＝j；W^T表示天线数据矩阵的共轭转置天线矩阵，W^T _i表示W^T第i行的天线数据；W表示天线数据矩阵，W_j表示W第j列的天线数据。

第二方面，本发明实施例还提出一种干扰抑制装置，包括天线矩阵获取模块及干扰抑制模块，其中：

所述天线矩阵获取模块，用于获取当前基站的多天线多数据流生成的天线数据矩阵，及所述天线数据矩阵对应的共轭转置天线矩阵，其中，所述数据流的数量为正偶数；

所述干扰抑制模块，用于基于所述天线数据矩阵和所述共轭转置天线矩阵生成用于进行干扰抑制的天线干扰抑制矩阵；

其中，所述天线干扰抑制矩阵中包括下三角子矩阵和对角线元素；所述下三角子矩阵是基于所述共轭转置天线矩阵当前第i行的行矩阵元素，及所述天线数据矩阵当前第j列的列矩阵元素确定的，i表示共轭转置天线矩阵的行数，j表示天线数据矩阵的列数，i≠1，i≠j且i>j；所述对角线元素是基于所述共轭转置天线矩阵第i行的矩阵元素，及所述天线数据矩阵中第j列的矩阵元素确定的，i＝j。

可选的，所述干扰抑制模块，用于：

将所述共轭转置天线矩阵的当前第i行的行矩阵元素输入至第一复数乘法累加器，并将所述天线数据矩阵当前第j列的列矩阵元素输入至所述第一复数乘法累加器，其中，i≠1,i≠j且i>j；

利用所述第一复数乘法累加器，基于所述当前第i行的行矩阵元素及所述当前第j列的列矩阵元素，生成所述下三角子矩阵的子矩阵元素，并基于所有子矩阵元素生成所述下三角子矩阵。

可选的，所述干扰抑制模块，用于：

当i≠1且i≠2时，将所述共轭转置天线矩阵的第i行至第n行的行矩阵元素并行输入至第1至第n-i+1个第二复数乘法累加器，并将所述共轭转置天线矩阵的第n-i+3行至第n行的行矩阵元素并行输入至第n-i+2至第n-1个第二复数乘法累加器，其中，n表示所述共轭转置天线矩阵的总行数；

将所述天线数据矩阵的第j列的列矩阵元素并行输入至第1至第n-j+2个所述第二复数乘法累加器，并将所述天线数据矩阵的第n-i+1列的列矩阵元素输入至第n-j+1至第n-1个所述第二复数乘法累加器，其中，2≥j≤m/2，m表示所述天线数据矩阵的总列数，且m＝n；

利用每个第二复数乘法累加器，基于输入至所述每个第二复数乘法累加器的行矩阵元素和列矩阵元素，生成子矩阵元素，并基于所有子矩阵元素及i＝2时的子矩阵元素生成下三角子矩阵。

可选的，所述干扰抑制模块，用于：

当i＝2时，将所述共轭转置天线矩阵的第i行至第n行的行矩阵元素并行输入至n-1个不同的第二复数乘法累加器；

将所述天线数据矩阵第1列的列矩阵元素并行输入至每个第二复数乘法累加器；

利用所述每个第二复数乘法累加器及输入至所述每个第二复数乘法累加器的行矩阵元素和列矩阵元素，生成i＝2时的子矩阵元素。

可选的，所述共轭转置天线矩阵第i行的行矩阵元素，及所述天线数据矩阵中第j列的列矩阵元素确定所述对角线元素的公式为：

R_ij＝W^T _i*W_j

其中，R_ij表示所述天线干扰抑制矩阵的对角线元素，i表示对角线元素所在行数，j表示对角线元素所在列数，且i＝j；W^T表示天线数据矩阵的共轭转置天线矩阵，W^T _i表示W^T第i行的天线数据；W表示天线数据矩阵，W_j表示W第j列的天线数据。

第三方面，本发明实施例还提出一种电子设备，包括：

至少一个处理器；以及

与所述处理器通信连接的至少一个存储器，其中：

所述存储器存储有可被所述处理器执行的程序指令，所述处理器调用所述程序指令能够执行上述方法。

第四方面，本发明实施例还提出一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机程序，所述计算机程序使所述计算机执行上述方法。

由上述技术方案可知，本发明实施例通过基于共轭转置天线矩阵当前第i行的行矩阵元素及天线数据矩阵当前第j列的列矩阵元素确定天线干扰抑制矩阵的下三角子矩阵，基于共轭转置天线矩阵第i行的矩阵元素及天线数据矩阵中第j列的矩阵元素确定天线干扰抑制矩阵的对角线元素，生成包括前述下三角子矩阵和对角线元素的干扰抑制矩阵，并基于前述干扰抑制矩阵进行干扰抑制。这样，仅确定干扰抑制矩阵的下三角子矩阵和对角线元素，即可生成干扰抑制矩阵，相对于计算干扰抑制矩阵中的每一个元素而言，可以有效减少生成干扰抑制矩阵消耗的时间，从而可以有效提高干扰抑制效率，进而有效提高网络服务质量。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些图获得其他的附图。

图1为本发明一实施例提供的一种干扰抑制方法的流程示意图；

图2为本发明一实施例提供的一种自相关矩阵的计算流程图；

图3为本发明一实施例提供的一种输入矩阵的时序图；

图4为本发明一实施例提供的一种干扰抑制矩阵的位置示意图；

图5为本发明一实施例提供的一种干扰抑制装置的结构示意图；

图6为本发明一实施例提供的电子设备的逻辑框图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

图1示出了本实施例提供的一种干扰抑制方法的流程示意图，包括：

S101，获取当前基站的多天线多数据流生成的天线数据矩阵，及天线数据矩阵对应的共轭转置天线矩阵。

其中，所述数据流的数量为正偶数，所述数据流指每个天线对应的数据流的数量。

所述当前基站指需要进行干扰抑制的任一基站。

所述天线数据矩阵指由多天线多数据流生成的天线数据矩阵，如对于64天线16流的基站，其天线数据矩阵为64x16的矩阵。

所述共轭转置天线矩阵指对前述天线数据矩阵进行共轭处理生成的矩阵，如对于64x16的天线数据矩阵，其共轭转置天线矩阵为16x64。

在实施中，FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)可以基于当前基站的天线数据矩阵及共轭转置天线矩阵计算干扰抑制矩阵的下三角子矩阵和对角线元素，基于前述下三角子矩阵和对角线元素生成干扰抑制矩阵，以基于前述干扰抑制矩阵进行干扰抑制。具体的，首先，可以获取当前基站的多天线多数据流生成的天线数据矩阵，以及前述天线数据矩阵的共轭转置天线矩阵，如对于64天线16流的基站，前述天线数据矩阵可以是64x16的矩阵，对该64x16的天线数据矩阵进行共轭处理即可以得到前述天线数据矩阵的共轭转置天线矩阵，该共轭转置天线矩阵为16x64的矩阵。

S102，基于天线数据矩阵和共轭转置天线矩阵生成用于进行干扰抑制的天线干扰抑制矩阵。

其中，所述天线干扰抑制矩阵中可以包括下三角子矩阵和对角线元素。

所述天线干扰抑制矩阵指基于天线数据矩阵和共轭转置天线矩阵生成的矩阵，该矩阵可以用于进行干扰抑制。

所述下三角子矩阵是基于所述共轭转置天线矩阵当前第i行的行矩阵元素，及所述天线数据矩阵当前第j列的列矩阵元素确定的，其中，i表示共轭转置天线矩阵的行数，j表示天线数据矩阵的列数，i≠1，i≠j且i>j，且前述下三角矩阵中不包括天线干扰抑制矩阵的对角线元素。

所述对角线元素是基于所述共轭转置天线矩阵第i行的矩阵元素，及所述天线数据矩阵中第j列的矩阵元素确定的，i＝j。

在实施中，在获取到当前基站的天线数据矩阵及共轭转置天线矩阵之后，可以基于天线数据矩阵和共轭转置天线矩阵生成用于进行干扰抑制的天线干扰抑制矩阵。具体的，可以基于前述共轭转置天线矩阵当前第i行的行矩阵元素，及前述天线数据矩阵当前第j列的列矩阵元素确定前述天线干扰抑制矩阵的下三角子矩阵，其中，i表示共轭转置天线矩阵的当前行的行数，j表示天线数据矩阵的当前列的列数，i≠1，i≠j且i>j。然后，还可以基于前述共轭转置天线矩阵第i行的矩阵元素，及天线数据矩阵中第j列的矩阵元素确定前述天线干扰抑制矩阵的对角线元素，其中，i＝j。在生成干扰抑制矩阵之后，可以基于前述干扰抑制矩阵进行干扰抑制，如可以是进行码本干扰抑制，通过抑制码本模块输出的赋形因子实现干扰抑制。可以理解，通过上述方法计算出的包括下三角子矩阵和对角线元素的矩阵还可以用于实现干扰矩阵信道估计、均衡检测等功能。

可以理解的是，在实施过程中，也可以通过确定上三角矩阵和对角线元素确定天线干扰抑制矩阵，其实现方法与通过确定下三角矩阵和对角线元素确定天线干扰抑制矩阵的方法类似，在此不再赘述。

由上述技术方案可知，本发明实施例通过基于共轭转置天线矩阵当前第i行的行矩阵元素及天线数据矩阵当前第j列的列矩阵元素确定天线干扰抑制矩阵的下三角子矩阵，基于共轭转置天线矩阵第i行的矩阵元素及天线数据矩阵中第j列的矩阵元素确定天线干扰抑制矩阵的对角线元素，生成包括前述下三角子矩阵和对角线元素的干扰抑制矩阵，并基于前述干扰抑制矩阵进行干扰抑制。这样，仅确定干扰抑制矩阵的下三角子矩阵和对角线元素，即可生成干扰抑制矩阵，相对于计算干扰抑制矩阵中的每一个元素而言，可以有效减少生成干扰抑制矩阵消耗的时间，从而可以有效提高干扰抑制效率，进而有效提高网络服务质量。

进一步地，在上述方法实施例的基础上，可以通过复数乘法累加器生成下三角子矩阵，相应的上述步骤S102的部分处理可以如下：将共轭转置天线矩阵的当前第i行的行矩阵元素输入至第一复数乘法累加器，并将天线数据矩阵当前第j列的列矩阵元素输入至第一复数乘法累加器，其中，i≠1,i≠j且i>j；利用第一复数乘法累加器，基于当前第i行的行矩阵元素及当前第j列的列矩阵元素，生成下三角子矩阵的子矩阵元素，并基于所有子矩阵元素生成下三角子矩阵。

其中，所述第一复数乘法累加器指用于基于轭转置天线矩阵当前第i行的行矩阵元素，及天线数据矩阵当前第j列的列矩阵元素确定干扰抑制矩阵的下三角子矩阵的复数乘法累加器。

所述子矩阵元素指下三角子矩阵中的任一个元素。

在实施中，可以利用第一复数乘法累加器确定干扰抑制矩阵的下三角子矩阵。具体的，首先，可以将上述共轭转置天线矩阵当前第i行的行矩阵元素输入至第一复数乘法累加器，并将上述天线数据矩阵的当前第j列的列矩阵元素输入至前述第一复数乘法累加器，其中，i≠1,i≠j且i>j。然后，可以利用前述第一复数乘法累加器基于前述共轭转置天线矩阵当前第i行的行矩阵元素，以及前述天线数据矩阵的当前第j列的列矩阵元素生成下三角子矩阵中的第i行第j列的下三角子矩阵的子矩阵元素。可以理解，依次对共轭转置天线矩阵中除第一行之外的每一行依次执行上述处理，即可获得下三角子矩阵中的每个子矩阵元素。之后，可以基于经前述步骤生成的所有子矩阵元素生成下三角矩阵。这样，仅通过复数乘法累加器计算天线干扰抑制矩阵的子矩阵元素生成下三角矩阵，无需计算上三角矩阵，可以有效减少计算量，进一步减少生成天线干扰抑制矩阵的时延，从而可以进一步提高干扰抑制效率，提高网络服务质量。

以天线数据矩阵W是64x16的矩阵为例，可以得到其共轭转置天线矩阵W^T为16x64的矩阵，可以设置15个第一复数乘法累加器，首先，可以将W^T第2行的行矩阵元素输入至第一个第一复数乘法累加器，W^T第3行的行矩阵元素输入至第二个第一复数乘法累加器，……，W^T第16行的行矩阵元素输入至第15个第一复数乘法累加器；并可以将W第1列的列矩阵元素分别输入至前述第一至第15个第一复数乘法累加器，得到下三角子矩阵第1列的子矩阵元素。然后，再将W第2列的列矩阵元素分别输入至前述第二至第15个第一复数乘法累加器得到下三角子矩阵第2列的子矩阵元素。以此类推，即可得到天线干扰抑制矩阵的下三角矩阵的所有子矩阵元素，并可以基于所有子矩阵元素生成下三角矩阵。

进一步地，在上述方法实施例的基础上，可以在计算下三角子矩阵的第2至m/2列的子矩阵元素的同时，计算下三角子矩阵的后(m/2)+1至m-1列的子矩阵元素，相应的上述步骤S102的部分处理可以如下：当i≠1且i≠2时，将共轭转置天线矩阵的第i行至第n行的行矩阵元素并行输入至第1至第n-i+1个第二复数乘法累加器，并将共轭转置天线矩阵的第n-i+3行至第n行的行矩阵元素并行输入至第n-i+2个至n-1个第二复数乘法累加器；将天线数据矩阵的第j列的列矩阵元素并行输入至第i至第n-j+2个第二复数乘法累加器，并将天线数据矩阵的第n-i+1列的列矩阵元素输入至第n-j+1至第n-1个第二复数乘法累加器；利用每个第二复数乘法累加器基于输入至每个第二复数乘法累加器的行矩阵元素和列矩阵元素，生成子矩阵元素，并基于所有子矩阵元素及i＝2时的子矩阵元素生成下三角子矩阵。

其中，n表示共轭转置天线矩阵的总行数。2≥j≤m/2，m表示天线数据矩阵的总列数，且m＝n。

所述第二复数乘法累加器指基于共轭转置天线矩阵的第i行至第n行的行矩阵元素，以及天线数据矩阵的第j列的列矩阵元素，生成子矩阵元素的复数乘法累加器。

在实施中，可以在计算下三角子矩阵的第2至m/2列的子矩阵元素的同时，计算下三角子矩阵的后(m/2)+1至m-1列的子矩阵元素。具体的，首先，可以将共轭转置天线矩阵的第i行至第n行的行矩阵元素并行输入至第1至第n-i+1个的第二复数乘法累加器，并可以将共轭转置天线矩阵的第n-i+3行至第n行的行矩阵元素并行输入至第n-i+2个至第n-1个第二复数乘法累加器，其中，n表示共轭转置天线矩阵的总行数。然后，可以将天线数据矩阵的第j列的列矩阵元素并行输入至第1至第n-j+2个第二复数乘法累加器，并将天线数据矩阵的第n-i+1列的列矩阵元素输入至第n-j+1至第n-1个第二复数乘法累加器，其中，2≥j≤m/2，m表示所述天线数据矩阵的总列数，且m＝n。之后，可以利用每个第二复数乘法累加器基于前述输入至每个第二复数乘法累加器的行矩阵元素和列矩阵元素，生成下三角子矩阵的每个子矩阵元素。然后，可以基于所有子矩阵元素及i＝2时的子矩阵元素生成下三角子矩阵。可以理解，可以按照上述步骤依次计算下三角子矩阵中的每一个子矩阵元素。这样，在计算下三角子矩阵的第2至m/2列的子矩阵元素的同时，计算下三角子矩阵的后(m/2)+1至m-1列的子矩阵元素，一方面，可以减少计算下三角子矩阵的子矩阵元素的耗时，从而进一步减少天线干扰抑制矩阵的生成时间，进而可以进一步提高网络服务质量；另一方面，同时计算下三角矩阵中不同列的子矩阵元素，还可以实现复数乘法累加器的复用，从而可以在提高干扰抑制效率的同时减少复数乘法累加器的消耗，即减少芯片资源的消耗。

仍以天线数据矩阵W是64x16的矩阵，其共轭转置天线矩阵W^T为16x64的矩阵，设置15个第二复数乘法累加器为例，首先，可以将W^T的第3(即i＝3)行至第16行的行矩阵元素并行输入至第1至第14(即n-i+1＝16-3+1＝14)个第二复数乘法累加器；将W^T的第16(即n-i+2＝16-3+3＝15)行的行矩阵元素并行输入至第15(即n-i+2＝16-3+2＝15)个第二复数乘法累加器；并可以将W的第2(即j＝2)列的列矩阵元素并行输入至第1至第15(即n-j+2＝16-2+1＝15)个第二复数乘法累加器，并将W的第15(即n-i+1＝16-3+2＝15)列的列矩阵元素输入至第15(即n-j+1＝16-2+1＝15)至第n-1(即n-1＝16-1＝15)个第二复数乘法累加器，即将W的第15列的列矩阵元素输入至第15第二复数乘法累加器，即可得到天线干扰抑制矩阵的下三角子矩阵的第2列及第15列的子矩阵元素。然后，可以将W^T的第4(即i＝4)行至第16行的行矩阵元素并行输入至第1至第13(即n-i+1＝16-4+1＝13)个第二复数乘法累加器，将W^T的第15(即n-i+2＝16-4+3＝15)行至第16(即n＝16)行的行矩阵元素并行输入至第14(即n-i+2＝16-4+2＝14)个至第15(即n-1＝15)个第二复数乘法累加器，即可得到天线干扰抑制矩阵的下三角子矩阵的第3列及第14列的子矩阵元素。依次类推，即可得到天线干扰抑制矩阵的下三角子矩阵所有子矩阵元素。由上可见，这样，实现了15个复数乘法累加器的复用，且对于W是64x16，W^T为16x64的矩阵而言，仅需8(即n/2)次计算即可生成下三角子矩阵，从而不仅可以有效减少计算量还可以提高复数乘法累加器的复用率，进而可以在提高干扰抑制效率的同时减少芯片资源消耗。

进一步地，在上述方法实施例的基础上，还可以基于共轭转置天线矩阵的第i行至第n行的行矩阵元素及天线数据矩阵第1列的列矩阵元素生成下三角子矩阵第一列的子矩阵元素，相应的处理可以如下：当i＝2时，将共轭转置天线矩阵的第i行至第n行的行矩阵元素并行输入至n-1个不同的第二复数乘法累加器；将天线数据矩阵第1列的列矩阵元素并行输入至每个第二复数乘法累加器；利用每个第二复数乘法累加器及输入至每个第二复数乘法累加器的行矩阵元素和列矩阵元素，生成i＝2时的子矩阵元素。

在实施中，当i＝2时，可以共轭转置天线矩阵的第i行至第n行(即第2行至第n行)的行矩阵元素并行输入至n-1个不同的第二复数乘法累加器。然后，可以将天线数据矩阵第1列的列矩阵元素并行输入至每个第二复数乘法累加器，之后，可以利用前述每个第二复数乘法累加器基于输入至每个第二复数乘法累加器的行矩阵元素和列矩阵元素，生成i＝2时的子矩阵元素，即天线干扰抑制矩阵的下三角矩阵的第一列的子矩阵元素。这样，基于n-1个第二复数乘法累加器还可以得到下三角矩阵第一列的子矩阵元素，可以进一步提高复数乘法器的复用率。

进一步地，在上述方法实施例的基础上，基于共轭转置天线矩阵第i行的行矩阵元素，及天线数据矩阵中第j列的列矩阵元素确定对角线元素的公式为：

R_ij＝W^T _i*W_j

其中，R_ij表示天线干扰抑制矩阵的对角线元素，i表示对角线元素所在行数，j表示对角线元素所在列数，且i＝j；W^T表示天线数据矩阵的共轭转置天线矩阵，W^T _i表示W^T第i行的天线数据；W表示天线数据矩阵，W_j表示W第j列的天线数据；W^T _i*W_j表示对W^T _i和W_j进行矩阵相乘运算。

在实施中，可以基于共轭转置天线矩阵第i行的行矩阵元素，及天线数据矩阵中第j列的列矩阵元素确定对角线元素。具体的，如可以基于共轭转置天线矩阵第1行的行矩阵元素及天线数据矩阵中第1列的列矩阵元素确定天线干扰矩阵中第1行第1列的对角线元素；基于共轭转置天线矩阵第2行的行矩阵元素及天线数据矩阵中第2列的列矩阵元素确定天线干扰矩阵中第2行第12列的对角线元素；……，以此类推，可以得到天线干扰矩阵中的所有对角线元素。可以理解，由于天线的每个数据流通常是复数，即包括实部和虚部，且i＝j时天线数据矩阵第i行的行矩阵元素与共轭转置天线矩阵中的第j列的列矩阵元素相乘，实质上为共轭转置天线矩阵中的第j列的列矩阵元素乘以该第j列的列矩阵元素的共轭即可得到，即对角线元素的求法实际上为共轭转置天线矩阵中的第j列的列矩阵元素的实部的平方与虚部的平方之和，故而，在通过复数乘法累加器计算对角线元素时，仅需两个复数乘法累加器即可。这样，可以在减少计算量，提高干扰抑制效率的同时，进一步的减少芯片资源消耗。

为更清楚的描述本发明实施例提供的方法，现以天线数据矩阵W是64x16的矩阵为例，对本发明实施例提供的方法进行说明。首先，直接将W(64x16)中的数据取共轭即可得到W^T(16x64)，然后，参见图2(图2中Ri1、Ri2……Ri8分别表示每次运算得到的一列计算结果)，可以将W^T的每行的行矩阵元素并行输入至15个复数乘法累加器，并可以将数据W(64x16)分8次串行输入至15个复数乘法累加器，每输入一次，可以得到一列15个流的计算结果，共可以得到8列，且两个矩阵输入间隔为一个时钟周期。

且输入矩阵W(64x16)由数据使能、实部数据和虚部数据组成，实部数据和虚部数据都是256bit，由16流的天线数据拼接而成(每流数据用16bit的二进制数表示)。使能信号可以维持64个clk(时钟信号)表示64根天线，每个clk输入一根天线的15流的数据。输入一个矩阵的格式图3所示：A0_r表示天线0的实部数据，A1_r表示天线1的实部数据，A63_r表示天线63的实部数据，一共表示了64天线的实部数据，data_real[255：240]表示流15的实部数据，也是W^T(16x64)中的第一行矩阵，data_real[239：224]表示流14的实部数据，也是W^T(16x64)中的第二行矩阵，以此类推，data_real[15：0]表示流0的实部数据，也是W^T(16x64)中的第十六行矩阵；A0_i表示天线0的虚部数据，A1_i表示天线1的虚部数据，A63_i表示天线63的虚部数据，一共表示了64天线的虚部数据，每个bit数据的定义格式与实部定义方式相同。

参见图4，图4示出了自相关矩阵相乘的结果以及在相乘过程中数据的反转方式，把下三角子矩阵的后7列(9-15列)反转到上三角矩阵的第2-8列的上半部分进行计算，在矩阵相乘的时候同时实现矩阵的反转。天线干扰抑制矩阵用R表示，矩阵元素矩阵用R和下标表示，如R₂₁是指第2行和第1列的矩阵元素，其他类似。

图4中的第一列数据R_i1的求法为：R₂₁是由W^T(16x64)的第二行数据和W(64x16)的第1列矩阵元素进行复数乘法累加得到；R₃₁是由W^T(16x64)的第3行矩阵元素和W(64x16)的第1列矩阵元素进行复数乘累加得到；同样方法可以得到R矩阵的第1列其他位置的数据。这里计算第一列的15行数据，可以采用15个复数乘法累加器并行实现。第二个流的64天线数据也就是W^T(16x64)的第2行矩阵元素在64个时钟周期内串行输入第一个复数乘法累加器的a端口，W(64x16)的第1列的64个矩阵元素同样在64个时钟周期内输入复数乘法累加器的b端口，可以得到R₂₁；同样的方法将另外14行的数据输入其他的复数乘法累加器，64个时钟周期即可以计算得到第1列的15个矩阵元素。

图4中的第2列数据R_i2的求法：特别之处在于R₂₂位置矩阵元素的计算方法，它是由W^T(16x64)的第16行矩阵元素和W(64x16)的第15列的矩阵元素进行复数乘累加计算得到；对于R₃₂是由W^T(16x64)的第3行矩阵元素和W(64x16)的第3列矩阵元素进行复数乘累加得到；同样方法可以得到R矩阵的第2列其他位置的数据。保证15个复数乘法器在64个时钟周期内计算得到矩阵的15个元素，不浪费任何计算时间。

图4中的第3列数据R_i3的求法：特别之处在于R₂₃位置矩阵元素和R₃₃位置矩阵元素的计算方法，R₂₃是由W^T(16x64)的第16行矩阵元素和W(64x16)的第14列的矩阵元素进行复数乘累加得到；R₃₃是由W^T(16x64)的第15行矩阵元素和W(64x16)的第14列的矩阵元素进行复数乘累加得到；对于R₄₃是由W^T(16x64)的第4行矩阵元素和W(64x16)的第3列矩阵元素进行复数乘累加得到；同样的方法可以得到R矩阵的第3列其他位置的数据。同样保证15个复数乘法累加器在64个时钟周期内计算得到矩阵的15个元素，不浪费任何计算时间。可以理解，其他位置的矩阵元素进否计算方法按照第一、二、三列的数据计算方法可以得到。

对于自相关矩阵的对角线上的元素计算，采用复数乘以复数的共轭即可，也就是实部的平方加上虚部的平方，然后将64天线累加。下三角子矩阵上总共120个矩阵元素(15x8)，由于上三角子矩阵的120点的矩阵元素与下三角子矩阵的矩阵元素互为共轭，故而上三角子矩阵的120点的矩阵元素不必输出。输出矩阵元素分为两种格式，一种是下三角子矩阵的矩阵元素，一种是对角线上的矩阵元素。在矩阵中下三角子矩阵的矩阵元素的格式是15到1递减，转换成了15x8的格式，所以输出矩阵元素就是15流x 8，实部和虚部分别是15x16bit＝240bit。每间隔(64+1)个clk即可输出一个有效的240bit数据和一个对角线上的数据。经试验，对于64天线16流的矩阵，本发明提供的方法相对于现有方案的对比可参见表1，可见，对于自相关矩阵相乘(即天线数据矩阵及其共轭转置天线矩阵相乘)，本发明提供的方法可以在消耗芯片资源(即DSP乘法器，通常由3个DSP乘法器构成一个复数乘法累加器)相对较少的同时，有效减少生成干扰抑制矩阵的时延，从而可以有效提高干扰抑制效率，提高网络服务质量。

表1

	DSP(Digital Signal Processing，数字信号处理)乘法器数量(个)	时延(clk)
			现有方案	48	1040
本方案	47	520

图5示出了本实施例提供的一种干扰抑制装置，包括天线矩阵获取模块501及干扰抑制模块502，其中：

所述天线矩阵获取模块501，用于获取当前基站的多天线多数据流生成的天线数据矩阵，及所述天线数据矩阵对应的共轭转置天线矩阵，其中，所述数据流的数量为正偶数；

所述干扰抑制模块502，用于基于所述天线数据矩阵和所述共轭转置天线矩阵生成用于进行干扰抑制的天线干扰抑制矩阵；

其中，所述天线干扰抑制矩阵中包括下三角子矩阵和对角线元素；所述下三角子矩阵是基于所述共轭转置天线矩阵当前第i行的行矩阵元素，及所述天线数据矩阵当前第j列的列矩阵元素确定的，i表示共轭转置天线矩阵的行数，j表示天线数据矩阵的列数，i≠1，i≠j且i>j；所述对角线元素是基于所述共轭转置天线矩阵第i行的矩阵元素，及所述天线数据矩阵中第j列的矩阵元素确定的，i＝j。

可选的，所述干扰抑制模块502，用于：

将所述共轭转置天线矩阵的当前第i行的行矩阵元素输入至第一复数乘法累加器，并将所述天线数据矩阵当前第j列的列矩阵元素输入至所述第一复数乘法累加器，其中，i≠1,i≠j且i>j；

利用所述第一复数乘法累加器，基于所述当前第i行的行矩阵元素及所述当前第j列的列矩阵元素，生成所述下三角子矩阵的子矩阵元素，并基于所有子矩阵元素生成所述下三角子矩阵。

可选的，所述抑制矩阵生成模块502，用于：

当i≠1且i≠2时，将所述共轭转置天线矩阵的第i行至第n行的行矩阵元素并行输入至第1至第n-i+1个第二复数乘法累加器，并将所述共轭转置天线矩阵的第n-i+3行至第n行的行矩阵元素并行输入至第n-i+2至第n-1个第二复数乘法累加器，其中，n表示所述共轭转置天线矩阵的总行数；

将所述天线数据矩阵的第j列的列矩阵元素并行输入至第1至第n-j+2个所述第二复数乘法累加器，并将所述天线数据矩阵的第n-i+1列的列矩阵元素输入至第n-j+1至第n-1个所述第二复数乘法累加器，其中，2≥j≤m/2，m表示所述天线数据矩阵的总列数，且m＝n；

利用每个第二复数乘法累加器，基于输入至所述每个第二复数乘法累加器的行矩阵元素和列矩阵元素，生成子矩阵元素，并基于所有子矩阵元素及i＝2时的子矩阵元素生成下三角子矩阵。

可选的，所述抑制矩阵生成模块502，用于：

当i＝2时，将所述共轭转置天线矩阵的第i行至第n行的行矩阵元素并行输入至n-1个不同的第二复数乘法累加器；

将所述天线数据矩阵第1列的列矩阵元素并行输入至每个第二复数乘法累加器；

利用所述每个第二复数乘法累加器及输入至所述每个第二复数乘法累加器的行矩阵元素和列矩阵元素，生成i＝2时的子矩阵元素。

可选的，所述共轭转置天线矩阵第i行的行矩阵元素，及所述天线数据矩阵中第j列的列矩阵元素确定所述对角线元素的公式为：

R_ij＝W^T _i*W_j

其中，R_ij表示所述天线干扰抑制矩阵的对角线元素，i表示对角线元素所在行数，j表示对角线元素所在列数，且i＝j；W^T表示天线数据矩阵的共轭转置天线矩阵，W^T _i表示W^T第i行的天线数据；W表示天线数据矩阵，W_j表示W第j列的天线数据。

本实施例所述的干扰抑制装置可以用于执行上述方法实施例，其原理和技术效果类似，此处不再赘述。

参照图6，所述电子设备，包括：处理器(processor)501、存储器(memory)602和总线603；

其中，

所述处理器601和存储器602通过所述总线603完成相互间的通信；

所述处理器601用于调用所述存储器602中的程序指令，以执行上述各方法实施例所提供的方法。

本实施例公开一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各方法实施例所提供的方法。

本实施例提供一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令使所述计算机执行上述各方法实施例所提供的方法。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。

应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (12)

1.一种干扰抑制方法，其特征在于，包括：

获取当前基站的多天线多数据流生成的天线数据矩阵，及所述天线数据矩阵对应的共轭转置天线矩阵，其中，所述数据流的数量为正偶数；

基于所述天线数据矩阵和所述共轭转置天线矩阵生成用于进行干扰抑制的天线干扰抑制矩阵；

其中，所述天线干扰抑制矩阵中包括下三角子矩阵和对角线元素；所述下三角子矩阵是基于所述共轭转置天线矩阵当前第i行的行矩阵元素，及所述天线数据矩阵当前第j列的列矩阵元素确定的，i表示共轭转置天线矩阵的行数，j表示天线数据矩阵的列数，i≠1，i≠j且i>j；所述对角线元素是基于所述共轭转置天线矩阵第i行的矩阵元素，及所述天线数据矩阵中第j列的矩阵元素确定的，i＝j。

2.根据权利要求1所述的干扰抑制方法，其特征在于，基于所述共轭转置天线矩阵当前第i行的行矩阵元素，及所述天线数据矩阵当前第j列的列矩阵元素确定所述下三角子矩阵，包括：

将所述共轭转置天线矩阵的当前第i行的行矩阵元素输入至第一复数乘法累加器，并将所述天线数据矩阵当前第j列的列矩阵元素输入至所述第一复数乘法累加器，其中，i≠1,i≠j且i>j；

利用所述第一复数乘法累加器，基于所述当前第i行的行矩阵元素及所述当前第j列的列矩阵元素，生成所述下三角子矩阵的子矩阵元素，并基于所有子矩阵元素生成所述下三角子矩阵。

3.根据权利要求1所述的干扰抑制方法，其特征在于，基于所述共轭转置天线矩阵当前第i行的行矩阵元素，及所述天线数据矩阵当前第j列的列矩阵元素确定所述下三角子矩阵，包括：

当i≠1且i≠2时，将所述共轭转置天线矩阵的第i行至第n行的行矩阵元素并行输入至第1至第n-i+1个第二复数乘法累加器，并将所述共轭转置天线矩阵的第n-i+3行至第n行的行矩阵元素并行输入至第n-i+2至第n-1个第二复数乘法累加器，其中，n表示所述共轭转置天线矩阵的总行数；

将所述天线数据矩阵的第j列的列矩阵元素并行输入至第1至第n-j+2个所述第二复数乘法累加器，并将所述天线数据矩阵的第n-i+1列的列矩阵元素输入至第n-j+1至第n-1个所述第二复数乘法累加器，其中，2≥j≤m/2，m表示所述天线数据矩阵的总列数，且m＝n；

利用每个第二复数乘法累加器，基于输入至所述每个第二复数乘法累加器的行矩阵元素和列矩阵元素，生成子矩阵元素，并基于所有子矩阵元素及i＝2时的子矩阵元素生成下三角子矩阵。

4.根据权利要求3所述的干扰抑制方法，其特征在于，生成所述i＝2时的子矩阵元素，包括：

当i＝2时，将所述共轭转置天线矩阵的第i行至第n行的行矩阵元素并行输入至n-1个不同的第二复数乘法累加器；

将所述天线数据矩阵第1列的列矩阵元素并行输入至每个第二复数乘法累加器；

利用所述每个第二复数乘法累加器及输入至所述每个第二复数乘法累加器的行矩阵元素和列矩阵元素，生成i＝2时的子矩阵元素。

5.根据权利要求1所述的干扰抑制方法，其特征在于，基于所述共轭转置天线矩阵第i行的行矩阵元素，及所述天线数据矩阵中第j列的列矩阵元素确定所述对角线元素的公式为：

R_ij＝W^T _i*W_j

其中，R_ij表示所述天线干扰抑制矩阵的对角线元素，i表示对角线元素所在行数，j表示对角线元素所在列数，且i＝j；W^T表示天线数据矩阵的共轭转置天线矩阵，W^T _i表示W^T第i行的天线数据；W表示天线数据矩阵，W_j表示W第j列的天线数据。

6.一种干扰抑制装置，其特征在于，包括天线矩阵获取模块、及干扰抑制模块，其中：

所述天线矩阵获取模块，用于获取当前基站的多天线多数据流生成的天线数据矩阵，及所述天线数据矩阵对应的共轭转置天线矩阵，其中，所述数据流的数量为正偶数；

所述干扰抑制模块，用于基于所述天线数据矩阵和所述共轭转置天线矩阵生成用于进行干扰抑制的天线干扰抑制矩阵；

其中，所述天线干扰抑制矩阵中包括下三角子矩阵和对角线元素；所述下三角子矩阵是基于所述共轭转置天线矩阵当前第i行的行矩阵元素，及所述天线数据矩阵当前第j列的列矩阵元素确定的，i表示共轭转置天线矩阵的行数，j表示天线数据矩阵的列数，i≠1，i≠j且i>j；所述对角线元素是基于所述共轭转置天线矩阵第i行的矩阵元素，及所述天线数据矩阵中第j列的矩阵元素确定的，i＝j。

7.根据权利要求6所述的干扰抑制装置，其特征在于，所述干扰抑制模块，用于：

将所述共轭转置天线矩阵的当前第i行的行矩阵元素输入至第一复数乘法累加器，并将所述天线数据矩阵当前第j列的列矩阵元素输入至所述第一复数乘法累加器，其中，i≠1,i≠j且i>j；

利用所述第一复数乘法累加器，基于所述当前第i行的行矩阵元素及所述当前第j列的列矩阵元素，生成所述下三角子矩阵的子矩阵元素，并基于所有子矩阵元素生成所述下三角子矩阵。

8.根据权利要求6所述的干扰抑制装置，其特征在于，所述干扰抑制模块，用于：

当i≠1且i≠2时，将所述共轭转置天线矩阵的第i行至第n行的行矩阵元素并行输入至第1至第n-i+1个第二复数乘法累加器，并将所述共轭转置天线矩阵的第n-i+3行至第n行的行矩阵元素并行输入至第n-i+2至第n-1个第二复数乘法累加器，其中，n表示所述共轭转置天线矩阵的总行数；

将所述天线数据矩阵的第j列的列矩阵元素并行输入至第1至第n-j+2个所述第二复数乘法累加器，并将所述天线数据矩阵的第n-i+1列的列矩阵元素输入至第n-j+1至第n-1个所述第二复数乘法累加器，其中，2≥j≤m/2，m表示所述天线数据矩阵的总列数，且m＝n；

利用每个第二复数乘法累加器，基于输入至所述每个第二复数乘法累加器的行矩阵元素和列矩阵元素，生成子矩阵元素，并基于所有子矩阵元素及i＝2时的子矩阵元素生成下三角子矩阵。

9.根据权利要求8所述的干扰抑制装置，其特征在于，所述干扰抑制模块，用于：

当i＝2时，将所述共轭转置天线矩阵的第i行至第n行的行矩阵元素并行输入至n-1个不同的第二复数乘法累加器；

将所述天线数据矩阵第1列的列矩阵元素并行输入至每个第二复数乘法累加器；

利用所述每个第二复数乘法累加器及输入至所述每个第二复数乘法累加器的行矩阵元素和列矩阵元素，生成i＝2时的子矩阵元素。

10.根据权利要求6所述的干扰抑制装置，其特征在于，所述共轭转置天线矩阵第i行的行矩阵元素，及所述天线数据矩阵中第j列的列矩阵元素确定所述对角线元素的公式为：

R_ij＝W^T _i*W_j

其中，R_ij表示所述天线干扰抑制矩阵的对角线元素，i表示对角线元素所在行数，j表示对角线元素所在列数，且i＝j；W^T表示天线数据矩阵的共轭转置天线矩阵，W^T _i表示W^T第i行的天线数据；W表示天线数据矩阵，W_j表示W第j列的天线数据。

11.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至5任一所述的干扰抑制方法。

12.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求1至5任一所述的干扰抑制方法。

Images