CN113257891B - 一种高电子迁移率晶体管及其制作方法 - Google Patents

一种高电子迁移率晶体管及其制作方法 Download PDF

Info

Publication number
CN113257891B
CN113257891B CN202110457319.7A CN202110457319A CN113257891B CN 113257891 B CN113257891 B CN 113257891B CN 202110457319 A CN202110457319 A CN 202110457319A CN 113257891 B CN113257891 B CN 113257891B
Authority
CN
China
Prior art keywords
layer
type
gate
region
doped regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110457319.7A
Other languages
English (en)
Other versions
CN113257891A (zh
Inventor
刘胜厚
林科闯
孙希国
蔡仙清
张辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Xiamen Sanan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Integrated Circuit Co Ltd filed Critical Xiamen Sanan Integrated Circuit Co Ltd
Priority to CN202110457319.7A priority Critical patent/CN113257891B/zh
Publication of CN113257891A publication Critical patent/CN113257891A/zh
Application granted granted Critical
Publication of CN113257891B publication Critical patent/CN113257891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种高电子迁移率晶体管及其制作方法，晶体管包含衬底、缓冲层、沟道层、势垒层，还包括相对设置在势垒层上方有源区处的源极和漏极，设置在有源区处的源极和漏极之间栅极区域处的势垒层表面的P型氮化物栅层，在P型氮化物栅层上设置栅极；有源区处的源极与漏极之间栅极区域处的势垒层表面的P型氮化物栅层为沿着栅宽方向的M个P型掺杂区，M个P型掺杂区的掺杂浓度不规则排列。采用本发明晶体管及其制作方法，形成M个P型掺杂区不规则排列，形成具有不同关断电压的区域栅极，沿着栅宽方向形成不同的关断电压不规则排布，保证总体器件在开态漏极电流均匀分布的同时，实现器件跨导的平整性，使器件在射频工作时随着输入功率的增加，器件增益保持不变，线性度提高。

Description

一种高电子迁移率晶体管及其制作方法
技术领域
本发明涉及半导体器件领域，特别涉及氮化物半导体器件及其制作方法。
背景技术
5G通信技术是最新一代蜂窝移动通信技术，是4G(LTE-A、WiMax)、3G(UMTS、LTE)和2G(GSM)系统后的延伸。5G通信技术将广泛用于智慧家庭、远程医疗、远程教育、工业制造和物联网领域，具体包括千兆级移动宽带数据接入、3D视频、高清视频、云服务、增强现实(AR)、虚拟现实(VR)、工业制造自动化、紧急救援、自动驾驶、现代物流等典型业务应用。其中，高清视频、AR、VR、远程医疗、工业制造自动化、现代物流管理等主要发生在建筑物室内场景。
GaN材料的研究与应用是目前全球半导体研究的前沿和热点，是研制微电子器件、光电子器件的新型半导体材料，并与SIC、金刚石等半导体材料一起，被誉为是继第一代Ge、Si 半导体材料、第二代GaAs、InP化合物半导体材料之后的第三代半导体材料。氮化镓(GaN)具有宽禁带宽度，高击穿电场，高热导率，高电子饱和速率以及更高的抗辐射能力等优点，在高温、高频和微波大功率半导体器件中有着十分广阔的应用前景。低欧姆接触电阻对于输出功率，高效率，高频和噪声性能起到至关重要的作用。近年来，GaN凭借高频下更高的功率输出和更小的占位面积，被射频行业大量应用。
GaN射频器件在应用中，GaN HEMT射频器件为横向平面器件，如附图1所示，GaNHEMT器件的跨导(gm)随栅电压(Vgs)变化曲线，随着栅极输入电压增加，跨导gm下降，对应增益降低；跨导gm是指输出端电流的变化值与输入端电压的变化值之间的比值其 PA的非线性导致显著的带边泄露、输出功率过早饱和、信号失真等，影响系统的特性及增加了系统设计的复杂度。
发明内容
本发明的目的在于针对现有技术问题，提供一种高电子迁移率晶体管及其制作方法。
为了实现以上目的，本发明的一具体实施例中，提供了一种高电子迁移率晶体管的制作方法，包括如下：
在半导体衬底上依次形成缓冲层、沟道层、势垒层、GaN层；
刻蚀GaN层，保留栅极区域的GaN层，在势垒层上的源极区域和漏极区域相应形成源极窗口、漏极窗口；在源极窗口、漏极窗口上形成欧姆接触金属，形成源极和漏极；
通过若干次光刻、离子注入工艺依次在有源区处的源极与漏极之间栅极区域的GaN层形成沿着栅宽方向排列的M个P型掺杂区，M个P型掺杂区包含N种不同的P型掺杂浓度；沿着栅宽方向M个P型掺杂区的P型掺杂浓度不规则排列；其中，M≥N且M为大于等于3的正整数，N为大于等于3的正整数；
在M个P型掺杂区上形成栅极。
上述，不规则排列是指非线性规律排列；M个P型掺杂区线性规律排列是指不同P型掺杂浓度的P型掺杂区沿着栅宽方向若干P型掺杂区的P型掺杂浓度依次变大或依次变小。
通过若干次光刻、离子注入工艺中，若干次离子注入的注入剂量不相同，注入能量相同；离子注入的注入离子包含镁离子、锌离子或铁离子中的任意一种，注入能量范围为0.1 KeV～100KeV，注入剂量范围为1×1010cm-2～1×1015cm-2；若干次光刻、离子注入工艺的次数范围为大于等于2且小于等于N。
上述方法中，通过若干次光刻、离子注入工艺依次在有源区处的源极与漏极之间栅极区域的GaN层形成沿着栅宽方向的M个P型掺杂区，M个P型掺杂区包含N种不同的P型掺杂浓度；沿着栅宽方向M个P型掺杂区的P型掺杂浓度不规则排列，通过不同的P型掺杂浓度，形成不同的栅极区域，不同区域栅极具有不同关断电压调制，由于不同的关断电压沿着栅宽方向不规则分布，保证总体器件在开态漏极电流均匀分布的同时，使器件在射频工作时随着输入功率的增加，器件增益保持不变，线性度提高，从而实现跨导gm呈现平整形貌，提高氮化物器件的线性度。
在本发明另一实施例中，进一步降低工艺成本，采用一次或若干次光刻工艺在有源区处的源极与漏极之间栅极区域的GaN层上的形成凹槽深度不规则排列的凹槽状光刻胶层，凹槽状光刻胶层包含M个P型掺杂区域，对M个P型掺杂区域进行一次离子注入(注入离子包含镁离子、锌离子或铁离子中的任意一种)形成沿着栅宽方向的M个P型掺杂区，M个P型掺杂区包含N种不同的P型掺杂浓度；沿着栅宽方向M个P型掺杂区的P型掺杂浓度不规则排列，通过不同的P型掺杂浓度，形成不同的栅极区域，不同区域栅极具有不同关断电压调制，由于不同的关断电压沿着栅宽方向不规则分布，保证总体器件在开态漏极电流均匀分布的同时，使器件在射频工作时随着输入功率的增加，器件增益保持不变，线性度提高，从而实现跨导gm呈现平整形貌，提高氮化物器件的线性度。一种高电子迁移率晶体管的制作方法，包括如下步骤：
在半导体衬底上依次形成缓冲层、沟道层、势垒层、GaN层；
刻蚀GaN层，保留栅极区域的GaN层，在势垒层上方的源极区域和漏极区域相应形成源极窗口、漏极窗口；在源极窗口、漏极窗口上形成欧姆接触金属，形成源极和漏极；
在GaN层上方涂覆一层光刻胶层；
采用一次或若干次光刻工艺在有源区处的源极与漏极之间栅极区域的GaN层上形成凹槽深度不规则排列的凹槽状光刻胶层；有源区栅极区域处的GaN层上的凹槽状光刻胶层形成三种以上的凹槽深度，沿着栅宽方向凹槽深度不规则排列，即沿着栅宽方向在GaN层表面上的栅极区域形成厚度不规则的光刻胶层；其中，凹槽状光刻胶层的厚度小于等于P型掺杂区域外的光刻胶层；
进行一次离子注入，离子注入的注入离子包含镁离子、锌离子或铁离子中的任意一种；在GaN层中形成M个P型掺杂区，其中，M≥N且M为大于等于3的正整数，N为大于等于3的正整数；
去除凹槽状光刻胶层，形成沿着栅宽方向的M个P型掺杂区，M个P型掺杂区的掺杂浓度不规则排列，M个P型掺杂区包含N种不同的P型掺杂浓度；
在M个P型掺杂区上形成栅极。
其中，GaN层上方涂覆的光刻胶层厚度范围为0.1μm～1μm；一次离子注入的注入能量范围为0.1KeV～100KeV，注入剂量范围为1×1010cm-2～1×1015cm-2。
在本发明的另一实施中，通过若干次光刻、氢离子注入工艺依次在有源区处的源极与漏极之间栅极区域的P型氮化物层形成沿着栅宽方向的M个P型掺杂区，M个P型掺杂区包含N种不同的P型掺杂浓度；采用氢注入离子对高掺杂浓度的P型氮化物层的掺杂浓度进行钝化，其中，氢离子可钝化P型掺杂的镁离子、锌离子或铁离子，使得P型氮化物层的P型掺杂浓度范围产生变化，实现沿着栅宽方向M个P型掺杂区的P型掺杂浓度不规则排列，通过不同的P型掺杂浓度，形成不同的栅极区域，不同区域栅极具有不同关断电压调制，由于不同的关断电压沿着栅宽方向不规则分布，保证总体器件在开态漏极电流均匀分布的同时，使器件在射频工作时随着输入功率的增加，器件增益保持不变，线性度提高，从而实现跨导gm呈现平整形貌，提高氮化物器件的线性度，该高电子迁移率晶体管的制作方法，包括如下步骤：
在半导体衬底上依次形成缓冲层、沟道层、势垒层、P型氮化物层，P型氮化物层的P型掺杂浓度范围为1×1010cm-3～1×1015cm-3；
刻蚀P型氮化物层，保留栅极区域的P型氮化物层；在势垒层上的源极区域和漏极区域相应形成源极窗口、漏极窗口；在源极窗口、漏极窗口上形成欧姆接触金属，形成源极和漏极；
通过若干次光刻、氢离子注入工艺依次在有源区处的源极与漏极之间栅极区域的P型氮化物层形成沿着栅宽方向的M个P型掺杂区，M个P型掺杂区包含N种不同的P型掺杂浓度；沿着栅宽方向M个P型掺杂区的P型掺杂浓度不规则排列；其中，M≥N且M为大于等于3的正整数，N为大于等于3的正整数；氢离子注入工艺的注入离子为氢离子；氢离子注入工艺的注入能量范围为0.1KeV～100KeV，注入剂量范围为1×1010cm-2～1×1015cm-2；
在M个P型掺杂区上形成栅极。
进一步的，所述势垒层为AlGaN、AlN、InAlGaN、InAlN中的任意一种。
进一步的，所述P型氮化物层的材料为p-GaN、p-AlGaN、p-InGaN、p-InAlGaN中的任意一种。
进一步降低工艺成本和工艺难度，本发明还提供的另一种实施例，采用一次或若干次光刻工艺在有源区处的源极与漏极之间栅极区域的P型氮化物层形成凹槽深度不规则排列的凹槽状光刻胶层，采用一次离子注入氢离子对高掺杂浓度的P型氮化物层的掺杂浓度进行钝化，形成沿着栅宽方向M个P型掺杂区，M个P型掺杂区包含N种不同的P型掺杂浓度；沿着栅宽方向M个P型掺杂区的P型掺杂浓度不规则排列，通过不同的P型掺杂浓度，形成不同的栅极区域，不同区域栅极具有不同关断电压调制，由于不同的关断电压沿着栅宽方向不规则分布，保证总体器件在开态漏极电流均匀分布的同时，使器件在射频工作时随着输入功率的增加，器件增益保持不变，线性度提高，从而实现跨导gm呈现平整形貌，提高氮化物器件的线性度。该高电子迁移率晶体管制作方法，包括如下步骤：
在半导体衬底上依次形成缓冲层、沟道层、势垒层、P型氮化物层；P型氮化物层的P型掺杂浓度范围为1×1010cm-3～1×1015cm-3；所述势垒层为AlGaN、AlN、InAlGaN、InAlN中的任意一种；所述P型氮化物层的材料为p-GaN、p-AlGaN、p-InGaN、p-InAlGaN中的任意一种；
刻蚀P型氮化物层，保留栅极区域的P型氮化物层；在势垒层上的源极区域和漏极区域相应形成源极窗口、漏极窗口；在源极窗口、漏极窗口上形成欧姆接触金属，形成源极和漏极；
在P型氮化物层上方涂覆一层光刻胶层；在P型氮化物层上方涂覆的光刻胶层厚度范围为0.1μm～1μm；
采用一次或若干次光刻工艺在有源区处的源极与漏极之间栅极区域的P型氮化物层上凹槽深度不规则排列的凹槽状光刻胶层；有源区处的P型氮化物层上的凹槽状光刻胶层包含形成三种以上的凹槽深度，栅极区域的凹槽状光刻胶层形成M个氢离子注入区域，沿着栅宽方向凹槽深度不规则排列，即沿着栅宽方向在P型氮化物层表面上形成厚度不规则的光刻胶层；其中，凹槽状光刻胶层的厚度小于等于氢离子注入区域外的光刻胶层的厚度；M为大于等于 3的正整数；
进行一次离子注入，离子注入的注入离子为氢离子；一次离子注入的注入能量范围为0.1 KeV～100KeV，注入剂量范围为1×1010cm-2～1×1015cm-2。
去除凹槽状光刻胶层，形成沿着栅宽方向M个P型掺杂区的掺杂浓度不规则排列；M个 P型掺杂区包含N种不同的P型掺杂浓度，其中，N为大于等于3的正整数；
在M个P型掺杂区上形成栅极。
上述方法中，在P型氮化物层上方涂覆的光刻胶层厚度范围为0.1μm～1μm；一次离子注入的注入能量范围为0.1KeV～100KeV，注入剂量范围为1×1010cm-2～1×1015cm-2。
与上述方法一种高电子迁移率晶体管的制作方法相应的，本发明提供了一种高电子迁移率晶体管包含从下至上依次层叠设置的衬底、缓冲层、沟道层、势垒层，所述沟道层与势垒层构成异质结；还包括相对设置在势垒层上方有源区处的源极和漏极，
设置在有源区处的源极和漏极之间栅极区域处的势垒层表面的P型氮化物栅层，在所述 P型氮化物栅层上设置栅极；有源区处的源极与漏极之间栅极区域处的势垒层表面的P型氮化物栅层为沿着栅宽方向由M个P型掺杂区排列构成，M个P型掺杂区中包含三个以上不同的P型掺杂浓度；所述栅极设置在M个P型掺杂区上；沿着栅宽方向M个P型掺杂区的掺杂浓度不规则排列，M为大于等于3的正整数。不规则排列是指非线性规律排列；M个P 型掺杂区线性规律排列是指不同P型掺杂浓度的P型掺杂区沿着栅宽方向M个P型掺杂区的P型掺杂浓度依次变大或依次变小。
进一步的，M个P型掺杂区沿着栅宽方向均匀排列，所述P型掺杂区的形状为矩形；有源区处的P型氮化物栅层的栅长方向的尺寸大于等于有源区处的栅极的栅长方向的尺寸。
进一步的，所述P型氮化物栅层的厚度范围为3nm-50nm；P型氮化物栅层的P型掺杂浓度范围为1×1010cm-3～1×1015cm-3；相邻P型掺杂区的P型掺杂浓度差范围为1×1010cm-3； P型掺杂区的掺杂杂质含Mg、Zn、Fe中的任意一种。
进一步，所述势垒层为AlGaN、AlN、InAlGaN、InAlN中的任意一种；所述P型氮化物栅层的材料为p-GaN、p-AlGaN、p-InGaN、p-InAlGaN中的任意一种。
采用本发明高电子迁移率晶体管及其制作方法，形成M个P型掺杂区不规则排列，形成具有不同关断电压的区域栅极，沿着栅宽方向形成不同的关断电压不规则排布，保证总体器件在开态漏极电流均匀分布的同时，实现器件跨导的平整性，使器件在射频工作时随着输入功率的增加，器件增益保持不变，线性度提高。
附图说明
图1为现有GaN HEMT器件的跨导随栅电压变化曲线图；
图2为本发明的一实施例中高电子迁移率晶体管的示意图一；
图3为本发明的一实施例中高电子迁移率晶体管的示意图一B处的剖面示意图；
图4～8为本发明的一实施例中高电子迁移率晶体管的示意图一的A1～A5处的剖面示意图；
图9为本发明的高电子迁移率晶体管的制作方法的方法二中，形成不同凹槽深度的光刻胶层的示意图一；
图10为本发明一实施例中高电子迁移率晶体管的示意图一；
图11为本发明一实施例中高电子迁移率晶体管的示意图二；
图12为本发明一实施例中高电子迁移率晶体管的制作方法的方法三步骤一后的示意图；
图13为本发明一实施例中高电子迁移率晶体管的制作方法的方法四中形成第二氢离子注入窗口示意图；
图14为本发明一实施例中高电子迁移率晶体管的制作方法的方法四中形成第二P型掺杂区示意图；
图15为本发明一实施例中高电子迁移率晶体管的制作方法的方法四P型氮化物层上凹槽深度不规则排列的凹槽状光刻胶层的示意图。
具体实施方式
以下结合附图和具体实施例对本发明做进一步解释。
在本发明的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
参考附图2-3，本发明的高电子迁移率晶体管的示意图，包含从下至上依次层叠设置的衬底1、缓冲层2、沟道层3、势垒层4；还包括相对设置在势垒层上方有源区100处的源极5、漏极6、栅极7，所述沟道层与势垒层构成异质结；还包括相对设置在势垒层上方有源区处的源极5和漏极6，设置在有源区处的源极和漏极之间栅极区域处的势垒层表面的P型氮化物栅层，在所述P型氮化物栅层上设置栅极7；有源区处的源极与漏极之间栅极区域处的势垒层表面的P型氮化物栅层为沿着栅宽方向由M个P型掺杂区排列构成，M个P型掺杂区中包含三个以上不同的P型掺杂浓度；所述栅极设置在M个P型掺杂区上；沿着栅宽方向M 个P型掺杂区的掺杂浓度不规则排列，M为大于等于3的正整数。不规则排列是指非线性规律排列，M个P型掺杂区线性规律排列是指不同P型掺杂浓度的P型掺杂区沿着栅宽方向M 个P型掺杂区的P型掺杂浓度依次变大或依次变小。如附图3，在本发明实施例，P型氮化物栅层包含5个不同的P型掺杂区沿着栅宽方向排列，分别为第一P型掺杂区91(其P型掺杂浓度为δ1)、第二P型掺杂区92(其P型掺杂浓度为δ2)、第三P型掺杂区93(其P型掺杂浓度为δ3)、第四P型掺杂区94(其P型掺杂浓度为δ4)、第五P型掺杂区95(其P型掺杂浓度为δ5)；5个P型掺杂区沿着栅宽方向不规则排列，其中，δ1＞δ4＞δ3＞δ2＞δ5。
所述势垒层为AlGaN、AlN、InAlGaN、InAlN中的任意一种；所述P型氮化物栅层的材料为p-GaN、p-AlGaN、p-InGaN、p-InAlGaN中的任意一种。
在本发明实施例中，缓冲层2为GaN，沟道层3为GaN，势垒层4为AlGaN，所述P型氮化物栅层的厚度范围为3nm-50nm；P型氮化物栅层的P型掺杂浓度范围为1×1010cm- 3～1×1015cm-3；相邻P型掺杂区的P型掺杂浓度差范围为1×1010cm-3；P型掺杂区的掺杂杂质含Mg、Zn、Fe中的任意一种。
进一步的，进一步的，为了使得栅极对P型掺杂区进行有效地调控形成不同的开启电压的栅极区域，若干个P型掺杂区沿着栅宽方向均匀排列，所述P型掺杂区的形状为矩形；有源区处的P型氮化物栅层的栅长方向的尺寸大于等于有源区处的栅极的栅长方向的尺寸。
需要说明的是，栅极金属层横截面为T型结构，包括栅帽和栅足，所述栅足设置于P型氮化物栅层的上，栅帽边沿与P型氮化物栅层之间设置有介质层8。
本发明具体实施例还提供了若干种高电子迁移率晶体管的制作方法。
方法一：
提供了一种高电子迁移率晶体管的制作方法，包括如下：
步骤一，在半导体衬底上依次形成缓冲层、沟道层、势垒层、GaN层；
步骤二，在GaN层上沉积介质层，刻蚀介质层、GaN层，在GaN层上方的源极区域和漏极区域相应形成源极窗口、漏极窗口；在源极窗口、漏极窗口上形成欧姆接触金属，形成源极和漏极；
步骤三，通过若干次光刻、离子注入工艺依次在有源区处的源极与漏极之间栅极区域的 GaN层形成沿着栅宽方向排列的M个P型掺杂区，M个P型掺杂区包含N种不同的P型掺杂浓度；沿着栅宽方向M个P型掺杂区的P型掺杂浓度不规则排列；其中，M≥N且M为大于等于3的正整数，N为大于等于3的正整数；所述M个P型掺杂区构成晶体管的P型氮化物栅层；
具体而言，
通过第一次光刻工艺形成m1个第一P型掺杂区窗口，对m1个第一P型掺杂区窗口进行第一次离子注入形成第一种P型掺杂浓度的m1个第一类P型掺杂区，其中m1为大于等于1的正整数；
通过第二次光刻工艺形成m2个第二P型掺杂区窗口，对m2个第二P型掺杂区窗口进行第二次离子注入形成第二种P型掺杂浓度的m2个第二类P型掺杂区，其中m2为大于等于1的正整数；
通过第三次光刻工艺形成m3个第二P型掺杂区窗口，对m3个第三P型掺杂区窗口进行第三次离子注入形成第三种P型掺杂浓度的m3个第三类P型掺杂区，其中m3为大于等于1的正整数；
依次类推……，M＝m1+m2+m3+…+mN。
例如，有源区处的源极与漏极之间栅极区域的势垒层上方形成M个P型掺杂区，包含N 种P型掺杂浓度，M≥N，M、N均为大于等于3的正整数，N种P型掺杂浓度的P型掺杂区是经过N次离子注入形成。其中第一至第N次离子注入的剂量不同，注入的能量相同。其中， P型掺杂浓度不规则排列是指P型掺杂浓度非线性规律排列；P型掺杂区的P型掺杂浓度线性规则排列是指不同P型掺杂浓度的P型掺杂区沿着栅宽方向的P型掺杂浓度依次变深或依次变浅。
步骤四，通过光刻工艺在M个P型掺杂区上得到栅极窗口，在栅极窗口上形成肖特基接触金属，形成栅极。需要说明的是，栅极区域在栅长方向的尺寸大于等于栅极窗口的栅长方向的尺寸。
上述，不规则排列是指非线性规律排列；M个P型掺杂区线性规律排列是指不同P型掺杂浓度的P型掺杂区沿着栅宽方向若干P型掺杂区的P型掺杂浓度依次变大或依次变小。
若干次离子注入的注入剂量不相同，注入能量相同；离子注入的注入离子包含镁离子、锌离子或铁离子中的任意一种，注入能量范围为0.1KeV～100KeV，注入剂量范围为1×1010cm-2～1×1015cm-2；若干次光刻、离子注入工艺的次数范围为大于等于2且小于等于N。
上述方法中，通过若干次光刻、离子注入工艺依次在有源区处的源极与漏极之间栅极区域的GaN层形成沿着栅宽方向的M个P型掺杂区，M个P型掺杂区包含N种不同的P型掺杂浓度；沿着栅宽方向M个P型掺杂区的P型掺杂浓度不规则排列，通过不同的P型掺杂浓度，形成不同的栅极区域，不同区域栅极具有不同关断电压调制，由于不同的关断电压沿着栅宽方向不规则分布，保证总体器件在开态漏极电流均匀分布的同时，使器件在射频工作时随着输入功率的增加，器件增益保持不变，线性度提高，从而实现跨导gm呈现平整形貌，提高氮化物器件的线性度。
为了进一步说明本发明方法，以获得P型氮化物栅层包含5个不同的P型掺杂区沿着栅宽方向排列为例进一步说明，5个不同的P型掺杂区分别为第一P型掺杂区91(其P型掺杂浓度为δ1)、第二P型掺杂区92(其P型掺杂浓度为δ2)、第三P型掺杂区93(其P型掺杂浓度为δ3)、第四P型掺杂区94(其P型掺杂浓度为δ4)、第五P型掺杂区95(其P型掺杂浓度为δ5)；5个P型掺杂区沿着栅宽方向不规则排列，其中，δ1＞δ4＞δ3＞δ2＞δ5。
通过五次光刻、离子注入工艺依次在有源区处的源极与漏极之间栅极区域的GaN层形成沿着栅宽方向排列的5个P型掺杂区，具体而言，
通过第一次光刻工艺在有源区处的源极与漏极之间栅极区域的GaN层形成沿着栅宽方向排列的第一掺杂区域91’的窗口；并通过离子注入工艺在第一掺杂区域91’进行离子注入，形成第一P型掺杂区91，如附图4，其P型掺杂浓度为δ1，该离子注入工艺的注入能量为E1，注入剂量为2.5×1013cm-2；
通过第二次光刻工艺在有源区处的源极与漏极之间栅极区域的GaN层形成沿着栅宽方向排列的第二掺杂区域92’的窗口，如附图5；并通过离子注入工艺在第二掺杂区域92’进行离子注入，形成第二P型掺杂区92，其P型掺杂浓度为δ2，该离子注入工艺的注入能量为E2，注入剂量为2.5×1013cm-2；
通过第三次光刻工艺在有源区处的源极与漏极之间栅极区域的GaN层形成沿着栅宽方向排列的第三掺杂区域93’的窗口；并通过离子注入工艺在第三掺杂区域93’进行离子注入，形成第三P型掺杂区93，如附图6，其P型掺杂浓度为δ3，该离子注入工艺的注入能量为E3，注入剂量为2.5×1013cm-2；
通过第四次光刻工艺在有源区处的源极与漏极之间栅极区域的GaN层形成沿着栅宽方向排列的第四掺杂区域94’的窗口；并通过离子注入工艺在第四掺杂区域94’进行离子注入，形成第四P型掺杂区94，如附图7，其P型掺杂浓度为δ4，该离子注入工艺的注入能量为E4，注入剂量为2.5×1013cm-2；
通过第五次光刻工艺在有源区处的源极与漏极之间栅极区域的GaN层形成沿着栅宽方向排列的第五掺杂区域95’的窗口；并通过离子注入工艺在第五掺杂区域95’进行离子注入，形成第五P型掺杂区95，如附图8，其P型掺杂浓度为δ5，该离子注入工艺的注入能量为E5，注入剂量为2.5×1013cm-2。
其中，第一至第五注入剂量范围为2.5×1013cm-2，第一至第五注入能量范围为0.1KeV～100 KeV；其中，E1＞E4＞E3＞E2＞E5。
需要说明的是，第一至第五P型掺杂区的制作顺序不限于本发明实施例所列举，可以自由选择先制作某个P型掺杂区。通过若干次光刻、离子注入工艺依次在有源区处的源极与漏极之间栅极区域的GaN层形成沿着栅宽方向排列的M个P型掺杂区，包含N种不同P型掺杂浓度的P型掺杂区，若干次光刻、离子注入工艺，可以为X次光刻工艺，其中3≤X≤N。
方法二：
在本发明另一实施例中，进一步降低工艺成本，采用一次或若干次光刻工艺在有源区处的源极与漏极之间栅极区域的GaN层上的形成凹槽深度不规则排列的凹槽状光刻胶层，凹槽状光刻胶层包含M个P型掺杂区域，对M个P型掺杂区域进行一次离子注入(注入离子包含镁离子、锌离子或铁离子中的任意一种)形成沿着栅宽方向的M个P型掺杂区，M个P型掺杂区包含N种不同的P型掺杂浓度；沿着栅宽方向M个P型掺杂区的P型掺杂浓度不规则排列构成P型氮化物栅层，通过不同的P型掺杂浓度，形成不同的栅极区域，不同区域栅极具有不同关断电压调制，由于不同的关断电压沿着栅宽方向不规则分布，保证总体器件在开态漏极电流均匀分布的同时，使器件在射频工作时随着输入功率的增加，器件增益保持不变，线性度提高，从而实现跨导gm呈现平整形貌，提高氮化物器件的线性度。以获得P型氮化物栅层包含5个不同的P型掺杂区沿着栅宽方向排列为例进一步说明，5个不同的P型掺杂区分别为第一P型掺杂区91(其P型掺杂浓度为δ1)、第二P型掺杂区92(其P型掺杂浓度为δ2)、第三P型掺杂区93(其P型掺杂浓度为δ3)、第四P型掺杂区94(其P型掺杂浓度为δ4)、第五P型掺杂区95(其P型掺杂浓度为δ5)；5个P型掺杂区沿着栅宽方向不规则排列，其中，δ1＞δ4＞δ3＞δ2＞δ5。
一种高电子迁移率晶体管的制作方法，包括如下步骤：
步骤一，在半导体衬底上依次形成缓冲层、沟道层、势垒层、GaN层；
步骤二，在GaN层上沉积介质层，在刻蚀介质层、GaN层，在势垒层上方的源极区域和漏极区域相应形成源极窗口、漏极窗口；在源极窗口、漏极窗口上形成欧姆接触金属，形成源极和漏极；
步骤三，在GaN层上方涂覆一层光刻胶层；
步骤四，采用一次或若干次光刻工艺在有源区处的源极与漏极之间栅极区域的GaN层上形成凹槽深度不规则排列的凹槽状光刻胶层；有源区栅极区域处的GaN层上的凹槽状光刻胶层形成三种以上的凹槽深度，包含M个P型掺杂区域(本实施例M＝5，其中第一至第五P型掺杂区域91’～95’)，沿着栅宽方向凹槽深度不规则排列，即沿着栅宽方向在GaN层表面上的栅极区域形成厚度不规则的光刻胶层，如附图9；其中，凹槽状光刻胶层的厚度小于等于P型掺杂区域外的光刻胶层；M为大于等于3的正整数；其中，第一至第五P型掺杂区域91’～95’分别对应不同厚度的光刻胶层，第一至第五P型掺杂区域91’～95’表面上的光刻胶层厚度分别为d1、d2、d3、d4、d5，其中d1＜d4＜d3＜d2＜d5；
步骤五，进行一次离子注入，离子注入的注入离子包含镁离子、锌离子或铁离子中的任意一种；其中，M≥N且N为大于等于3的正整数；
步骤六，去除凹槽状光刻胶层，形成沿着栅宽方向的M个P型掺杂区，M个P型掺杂区的掺杂浓度不规则排列，M个P型掺杂区包含N种不同的P型掺杂浓度，所述M个P型掺杂区构成晶体管的P型氮化物栅层；本实施例5个P型掺杂区域包含5种不同的P型掺杂浓度，第一至第五P型掺杂区的P型掺杂浓度为δ1～δ5，其中δ1＞δ4＞δ3＞δ2＞δ5；
步骤七通过光刻工艺在M个P型掺杂区上得到栅极窗口，在栅极窗口上形成肖特基接触金属，形成栅极。需要说明的是，栅极区域在栅长方向的尺寸大于等于栅极窗口的栅长方向的尺寸。
其中，GaN层上方涂覆的光刻胶层厚度范围为0.1μm～1μm；一次离子注入的注入能量范围为0.1KeV～100KeV，注入剂量范围为1×1010cm-2～1×1015cm-2，由于第一至第五P型掺杂区域的光刻胶层厚度不同，导致注入到GaN层的镁离子、锌离子或铁离子的总数不同形成不同P型掺杂浓度的第一至第五P型掺杂区。
方法三：
在本发明的另一实施中，通过若干次光刻、氢离子注入工艺依次在有源区处的源极与漏极之间栅极区域的P型氮化物层形成沿着栅宽方向的M个P型掺杂区，M个P型掺杂区包含N种不同的P型掺杂浓度；采用氢注入离子对高掺杂浓度的P型氮化物层的掺杂浓度进行钝化，其中，氢离子可钝化P型掺杂的镁离子、锌离子或铁离子，使得P型氮化物层的P型掺杂浓度范围产生变化，实现沿着栅宽方向的M个P型掺杂区，M个P型掺杂区的P型掺杂浓度不规则排列，本方法中，形成了7个P型掺杂区为例，如附图10所示，通过不同的P 型掺杂浓度，形成不同的栅极区域，不同区域栅极具有不同关断电压调制，由于不同的关断电压沿着栅宽方向不规则分布，保证总体器件在开态漏极电流均匀分布的同时，使器件在射频工作时随着输入功率的增加，器件增益保持不变，线性度提高，从而实现跨导gm呈现平整形貌，提高氮化物器件的线性度，该高电子迁移率晶体管的制作方法，包括如下步骤：
步骤一，在半导体衬底1上依次形成缓冲层2、沟道层3、势垒层4、P型氮化物层9’，P型氮化物层的P型掺杂浓度范围为1×1010cm-3～1×1015cm-3，如附图12所示；P型氮化物层的材料为p-GaN、p-AlGaN、p-InGaN、p-InAlGaN中的任意一种
步骤二，在P型氮化物层上沉积介质层，刻蚀介质层、P型氮化物层，在势垒层上方的源极区域和漏极区域相应形成源极窗口、漏极窗口；在源极窗口、漏极窗口上形成欧姆接触金属，形成源极和漏极；
步骤三，通过若干次光刻、氢离子注入工艺依次在有源区处的源极与漏极之间栅极区域的P型氮化物层形成沿着栅宽方向的M个P型掺杂区，M个P型掺杂区包含N种不同的P型掺杂浓度；沿着栅宽方向M个P型掺杂区的P型掺杂浓度不规则排列；其中，M≥N且M 为大于等于3的正整数，N为大于等于3的正整数；氢离子注入工艺的注入离子为氢离子；所述M个P型掺杂区构成晶体管的P型氮化物栅层；
具体而言，
通过第一次光刻工艺形成m1个第一氢离子注入窗口，对m1个第一氢离子注入窗口进行第一次氢离子对P型掺杂浓度高的P型氮化物层进行钝化形成第一种P型掺杂浓度的m1个第一类P型掺杂区，其中m1为大于等于1的正整数；
通过第二次光刻工艺形成m2个第二氢离子注入窗口，对m2个第二氢离子注入窗口进行第二次氢离子对P型掺杂浓度高的P型氮化物层进行钝化形成第二种P型掺杂浓度的m2个第二类P型掺杂区，其中m2为大于等于1的正整数；
通过第三次光刻工艺形成m3个第三氢离子注入窗口，对m3个第三氢离子注入窗口进行第三次离子注入P型掺杂浓度高的P型氮化物层进行钝化形成第三种P型掺杂浓度的m3个第三类P型掺杂区，其中m3为大于等于1的正整数；依次类推……，M＝m1+m2+m3+…+ mN。
例如，有源区处的源极与漏极之间栅极区域的势垒层上方形成M个P型掺杂区，包含N 种P型掺杂浓度，M≥N，M、N均为大于等于3的正整数，N种P型掺杂浓度的P型掺杂区是经过N次离子注入形成。其中第一至第N次氢离子注入的剂量不同，注入的能量相同。其中，P型掺杂浓度不规则排列是指P型掺杂浓度非线性规律排列；P型掺杂区的P型掺杂浓度线性规则排列是指不同P型掺杂浓度的P型掺杂区沿着栅宽方向的P型掺杂浓度依次变深或依次变浅。
本实施例，沿着栅宽方向7个P型掺杂区，分别为第一至第七P型掺杂区91～97，通过 5次若干次光刻、氢离子注入工艺使得P型氮化物层形成，包含了6种不同P型掺杂浓度的P型掺杂区，P型氮化物层的P型掺杂浓度为δ7；第一至第七P型掺杂区91～97的P型掺杂浓度为δ1～δ7；δ7＞δ2＞δ1＝δ4＞δ3＞δ6＞δ5；具体而言为如下：
第一光刻工艺形成第一氢离子注入窗口暴露出P型掺杂浓度为δ7的第一氢离子注入区，对P型掺杂浓度为δ7的第一氢离子注入区进行第一次氢离子注入工艺形成第一P型掺杂区 91；
第二光刻工艺形成第二氢离子注入窗口102暴露出P型掺杂浓度为δ7的第二氢离子注入区，如附图13，对P型掺杂浓度为δ7的第二氢离子注入区进行第二次氢离子注入工艺是为形成第二P型掺杂区92，如附图14所示；
……以此类推；
在P型氮化物层上方涂覆的光刻胶层厚度范围为0.1μm～1μm；氢离子注入工艺的注入能量范围为0.1KeV～100KeV，注入剂量范围为1×1010cm-2～1×1015cm-2。
步骤四，通过光刻工艺在M个P型掺杂区上得到栅极窗口，在栅极窗口上形成肖特基接触金属，形成栅极。需要说明的是，栅极区域在栅长方向的尺寸大于等于栅极窗口的栅长方向的尺寸。
需要说明的是，多个P型掺杂区可以包含相同P型浓度的P型掺杂区。
方法四：
进一步降低工艺成本和工艺难度，本发明还提供的另一种实施例，采用一次或若干次光刻工艺在有源区处的源极与漏极之间栅极区域的P型氮化物层形成凹槽深度不规则排列的凹槽状光刻胶层，采用一次离子注入氢离子对高掺杂浓度的P型氮化物层的掺杂浓度进行钝化，形成沿着栅宽方向的M个P型掺杂区，M个P型掺杂区包含N种不同的P型掺杂浓度；沿着栅宽方向M个P型掺杂区的P型掺杂浓度不规则排列，通过不同的P型掺杂浓度，形成不同的栅极区域，不同区域栅极具有不同关断电压调制，由于不同的关断电压沿着栅宽方向不规则分布，保证总体器件在开态漏极电流均匀分布的同时，使器件在射频工作时随着输入功率的增加，器件增益保持不变，线性度提高，从而实现跨导gm呈现平整形貌，提高氮化物器件的线性度。
本方法中以形成了7个P型掺杂区为例，如附图10、11所示，该高电子迁移率晶体管制作方法，包括如下步骤：
步骤一，在半导体衬底上依次形成缓冲层、沟道层、势垒层、P型氮化物层；所述P型氮化物层的厚度范围为3nm-50nm；P型氮化物层的P型掺杂浓度范围为1×1010cm- 3～1×1015cm-3；所述势垒层为AlGaN、AlN、InAlGaN、InAlN中的任意一种；所述P型氮化物层的材料为p-GaN、p-AlGaN、p-InGaN、p-InAlGaN中的任意一种；
步骤二，在GaN层上沉积介质层，刻蚀介质层、P型氮化物层，在势垒层上方的源极区域和漏极区域相应形成源极窗口、漏极窗口；在源极窗口、漏极窗口上形成欧姆接触金属，形成源极和漏极；
步骤三，在P型氮化物层9’上方涂覆一层光刻胶层；
步骤四，采用一次或若干次光刻工艺在有源区处的源极与漏极之间栅极区域的P型氮化物层上凹槽深度不规则排列的凹槽状光刻胶层，如附图15；有源区处的P型氮化物层上的凹槽状光刻胶层包含形成三种以上的凹槽深度，栅极区域的凹槽状光刻胶层形成M个氢离子注入区域，沿着栅宽方向凹槽深度不规则排列，即沿着栅宽方向在P型氮化物层表面上形成厚度不规则的光刻胶层；其中，凹槽状光刻胶层的厚度小于等于氢离子注入区域外的光刻胶层的厚度；M为大于等于3的正整数；
步骤五，进行一次离子注入，离子注入的注入离子为氢离子，如附图15；
步骤六，去除凹槽状光刻胶层，形成沿着栅宽方向的M个P型掺杂区的掺杂浓度不规则排列；M个P型掺杂区包含N种不同的P型掺杂浓度；所述M个P型掺杂区构成晶体管的 P型氮化物栅层；
步骤七，通过光刻工艺在M个P型掺杂区上得到栅极窗口，在栅极窗口上形成肖特基接触金属，形成栅极。需要说明的是，栅极区域在栅长方向的尺寸大于等于栅极窗口的栅长方向的尺寸。
上述方法中，在P型氮化物层上方涂覆的光刻胶层厚度范围为0.1μm～1μm；一次离子注入的注入能量范围为0.1KeV～100KeV，注入剂量范围为1×1010cm-2～1×1015cm-2。
需要说明的是，在以若干实施例中，需要说明的是，栅极金属层横截面为T型结构，包括栅帽和栅足，所述栅足设置于P型氮化物栅层上，栅帽边沿与P型氮化物栅层之间设置有介质层。源极和漏极可以部分深入到势垒层中，也可以源极和漏极可以设置在势垒层上。
上述若干实施例仅用来进一步说明本发明高线性度氮化物射频器件以及制作方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。

Claims (10)

1.一种高电子迁移率晶体管的制作方法，其特征在于，
在半导体衬底上依次形成缓冲层、沟道层、势垒层、GaN层；
刻蚀GaN层，保留栅极区域的GaN层，在势垒层上的源极区域和漏极区域相应形成源极窗口、漏极窗口；在源极窗口、漏极窗口上形成欧姆接触金属，形成源极和漏极；
通过若干次光刻、离子注入工艺依次在有源区处的源极与漏极之间栅极区域的GaN层形成沿着栅宽方向排列的M个P型掺杂区，M个P型掺杂区包含N种不同的P型掺杂浓度；沿着栅宽方向M个P型掺杂区的P型掺杂浓度不规则排列；其中，M≥N且M为大于等于3的正整数，N为大于等于3的正整数；
在M个P型掺杂区上形成栅极。
2.根据权利要求1所述的高电子迁移率晶体管的制作方法，其特征在于，
通过若干次光刻、离子注入工艺中，若干次离子注入的注入剂量不相同，注入能量相同；
离子注入的注入离子包含镁离子、锌离子或铁离子中的任意一种，注入能量范围为0.1KeV～100KeV，注入剂量范围为1×1010cm-2～1×1015cm-2；
若干次光刻、离子注入工艺的次数范围为大于等于2且小于等于N。
3.一种高电子迁移率晶体管的制作方法，其特征在于，
在半导体衬底上依次形成缓冲层、沟道层、势垒层、GaN层；
刻蚀GaN层，保留栅极区域的GaN层，在势垒层上方的源极区域和漏极区域相应形成源极窗口、漏极窗口；在源极窗口、漏极窗口上形成欧姆接触金属，形成源极和漏极；
在GaN层上方涂覆一层光刻胶层；
采用一次或若干次光刻工艺在有源区处的源极与漏极之间栅极区域的GaN层上形成凹槽深度不规则排列的凹槽状光刻胶层；有源区栅极区域处的GaN层上的凹槽状光刻胶层形成三种以上的凹槽深度，沿着栅宽方向凹槽深度不规则排列，即沿着栅宽方向在GaN层表面上的栅极区域形成厚度不规则的光刻胶层；
进行一次离子注入，离子注入的注入离子包含镁离子、锌离子或铁离子中的任意一种；在GaN层中形成M个P型掺杂区，其中，M≥N且M为大于等于3的正整数，N为大于等于3的正整数；
其中，凹槽状光刻胶层的厚度小于等于P型掺杂区外的光刻胶层的厚度；
去除凹槽状光刻胶层，形成沿着栅宽方向M个P型掺杂区的掺杂浓度不规则排列，M个P型掺杂区包含N种不同的P型掺杂浓度；
在M个P型掺杂区上形成栅极。
4.根据权利要求3所述的高电子迁移率晶体管的制作方法，其特征在于，
在GaN层上方涂覆的光刻胶层厚度范围为0.1μm～1μm；一次离子注入的注入能量范围为0.1KeV～100KeV，注入剂量范围为1×1010cm-2～1×1015cm-2。
5.一种高电子迁移率晶体管的制作方法，其特征在于，
在半导体衬底上依次形成缓冲层、沟道层、势垒层、P型氮化物层，P型氮化物层的P型掺杂浓度范围为1×1010cm-3～1×1015cm-3；
刻蚀P型氮化物层，保留栅极区域的P型氮化物层；在势垒层上的源极区域和漏极区域相应形成源极窗口、漏极窗口；在源极窗口、漏极窗口上形成欧姆接触金属，形成源极和漏极；
通过若干次光刻、氢离子注入工艺依次在有源区处的源极与漏极之间栅极区域的P型氮化物层形成沿着栅宽方向的M个P型掺杂区，M个P型掺杂区包含N种不同的P型掺杂浓度；沿着栅宽方向M个P型掺杂区的P型掺杂浓度不规则排列；其中，M≥N且M为大于等于3的正整数，N为大于等于3的正整数；氢离子注入工艺的注入离子为氢离子；氢离子注入工艺的注入能量范围为0.1KeV～100KeV，注入剂量范围为1×1010cm-2～1×1015cm-2；
在M个P型掺杂区上形成栅极。
6.根据权利要求5所述的高电子迁移率晶体管的制作方法，其特征在于，
所述势垒层为AlGaN、AlN、InAlGaN、InAlN中的任意一种；所述P型氮化物层的材料为p-GaN、p-AlGaN、p-InGaN、p-InAlGaN中的任意一种。
7.一种高电子迁移率晶体管的制作方法，其特征在于，
在半导体衬底上依次形成缓冲层、沟道层、势垒层、P型氮化物层；P型氮化物层的P型掺杂浓度范围为1×1010cm-3～1×1015cm-3；所述势垒层为AlGaN、AlN、InAlGaN、InAlN中的任意一种；所述P型氮化物层的材料为p-GaN、p-AlGaN、p-InGaN、p-InAlGaN中的任意一种；
刻蚀P型氮化物层，保留栅极区域的P型氮化物层；在势垒层上的源极区域和漏极区域相应形成源极窗口、漏极窗口；在源极窗口、漏极窗口上形成欧姆接触金属，形成源极和漏极；
在P型氮化物层上方涂覆一层光刻胶层；在P型氮化物层上方涂覆的光刻胶层厚度范围为0.1μm～1μm；
采用一次或若干次光刻工艺在有源区处的源极与漏极之间栅极区域的P型氮化物层上形成 凹槽深度不规则排列的凹槽状光刻胶层；有源区处的P型氮化物层上的凹槽状光刻胶层包含形成三种以上的凹槽深度，栅极区域的凹槽状光刻胶层形成M个氢离子注入区域，沿着栅宽方向凹槽深度不规则排列，即沿着栅宽方向在P型氮化物层表面上形成厚度不规则的光刻胶层；其中，凹槽状光刻胶层的厚度小于等于氢离子注入区域外的光刻胶层的厚度；M为大于等于3的正整数；
进行一次离子注入，离子注入的注入离子为氢离子；一次离子注入的注入能量范围为0.1KeV～100KeV，注入剂量范围为1×1010cm-2～1×1015cm-2；
去除凹槽状光刻胶层，形成沿着栅宽方向M个P型掺杂区的掺杂浓度不规则排列；M个P型掺杂区包含N种不同的P型掺杂浓度，其中，N为大于等于3的正整数；
在M个P型掺杂区上形成栅极。
8.一种高电子迁移率晶体管，其特征在于，
包含从下至上依次层叠设置的衬底、缓冲层、沟道层、势垒层，所述沟道层与势垒层构成异质结；还包括相对设置在势垒层上方有源区处的源极和漏极，
设置在有源区处的源极和漏极之间栅极区域处的势垒层表面的P型氮化物栅层，在所述P型氮化物栅层上设置栅极；
有源区处的源极与漏极之间栅极区域处的势垒层表面的P型氮化物栅层为沿着栅宽方向由M个P型掺杂区排列构成，M个P型掺杂区中包含三个以上不同的P型掺杂浓度；所述栅极设置在M个P型掺杂区上；沿着栅宽方向M个P型掺杂区的掺杂浓度不规则排列，M为大于等于3的正整数。
9.根据权利要求8所述的高电子迁移率晶体管，其特征在于，
M个P型掺杂区沿着栅宽方向均匀排列，所述P型掺杂区的形状为矩形；有源区处的P型氮化物栅层的栅长方向的尺寸大于等于有源区处的栅极的栅长方向的尺寸。
10.根据权利要求8所述的高电子迁移率晶体管，其特征在于，
所述P型氮化物栅层的厚度范围为3nm-50nm；P型氮化物栅层的P型掺杂浓度范围为1×1010cm-3～1×1015cm-3；相邻P型掺杂区的P型掺杂浓度差范围为1×1010cm-3；
所述P型掺杂区的掺杂杂质含Mg、Zn、Fe中的任意一种；
所述势垒层为AlGaN、AlN、InAlGaN、InAlN中的任意一种；
所述P型氮化物栅层的材料为p-GaN、p-AlGaN、p-InGaN、p-InAlGaN中的任意一种。
CN202110457319.7A 2021-04-27 2021-04-27 一种高电子迁移率晶体管及其制作方法 Active CN113257891B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110457319.7A CN113257891B (zh) 2021-04-27 2021-04-27 一种高电子迁移率晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110457319.7A CN113257891B (zh) 2021-04-27 2021-04-27 一种高电子迁移率晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN113257891A CN113257891A (zh) 2021-08-13
CN113257891B true CN113257891B (zh) 2022-07-26

Family

ID=77222124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110457319.7A Active CN113257891B (zh) 2021-04-27 2021-04-27 一种高电子迁移率晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN113257891B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895686A (zh) * 2016-01-21 2016-08-24 苏州能讯高能半导体有限公司 高电子迁移率晶体管器件及其制造方法
CN111430456A (zh) * 2020-03-13 2020-07-17 西安电子科技大学 基于跨导补偿法的类Fin侧墙调制的HEMT器件及其制备方法
CN111969046A (zh) * 2020-07-15 2020-11-20 西安电子科技大学 高线性度增强型氮化镓高电子迁移率晶体管及制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10439059B2 (en) * 2016-12-20 2019-10-08 Massachusetts Institute Of Technology High-linearity transistors
US11081578B2 (en) * 2019-05-07 2021-08-03 Cambridge Gan Devices Limited III-V depletion mode semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895686A (zh) * 2016-01-21 2016-08-24 苏州能讯高能半导体有限公司 高电子迁移率晶体管器件及其制造方法
CN111430456A (zh) * 2020-03-13 2020-07-17 西安电子科技大学 基于跨导补偿法的类Fin侧墙调制的HEMT器件及其制备方法
CN111969046A (zh) * 2020-07-15 2020-11-20 西安电子科技大学 高线性度增强型氮化镓高电子迁移率晶体管及制备方法

Also Published As

Publication number Publication date
CN113257891A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
EP2312634B1 (en) Transistors with fluorine treatment
CN113257890B (zh) 一种高线性度氮化镓射频器件及其制作方法
CN112736127B (zh) 一种氮化镓基hemt射频器件及其制作方法
CN102201442B (zh) 基于沟道阵列结构的异质结场效应晶体管
EP2555242A1 (en) Enhancement-/depletion-PHEMT device and manufacturing method thereof
CN113113483B (zh) 一种hemt射频器件及其制作方法
Wang et al. Approaching ultra-low turn-on voltage in GaN lateral diode
CN113113313A (zh) 一种hemt器件及其制作方法
CN117253917A (zh) 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法
CN113257891B (zh) 一种高电子迁移率晶体管及其制作方法
CN102290434B (zh) 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法
CN215418188U (zh) 一种氮化镓基高电子迁移率晶体管
CN105185827A (zh) 一种AlGaN/GaN高电子迁移率功率半导体器件
US20220367697A1 (en) Group iii-nitride transistors with back barrier structures and buried p-type layers and methods thereof
CN112736129B (zh) 一种氮化物hemt射频器件及其制作方法
CN102339868B (zh) 带反型隔离层结构的金属半导体场效应晶体管及制作方法
CN215403077U (zh) 一种氮化物hemt器件
CN110875384A (zh) 半导体器件及其制造方法
CN204289458U (zh) 一种抑制背栅效应的砷化镓基赝配高电子迁移率晶体管材料结构
US11869982B2 (en) Single sided channel mesa power junction field effect transistor
CN221262382U (zh) 一种氮化镓栅极耐压结构及氮化镓器件
KR20140131167A (ko) 질화물 반도체 소자 및 그 제조 방법
EP4407689A1 (en) Semiconductor device and electronic apparatus
Zhang et al. Spacer Side-wall Processed 0.15 μm GaN HEMT for Ka-band Application
CN114724950A (zh) 一种基于多栅调制的多阈值耦合器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant