CN112736129B - 一种氮化物hemt射频器件及其制作方法 - Google Patents

一种氮化物hemt射频器件及其制作方法 Download PDF

Info

Publication number
CN112736129B
CN112736129B CN202011638994.1A CN202011638994A CN112736129B CN 112736129 B CN112736129 B CN 112736129B CN 202011638994 A CN202011638994 A CN 202011638994A CN 112736129 B CN112736129 B CN 112736129B
Authority
CN
China
Prior art keywords
sub
groove
grooves
barrier layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011638994.1A
Other languages
English (en)
Other versions
CN112736129A (zh
Inventor
刘胜厚
蔡文必
孙希国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Xiamen Sanan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Integrated Circuit Co Ltd filed Critical Xiamen Sanan Integrated Circuit Co Ltd
Priority to CN202011638994.1A priority Critical patent/CN112736129B/zh
Publication of CN112736129A publication Critical patent/CN112736129A/zh
Application granted granted Critical
Publication of CN112736129B publication Critical patent/CN112736129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种氮化物HEMT射频器件及其制作方法，所述器件包含从下至上层叠设置的衬底、沟道层、势垒层；于有源区处的源极与漏极之间栅极区域处的势垒层在沿着栅宽方向设置若干个子凹槽，若干个子凹槽中至少两个或两个以上的子凹槽的凹槽深度不同；所述栅极设置在栅极区域的势垒层上及子凹槽上；沿着栅宽方向若干个子凹槽的凹槽深度不规则排列。本发明器件及制作方法，通过半导体加工技术，在栅极区域下方实现沿栅宽方向连续排列的不同深度的子凹槽，凹槽深度沿栅宽方向任意排列，保证总体器件在开态漏极电流均匀分布的同时，实现器件跨导的平整性，使器件在射频工作时随着输入功率的增加，器件增益保持不变，线性度提高。

Description

一种氮化物HEMT射频器件及其制作方法
技术领域
本发明涉及半导体器件领域，特别涉及氮化物HEMT射频器件及其制作方法。
背景技术
5G通信技术是最新一代蜂窝移动通信技术，是4G(LTE-A、WiMax)、3G(UMTS、LTE)和2G(GSM)系统后的延伸。5G通信技术将广泛用于智慧家庭、远程医疗、远程教育、工业制造和物联网领域，具体包括千兆级移动宽带数据接入、3D视频、高清视频、云服务、增强现实(AR)、虚拟现实(VR)、工业制造自动化、紧急救援、自动驾驶、现代物流等典型业务应用。其中，高清视频、AR、VR、远程医疗、工业制造自动化、现代物流管理等主要发生在建筑物室内场景。
GaN材料的研究与应用是目前全球半导体研究的前沿和热点，是研制微电子器件、光电子器件的新型半导体材料，并与SIC、金刚石等半导体材料一起，被誉为是继第一代Ge、Si半导体材料、第二代GaAs、InP化合物半导体材料之后的第三代半导体材料。氮化镓(GaN)具有宽禁带宽度，高击穿电场，高热导率，高电子饱和速率以及更高的抗辐射能力等优点，在高温、高频和微波大功率半导体器件中有着十分广阔的应用前景。低欧姆接触电阻对于输出功率，高效率，高频和噪声性能起到至关重要的作用。近年来，GaN凭借高频下更高的功率输出和更小的占位面积，被射频行业大量应用。
GaN射频器件在应用中，GaN HEMT器件为横向平面器件，如附图1所示，GaN HEMT器件的跨导(gm)随栅电压(Vgs)变化曲线，随着栅极输入电压增加，跨导gm下降，对应增益降低；跨导gm是指输出端电流的变化值与输入端电压的变化值之间的比值其PA的非线性导致显著的带边泄露、输出功率过早饱和、信号失真等，影响系统的特性及增加了系统设计的复杂度。
发明内容
本发明的目的在于针对现有技术问题，提供一种具有高线性的GaN HEMT射频器件及其制作方法。
为了实现以上目的，一种氮化物HEMT射频器件，所述器件包含从下至上层叠设置的半导体衬底、沟道层、势垒层；还包括相对设置在势垒层上方有源区处的源极和漏极，以及栅极，于有源区处的源极与漏极之间栅极区域处的势垒层在沿着栅宽方向设置若干个子凹槽，若干个子凹槽中至少两个或两个以上的子凹槽的凹槽深度不同；所述栅极设置在栅极区域的势垒层上及子凹槽上；沿着栅宽方向若干个子凹槽的凹槽深度不规则排列；所述子凹槽完全被栅极金属覆盖；不规则排列是指非线性规律排列；若干个子凹槽线性规律排列是指不同凹槽深度的子凹槽沿着栅宽方向若干子凹槽的凹槽深度依次递增或依次递减。
在本发明一实施例的氮化物HEMT射频器件，从俯视图视角看，所述子凹槽开口大小相同，相邻子凹槽相邻设置，若干个子凹槽形成一个连续凹槽，该连续凹槽底部呈不规则的凹凸起伏状。
在本发明另一实施例的氮化物HEMT射频器件，从俯视图视角看，所述子凹槽开口大小相同，若干个子凹槽沿着栅宽方向均匀间隔分布，在栅极区域下方实现沿栅宽方向非连续排列的不同深度的凹槽，使部分异质结保持完整性，从而在提高线性度的同时，增加器件的漏极饱和电流。
在本发明另一实施例的氮化物HEMT射频器件，还包括于有源区处的源极与漏极之间栅极区域处的势垒层在沿着栅宽方向设置一个大凹槽，所述若干个子凹槽设置在大凹槽区域范围内，所述子凹槽和大凹槽完全被栅极金属覆盖，在源区处的源极与漏极之间栅极区域处的势垒层在沿着栅宽方向设置一个大凹槽与若干各子凹槽之间的凹槽深度之差的最大值小于最深子凹槽与最浅子凹槽之间凹槽深度差，有利于进一步平缓跨导随栅电压变化曲线，使得HEMT射频器件的线性度更好。
进一步的，上述氮化物HEMT射频器件，从俯视图视角看，所述子凹槽的形状为三角形、矩形、圆形、椭圆形、多边形。
进一步的，进一步的，上述氮化物HEMT射频器件，所述势垒层的厚度范围为3nm-50nm；相邻两个子凹槽之间的凹槽深度差大于等于1nm，凹槽深度取值范围为0至势垒层厚度；所述源极与漏极之间栅极区域处的势垒层的表面沿着栅宽方向依次开设不少于两种不同凹槽深度的子凹槽，凹槽深度均大于等于1nm。
进一步的，上述氮化物HEMT射频器件，任意子凹槽在沿着栅宽方向为子凹槽第一尺寸，子凹槽第一尺寸小于栅极区域沿着栅宽方向的尺寸，沿着栅宽方向的栅极剖视图来看，栅极呈T型状。
与氮化物HEMT射频器件相应的，本发明还提供相应的氮化物HEMT射频器件的制作方法，包括如下步骤：
(1)在半导体衬底上依次形成沟道层、势垒层；
(2)在势垒层上沉积介质层；
(3)在刻蚀介质层，在势垒层上方的源极区域和漏极区域相应形成源极区域窗口、漏极区域窗口；
(4)在源极区域窗口、漏极区域窗口上形成欧姆接触金属，并高温退火形成源极和漏极；
(5)采用一次或若干次光刻蚀刻工艺，于有源区处的源极与漏极之间栅极区域处的势垒层在沿着栅宽方向形成若干个子凹槽，若干个子凹槽中至少两个或两个以上的子凹槽的凹槽深度不同；
所述栅极设置在栅极区域的势垒层上及子凹槽上；沿着栅宽方向若干个子凹槽不规则排列；
(6)通过光刻工艺在得到栅极区域窗口，在栅极区域窗口上形成肖特基接触金属，形成栅极。
在其中氮化物HEMT射频器件的制作方法的一实施例中，采用一次光刻蚀刻工艺形成若干个子凹槽，具体包括，通过一次曝光显影的方式，在有源区处的源极与漏极之间处的势垒层的表面上沿着栅宽方向在若干子凹槽区域形成厚度不同的光刻胶层；通过一次干法刻蚀的方式，刻蚀在有源区处的源极与漏极之间处的势垒层形成凹槽深度不同的若干子凹槽，光刻胶层厚度越厚之处的子凹槽的凹槽深度越浅，相反，光刻胶层厚度越薄之处的子凹槽的凹槽深度越深。
进一步的，所述氮化物HEMT射频器件的制作方法中，任意子凹槽在沿着栅宽方向为子凹槽第一尺寸，子凹槽第一尺寸小于栅极区域沿着栅宽方向的尺寸，沿着栅宽方向的栅极剖视图来看，栅极呈T型状。
与现有技术相比，本发明本发明为氮化镓基高电子迁移率晶体管的一种制造工艺，通过半导体加工技术，在栅极区域下方实现沿栅宽方向连续排列的不同深度的子凹槽，其凹槽深度沿栅宽方向任意排列，保证总体器件在开态漏极电流均匀分布的同时，实现器件跨导的平整性，使器件在射频工作时随着输入功率的增加，器件增益保持不变，线性度提高。
附图说明
图1为现有GaN HEMT器件的跨导随栅电压变化曲线图；
图2为本发明的实施例一氮化物HEMT射频器件的示意图一；
图3-图7分别为本发明的实施例一氮化物HEMT射频器件的示意图一的沿着A1～A5方向的局部剖面示意图；
图8为本发明的实施例一氮化物HEMT射频器件的示意图一的B处的局部剖面示意图；
图9为本发明的实施例一氮化物HEMT射频器件的制作方法步骤中，在势垒层上形成光刻胶X的示意图；
图10为本发明的实施例一氮化物HEMT射频器件的制作方法步骤中，在势垒层上的栅极区域沿着栅宽方向形成高低不平的光刻胶X’的示意图；
图11为本发明的实施例一氮化物HEMT射频器件的制作方法步骤中，在势垒层上的栅极区域沿着栅宽方向形成凹槽深度不同、不规则的子凹槽的示意图；
图12为本发明的实施例一氮化物HEMT射频器件的另一实施例示意图；
图13为本发明的实施例二氮化物HEMT射频器件的示意图；
图14为本发明的实施例二氮化物HEMT射频器件的剖面示意图；
图15为本发明的实施例二氮化物HEMT射频器件的另一实施例示意图；
图16为本发明的实施例三氮化物HEMT射频器件的示意图；
图17为本发明的实施例三氮化物HEMT射频器件沿着A1方向的剖面示意图。
具体实施方式
以下结合附图和具体实施例对本发明做进一步解释。
在本发明的描述中，需要说明的是，术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
实施例一
参考附图2-图8，本实施例的氮化物HEMT射频器件，包含从下至上层叠设置的半导体衬底1、沟道层3、势垒层4；还包括相对设置在势垒层上方有源区处100的源极5和漏极6，以及栅极7，于有源区处的源极与漏极之间栅极区域处的势垒层在沿着栅宽方向设置若干个子凹槽，若干个子凹槽中至少两个或两个以上的子凹槽的凹槽深度不同；所述栅极设置在栅极区域的势垒层上及子凹槽上；沿着栅宽方向若干个子凹槽不规则排列；所述子凹槽完全被栅极金属覆盖。不规则排列是指非线性规律排列；若干个子凹槽线性规律排列是指不同凹槽深度的子凹槽沿着栅宽方向若干子凹槽的凹槽深度依次递增或依次递减。
所述栅极7的高度大于势垒层的上表面，源极5、漏极6、栅极7之间设置有介质层8，栅长方向用于指示所述场效应晶体管中载流子的输运方向，即源极到漏极的方向，与栅长方向垂直的方向，定义为栅宽方向。
需要说明的是源区处的源极5与漏极6之间栅极区域处的势垒层设置若干个子凹槽，其中最浅子凹槽的凹槽深度可以为零(h＝0)，也可以不为零(h＞0)，最深子凹槽的凹槽深度为势垒层厚度h。从俯视图视角看，所述子凹槽开口大小相同，相邻子凹槽相邻设置，若干个子凹槽形成一个连续凹槽，该连续凹槽底部呈不规则的凹凸起伏状，该凹凸起伏状可以沿着栅宽方向而言，也可以沿着栅长方向而言。
进一步的，所述栅极7为T型栅结构；
所述衬底为1可以为硅(Si)、碳化硅(SiC)、蓝宝石(Saphhire)，衬底的厚度在50μm至100μm之间。
所述沟道层可以为GaN，势垒层厚度范围为10nm～200nm；
在该氮化物HEMT器件中，沟道层和势垒层之间能够形成异质结沟道，使得两者的接触界面处能够形成二维电子气。示例地，沟道层可以为氮化镓材料而势垒层为铝镓氮材料。当然，在本发明实施例中，构成异质结结构的沟道层和势垒层还可以分别为氮化镓材料和铟镓氮材料等，此处对于沟道层和势垒层的具体材料不做限制，只要能够构成异质结结构即可。所述势垒层可以为AlGaN、氮化铝、铝铟氮化物、铝镓氮化物、铟镓氮化物或铝铟镓氮化物等，势垒层厚度范围为3nm～50nm。
从俯视图视角看，所述子凹槽的形状为三角形、矩形、圆形、椭圆形、多边形。相邻两个子凹槽之间的凹槽深度差大于等于1nm，凹槽深度取值范围为0至势垒层厚度。
所述源极与漏极之间栅极区域处的势垒层的表面沿着栅宽方向依次开设不少于两种不同凹槽深度的子凹槽，子凹槽的凹槽深度均大于等于1nm。
进一步，任意子凹槽在沿着栅宽方向为子凹槽第一尺寸，子凹槽第一尺寸小于栅极区域沿着栅宽方向的尺寸，沿着栅宽方向的栅极剖视图来看，栅极呈T型状。
进一步，优选的，沟道层3与衬底1之间还设置有缓冲层2。
为了进一步说明本发明，在具体实施实施例中，所述衬底1为蓝宝石厚度为60μm；缓冲层2为GaN层；所述沟道层3为GaN层，厚度为50nm；所述势垒层4为AlGaN层，势垒层厚度标记为h，具体为30nm；所述缓冲层包含GaN材料，所述衬底和氮化物沟道层之间设有氮化物成核层(未图示)和氮化物缓冲层。参考附图2，有源区处的源极5与漏极6之间栅极区域处的势垒层设置5个子凹槽，该5个子凹槽沿着栅宽方向相邻设置，如附图2、8所示，分别为第一至第五子凹槽，每个子凹槽的开口大小相同，均为矩形。
在A1方向的GaN HEMT射频器件剖面示意图，第一子凹槽的凹槽深度h1＝0，此第一子凹槽处形成栅极的栅足71与势垒层4的上表面；如附图3所示，
在A2方向的GaN HEMT射频器件剖面示意图，第二子凹槽的凹槽深度h2，此第二子凹槽处形成栅极的栅足72深入势垒层4，如附图4所示，
在A3方向的GaN HEMT射频器件剖面示意图，第三子凹槽的凹槽深度h3，此第三子凹槽处形成栅极的栅足73深入势垒层4，如附图5所示，
在A4方向的GaN HEMT射频器件剖面示意图，第三子凹槽的凹槽深度h4，此第四子凹槽处形成栅极的栅足74深入势垒层4，如附图6所示，
在A5方向的GaN HEMT射频器件剖面示意图，第三子凹槽的凹槽深度h5，此第五子凹槽处形成栅极的栅足75深入势垒层4，如附图7所示。
以上h2＞h4＞h3＞h5＞h1，其中第一至第五子凹槽的凹槽深度沿着栅宽方向不规则分布，随机排布，不具备线性规则排布；规则排列是指非线性规律排列，若干个子凹槽线性规律排列是指不同子凹槽的凹槽深度沿着栅宽方向若干子凹槽的凹槽深度依次递增或依次递减。
上述实施例，势垒层包括5个不同凹槽深度的子凹槽，需要说明的是，本发明于有源区处的源极与漏极之间栅极区域处的势垒层在沿着栅宽方向设置若干个子凹槽，可以包含相同凹槽深度的子凹槽，只要有源区处的源极5与漏极6之间栅极区域处的势垒层设置包含至少两个不同子凹槽的凹槽深度即可。
作为进一步的优选，至少包含两个以上子凹槽深度大于等于1nm，同时不同子凹槽之间的凹槽深度差大于等于1nm。
需要说明的是，本发明的不规则分布包括第一至第N子凹槽，各子凹槽的凹槽深度不规则分布，分为若干个凹槽区域，每个凹槽区域可以包括若干个子凹槽，第一凹槽区域的若干子凹槽的凹槽深度依次递增，第二凹槽区域的若干子凹槽的凹槽深度依次递减，第三凹槽区的若干子凹槽的凹槽深度依次递增第二凹槽区域的若干子凹槽的凹槽深度依次递增，即形成波浪状的凹槽底部也称之为不同的凹槽深度沿着栅宽方向不规则分布。
理论上，子凹槽个数越多，凹槽深度种类越多，凹槽深度分布越不规则，越随机，不同区域栅极具有不同关断电压，跨导gm呈现越平整形貌。然而子凹槽个数越多，凹槽深度种类越多工艺难度越大，通常情况，优选的，大概5-7种不同凹槽深度为优选，当然不同凹槽深度种类与设计的势垒层厚度有关，势垒层厚度越大，可以设计的凹槽深度的种类越多。
需要说明的是，在以上实施例中，源极5和漏极6可以部分深入到势垒层中，另一实施例中，也可以源极5和漏极6可以设置在势垒层上，如附图12所示。
相应的，本发明也列举了某一实施例的GaN HEMT射频器件的制作方法，具体包括如下步骤：
1)在蓝宝石衬底1上，利用金属有机化学气相沉积工艺生长GaN缓冲层2；
2)在GaN缓冲层2上，生长GaN沟道层3，厚度为20nm；
3)在GaN沟道层3上，生长AlGaN势垒层4，厚度为20nm
4)在AlGaN势垒层(4)上，采用原子层沉积工艺沉积Si3N4介质薄膜介质层8，厚度为100nm；
5)通过光刻工艺在源、漏区域形成刻蚀所需的窗口，采用反应离子刻蚀工艺去除源、漏极区域的Si3N4薄膜介质层8，形成源、漏极区域窗口
6)采用电子束蒸发工艺，在源、漏极区域窗口上蒸发欧姆接触金属(例如Ti/Al/Ni/Au)，并高温退火形成源极(5)和漏极(6)；
7)采用一次或若干次光刻蚀刻工艺，于有源区处的源极与漏极之间栅极区域处的势垒层在沿着栅宽方向形成若干个子凹槽，若干个子凹槽中至少两个或两个以上子凹槽的凹槽深度不同；所述栅极设置在栅极区域的势垒层上及子凹槽上；沿着栅宽方向若干个凹槽深度不规则排列。
8)通过光刻工艺在得到栅极区域窗口，在栅极区域窗口上蒸发肖特基接触金属，形成栅极7，所述Ni/Au金属叠层。当然，所述肖特基接触金属也可以为(铝)镓氮形成肖特基接触的任意金属或金属叠层组合。
其中，一次光刻蚀刻工艺，具体而言包括：
(1)在势垒层4上形成光刻胶X，如附图9所示；
(2)通过在不同区域形成不同透光率的光照，通过曝光显影，在势垒层4上的栅极区域沿着栅宽方向形成高低不平的光刻胶X’，如附图10所示；
(3)通过干法蚀刻的方式，在势垒层4上的栅极区域沿着栅宽方向形成凹槽深度不同、不规则的子凹槽，如附图11所示。
子凹槽区域的势垒层表面的厚度光刻胶层越厚，通过干法刻蚀形成子凹槽的凹槽深度越浅，相应地，子凹槽区域的势垒层表面的厚度光刻胶层越薄，通过干法刻蚀形成子凹槽的凹槽深度越深，光刻胶层厚度越厚之处的子凹槽的凹槽深度越浅，相反，光刻胶层厚度越薄之处的子凹槽的凹槽深度越深。
本发明氮化镓基高电子迁移率晶体管的一种制造工艺，通过半导体加工技术，在栅极区域下方实现沿栅宽方向连续排列的不同深度的子凹槽，其凹槽深度沿栅宽方向任意排列，保证总体器件在开态漏极电流均匀分布的同时，实现器件跨导的平整性，使器件在射频工作时随着输入功率的增加，器件增益保持不变，线性度提高。
实施例二
参考附图13，本实施例的氮化物HEMT射频器件，包含从下至上层叠设置的半导体衬底1、沟道层3、势垒层4；还包括相对设置在势垒层上方有源区处100的源极5和漏极6，以及栅极7，于有源区处的源极与漏极之间栅极区域处的势垒层在沿着栅宽方向设置9个子凹槽，第一至第九子凹槽(如41、42、43、44、45、46、47、48、49)，从俯视图视角看，所述子凹槽开口大小相同，每个子凹槽的开口大小相同，均为矩形。若干个子凹槽沿着栅宽方向均匀间隔分布，具体均匀间隔分布，是指相邻子凹槽之间的间距是相同，即第一子凹槽与第二子凹槽之间的间距和第i子凹槽与第i+1子凹槽之间的间距相同。
9个子凹槽中至少两个或两个以上的凹槽深度不同；所述栅极设置在栅极区域的势垒层上及子凹槽上；沿着栅宽方向若干个凹槽深度不规则排列。不规则排列是指非线性规律排列，所述子凹槽完全被栅极金属覆盖。若干个子凹槽线性规律排列是指不同凹槽深度沿着栅宽方向若干子凹槽的凹槽深度依次递增或依次递减，如附图14所示，第一至第九子凹槽的凹槽深度分别为h1～h9，h5＞h2＝h8＞h4＝h7＞h1＞h3＞h6＞h9。
栅极的足部不规则的凹凸起伏状。
进一步的，所述栅极7为T型栅结构；
所述衬底为1可以为硅(Si)、碳化硅(SiC)、蓝宝石(Saphhire)，衬底的厚度在50μm至100μm之间。
所述沟道层可以为GaN，势垒层厚度范围为10nm～200nm；
在该氮化物HEMT器件中，沟道层和势垒层之间能够形成异质结沟道，使得两者的接触界面处能够形成二维电子气。示例地，沟道层可以为氮化镓材料而势垒层为铝镓氮材料。当然，在本发明实施例中，构成异质结结构的沟道层和势垒层还可以分别为氮化镓材料和铟镓氮材料等，此处对于沟道层和势垒层的具体材料不做限制，只要能够构成异质结结构即可。所述势垒层可以为AlGaN、氮化铝、铝铟氮化物、铝镓氮化物、铟镓氮化物或铝铟镓氮化物等，势垒层厚度范围为3nm～50nm。
从俯视图视角看，所述子凹槽的形状为矩形。相邻两个子凹槽之间的凹槽深度差大于等于1nm，凹槽深度取值范围为0至势垒层厚度。需要说明的是，本发明实施例中，从俯视图视角看，所述子凹槽的形状还可以为三角形、圆形、椭圆形、多边形等不规则形状。
所述源极与漏极之间栅极区域处的势垒层的表面沿着栅宽方向依次开设不少于两种不同凹槽深度的子凹槽，凹槽深度均大于等于1nm。
进一步，任意子凹槽在沿着栅宽方向为子凹槽第一尺寸，子凹槽第一尺寸小于栅极区域沿着栅宽方向的尺寸，沿着栅宽方向的栅极剖视图来看，栅极呈T型状。
进一步，优选的，沟道层3与衬底1之间还设置有缓冲层2。
为了进一步说明本发明，在具体实施实施例中，所述衬底1为蓝宝石厚度为60μm；缓冲层2为GaN层；所述沟道层3为GaN层，厚度为50nm；所述势垒层4为AlGaN层，势垒层厚度标记为h，具体为30nm；所述缓冲层包含GaN材料，所述衬底和氮化物沟道层之间设有氮化物成核层(未图示)和氮化物缓冲层。
当然，在本发明的改进下，凹槽开口除了矩形，在另一实施例中，还可以椭圆形，如附图15所示，于有源区处的源极与漏极之间处的栅极区域的势垒层在沿着栅宽方向设置9个子凹槽，第一至第五子凹槽(如41、42、43、44、45)，从俯视图视角看，所述子凹槽开口大小相同，每个子凹槽的开口大小相同，均为椭圆形。当然子凹槽开口的形状还可以为三角形、圆形、多边形等其他不规则图形，同时相邻的子凹槽之间的间距也可以不同，第一至第五子凹槽沿着栅宽方向沿着栅宽方向若干个凹槽深度不规则排列设置不同凹槽深度。通过半导体加工技术，在栅极区域下方实现沿栅宽方向非连续排列的不同深度的子凹槽，相邻的子凹槽之间的间距使部分异质结保持完整性，从而在提高线性度的同时，增加器件的漏极饱和电流。
实施例三
如附图16、17所示，本实施例的氮化物HEMT射频器件，包含从下至上层叠设置的半导体衬底1、沟道层3、势垒层4；还包括相对设置在势垒层上方有源区处100的源极5和漏极6，以及栅极7，于有源区处的源极与漏极之间栅极区域处的势垒层在沿着栅宽方向设置一个大凹槽40，所述大凹槽40的凹槽深度为h0，同时大凹槽区域范围内设置若干个子凹槽，例如第一至第六子凹槽(如41、42、43、44、45、46)，其中，第一子凹槽41的凹槽深度为h1，第二子凹槽42的凹槽深度为h2，第三子凹槽43的凹槽深度为h3，第四子凹槽44的凹槽深度为h4，第五子凹槽45的凹槽深度为h5，第六子凹槽46的凹槽深度为h6，大凹槽的凹槽深度分别于第一至第六子凹槽不相等，例如，第一子凹槽41处沿着A1方向的剖视图所示，参见附图17，h0＜h1。从俯视图视角看，所述第一至第六子凹槽的凹槽开口大小相同，每个子凹槽的开口大小相同，均为矩形。若干个子凹槽沿着栅宽方向分布，6个子凹槽中至少两个或两个以上的凹槽深度不同；所述栅极设置在栅极区域的势垒层上及子凹槽中；沿着栅宽方向若干个子凹槽的凹槽深度不规则排列。
本实施例中，在源区处的源极与漏极之间栅极区域处的势垒层在沿着栅宽方向设置一个大凹槽与若干各子凹槽之间的凹槽深度之差的最大值小于最深子凹槽与最浅子凹槽之间凹槽深度差，有利于进一步平缓跨导随栅电压变化曲线，使得HEMT射频器件的线性度更好。在源区处的源极与漏极之间栅极区域处的势垒层在沿着栅宽方向设置一个大凹槽与若干各子凹槽之间的凹槽深度之差的最大值小于最深子凹槽与最浅子凹槽之间凹槽深度差，有利于进一步平缓跨导随栅电压变化曲线，使得HEMT射频器件的线性度更好。
本发明为氮化镓基高电子迁移率晶体管的一种制造工艺，通过半导体加工技术，在栅极区域下方实现沿栅宽方向连续排列的不同深度的子凹槽，其凹槽深度沿栅宽方向任意排列，保证总体器件在开态漏极电流均匀分布的同时，实现器件跨导的平整性，使器件在射频工作时随着输入功率的增加，器件增益保持不变，线性度提高。
需要说明的是，不同子凹槽之间的子凹槽第一尺寸可以相同，也可以不相同，即子本发明的启示下，从俯视图视角看，所述子凹槽开口大小相同，也可以子凹槽开口大小也可以不相同。上述实施例仅用来进一步说明本发明氮化物HEMT射频器件以及制作方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。

Claims (9)

1.一种氮化物HEMT射频器件，所述器件包含从下至上层叠设置的半导体衬底、沟道层、势垒层；还包括相对设置在势垒层上方有源区处的源极和漏极，以及栅极，其特征在于，
于有源区处的源极与漏极之间栅极区域处的势垒层在沿着栅宽方向设置若干个子凹槽，若干个子凹槽中至少两个的子凹槽的凹槽深度不同；所述栅极设置在栅极区域的势垒层上及子凹槽上；沿着栅宽方向若干个子凹槽的凹槽深度不规则排列；所述子凹槽完全被栅极金属覆盖，凹槽深度取值范围为0至势垒层厚度；凹槽底部呈不规则的凹凸起伏状；
还包括于有源区处的源极与漏极之间栅极区域处的势垒层在沿着栅宽方向设置一个大凹槽，所述若干个子凹槽设置在大凹槽区域范围内，所述子凹槽和大凹槽完全被栅极金属覆盖，大凹槽与若干各子凹槽之间的凹槽深度之差的最大值小于最深子凹槽与最浅子凹槽之间凹槽深度差。
2.根据权利要求1所述的氮化物HEMT射频器件，其特征在于，
从俯视图视角看，所述子凹槽开口大小相同，相邻子凹槽相邻设置，若干个子凹槽形成一个连续凹槽，该连续凹槽底部呈不规则的凹凸起伏状；连续凹槽底部凹凸起伏状不是依次递增或依次递减。
3.根据权利要求1所述的氮化物HEMT射频器件，其特征在于，
从俯视图视角看，所述子凹槽开口大小相同，若干个子凹槽沿着栅宽方向均匀间隔分布。
4.根据权利要求1所述的氮化物HEMT射频器件，其特征在于，
从俯视图视角看，所述子凹槽的形状为圆形、椭圆形、或多边形。
5.根据权利要求1所述的氮化物HEMT射频器件，其特征在于，
所述势垒层的厚度范围为3nm-50nm；相邻两个子凹槽之间的凹槽深度差大于等于1nm；所述源极与漏极之间栅极区域处的势垒层的表面沿着栅宽方向依次开设不少于两种不同凹槽深度的子凹槽，凹槽深度均大于等于1nm。
6.根据权利要求1所述的氮化物HEMT射频器件，其特征在于，
任意子凹槽在沿着栅长方向为子凹槽第一尺寸，子凹槽第一尺寸小于栅极区域沿着栅长方向的尺寸，沿着栅长方向的栅极剖视图来看，栅极呈T型状。
7.一种氮化物HEMT射频器件的制作方法，其特征在于，包括如下步骤：
(1)在半导体衬底上依次形成沟道层、势垒层；
(2)在势垒层上沉积介质层；
(3)刻蚀介质层，在势垒层上方的源极区域和漏极区域相应形成源极区域窗口、漏极区域窗口；
(4)在源极区域窗口、漏极区域窗口上形成欧姆接触金属，并高温退火形成源极和漏极；
(5)采用至少一次光刻蚀刻工艺，于有源区处的源极与漏极之间栅极区域处的势垒层在沿着栅宽方向形成若干个子凹槽，若干个子凹槽中至少两个的子凹槽的凹槽深度不同；所述栅极设置在栅极区域的势垒层上及子凹槽上；沿着栅宽方向若干个子凹槽的凹槽深度不规则排列；凹槽深度取值范围为0至势垒层厚度；凹槽底部呈不规则的凹凸起伏状；
在形成若干个子凹槽同时，还形成一个大凹槽，所述若干个子凹槽设置在大凹槽区域范围内，所述子凹槽和大凹槽完全被栅极金属覆盖，大凹槽与若干各子凹槽之间的凹槽深度之差的最大值小于最深子凹槽与最浅子凹槽之间凹槽深度差；
(6)通过光刻工艺得到栅极区域窗口，在栅极区域窗口上形成肖特基接触金属，形成栅极。
8.根据权利要求7所述的氮化物HEMT射频器件的制作方法，其特征在于，
采用一次光刻蚀刻工艺形成若干个子凹槽，具体包括，
通过一次曝光显影的方式，在有源区处的源极与漏极之间处的势垒层的表面上沿着栅宽方向在若干子凹槽区域形成厚度不同的光刻胶层；
通过一次干法刻蚀的方式，刻蚀在有源区处的源极与漏极之间处的势垒层形成凹槽深度不同的若干子凹槽；光刻胶层厚度越厚之处的子凹槽的凹槽深度越浅，相反，光刻胶层厚度越薄之处的子凹槽的凹槽深度越深。
9.根据权利要求7所述的氮化物HEMT射频器件的制作方法，其特征在于，
任意子凹槽在沿着栅长方向为子凹槽第一尺寸，子凹槽第一尺寸小于栅极区域沿着栅长方向的尺寸，沿着栅长方向的栅极剖视图来看，栅极呈T型状。
CN202011638994.1A 2020-12-31 2020-12-31 一种氮化物hemt射频器件及其制作方法 Active CN112736129B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011638994.1A CN112736129B (zh) 2020-12-31 2020-12-31 一种氮化物hemt射频器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011638994.1A CN112736129B (zh) 2020-12-31 2020-12-31 一种氮化物hemt射频器件及其制作方法

Publications (2)

Publication Number Publication Date
CN112736129A CN112736129A (zh) 2021-04-30
CN112736129B true CN112736129B (zh) 2022-10-21

Family

ID=75608788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011638994.1A Active CN112736129B (zh) 2020-12-31 2020-12-31 一种氮化物hemt射频器件及其制作方法

Country Status (1)

Country Link
CN (1) CN112736129B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895686A (zh) * 2016-01-21 2016-08-24 苏州能讯高能半导体有限公司 高电子迁移率晶体管器件及其制造方法
US10439059B2 (en) * 2016-12-20 2019-10-08 Massachusetts Institute Of Technology High-linearity transistors
US10418474B2 (en) * 2017-10-17 2019-09-17 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistor with varying semiconductor layer
CN111430456B (zh) * 2020-03-13 2021-09-14 西安电子科技大学 基于跨导补偿法的类Fin侧墙调制的HEMT器件及其制备方法

Also Published As

Publication number Publication date
CN112736129A (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
CN112736127B (zh) 一种氮化镓基hemt射频器件及其制作方法
KR20120027987A (ko) 질화갈륨계 반도체소자 및 그 제조방법
US20230361186A1 (en) High electron mobility transistor device and method of making the same
KR101285598B1 (ko) 질화물계 이종접합 반도체 소자 및 그 제조 방법
US20190115442A1 (en) Transistor with Multi-Metal Gate
EP3491671A1 (en) High electron mobility transistor with semiconductor layer having a thickness varying along the transistor width
CN112420850B (zh) 一种半导体器件及其制备方法
EP3491672B1 (en) High electron mobility transistor with tunable threshold voltage
US20130020649A1 (en) Nitride electronic device and method for manufacturing the same
CN113257890B (zh) 一种高线性度氮化镓射频器件及其制作方法
CN107799590A (zh) 一种大栅宽的GaN基微波功率器件及其制造方法
CN112736129B (zh) 一种氮化物hemt射频器件及其制作方法
CN117253917A (zh) 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法
CN113113313A (zh) 一种hemt器件及其制作方法
CN215403077U (zh) 一种氮化物hemt器件
KR20160102792A (ko) 반도체 소자 및 그의 제조방법
CN113257891B (zh) 一种高电子迁移率晶体管及其制作方法
CN115966603A (zh) 一种高线性hemt器件及其制备方法
CN215418188U (zh) 一种氮化镓基高电子迁移率晶体管
US20160013304A1 (en) A radio frequency power device for implementing asymmetric self-alignment of the source, drain and gate and the production method thereof
CN116913962B (zh) GaN器件及其制备方法
CN110875384A (zh) 半导体器件及其制造方法
CN213782023U (zh) 一种自对准低欧姆接触电阻GaN HEMT器件
CN218414587U (zh) 插指栅结构的hemt射频器件
CN111048584B (zh) 一种高线性氮化镓hbt射频功率器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant