CN113257757A - 一种硅基扇出型封装结构及其制备方法 - Google Patents

一种硅基扇出型封装结构及其制备方法 Download PDF

Info

Publication number
CN113257757A
CN113257757A CN202110557585.7A CN202110557585A CN113257757A CN 113257757 A CN113257757 A CN 113257757A CN 202110557585 A CN202110557585 A CN 202110557585A CN 113257757 A CN113257757 A CN 113257757A
Authority
CN
China
Prior art keywords
channel
silicon
chip
embedded
manifold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110557585.7A
Other languages
English (en)
Other versions
CN113257757B (zh
Inventor
王玮
杨宇驰
杜建宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202110557585.7A priority Critical patent/CN113257757B/zh
Priority to PCT/CN2021/097815 priority patent/WO2022241848A1/zh
Priority to US18/024,389 priority patent/US20230317559A1/en
Publication of CN113257757A publication Critical patent/CN113257757A/zh
Application granted granted Critical
Publication of CN113257757B publication Critical patent/CN113257757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及一种包括嵌入歧管式微流道的硅基扇出型封装结构，其包括：芯片，包括衬底和位于所述衬底背部的嵌入式微流道；硅基转接板,包括用于填埋所述芯片的凹槽、位于所述凹槽下方并与其连通的歧管通道、入液口和出液口；用于使所述嵌入式微流道和所述歧管通道密封连通的低温密封层，所述低温密封层位于所述芯片和所述硅基转接板之间；以及位于所述芯片顶部的重布线层。本发明还涉及一种包括嵌入歧管式微流道的硅基扇出型封装结构的制备方法。本发明的硅基扇出型封装结构同时具有低温工艺兼容性和封装兼容性并且具有高的散热效率。本发明的嵌入歧管式微流道具有流动距离短、流阻小、热阻小的优势，更适合集成在高功率芯片中进行高效散热。

Description

一种硅基扇出型封装结构及其制备方法
技术领域
本发明涉及IC芯片散热领域，具体涉及一种包括嵌入歧管式微流道的硅基扇出型封装结构及其制备方法。
背景技术
随着现代电子芯片的集成度增加、功耗上升和特征尺寸减小，快速增加的芯片系统发热已经成为先进电子芯片系统研发和应用中的一项重大挑战。液体冷却是一种通过液体来对电子器件中的高发热功率模块进行冷却的技术，用于具有较大热设计功耗的芯片模块，主要运用于高功率芯片的冷却。由于液体与气体相比具有更大的比热容，且液体与固体表面发生相对运动时一般具有更大的对流换热系数，因此液体冷却可以实现更小的晶体管与环境之间的热阻。按照与芯片的集成方式分类，液体冷却可以分为非嵌入式与嵌入式。非嵌入式液体冷却是指将一个内部留有液体通路的金属块通过高热导率材料与发热芯片贴装，流入低温工质带走芯片产生的热量。嵌入式液体冷却是一种采用冷却工质直接冲刷芯片表面（或背面）的冷却技术。嵌入式液体冷却技术一般直接在芯片背面加工微通道，冷却工质流过微通道时冲刷肋片，带走晶体管传递至肋片表面的热量。
在非嵌入式液体冷却散热技术中，由于金属块和芯片之间会使用导热硅脂或其他粘接材料，甚至会使用密封盖板，因此存在多个材料界面，多次引入了界面热阻，影响了散热的效率。另一方面，随着晶体管在芯片内的集成度越来越高，高功率晶体管产生的热量通过芯片内部的多层结构传递到芯片表面（或背面）的热阻也越来越大（内热阻增大），而非嵌入式冷却仅能减小其外部热阻，因此随着晶体管的复杂度与集成度越来越高，非嵌入式液体冷却的散热效率在逐渐降低。
嵌入式液体冷却散热技术通过冷却工质直接流过嵌入在芯片内部的微通道而带走热量，因此不存在界面热阻，也使得嵌入式冷却具有更高的效率，适用于高功率芯片的散热。液体冷却散热流道的设计通常是扰流柱结构或放射状分流结构，具有流阻大、冷却工质温升大的缺点。
然而，在嵌入式冷却通道加工制备的过程中，完成背腔的散热肋片刻蚀后，需要将其与盖板键合密封，实现微通道结构，传统的键合方式如硅-玻璃阳极键合或硅-硅直接键合需要较高的电压或温度，IC器件在此键合条件下会出现电学失效，因此传统的嵌入式冷却技术与IC无法兼容。
因此，迫切需要开发一种同时具有低温工艺兼容性和封装兼容性并且具有高的散热效率的封装结构。
发明内容
本发明的目的是克服现有技术的缺点，提供一种包括嵌入歧管式微流道的硅基扇出型封装结构，其同时具有低温工艺兼容性和封装兼容性并且具有高的散热效率。所述歧管式微流道具有流动距离短、流阻小和热阻小的优势，更适合集成在高功率芯片中进行高效散热。
本发明的另一目的是提供一种包括嵌入歧管式微流道的硅基扇出型封装结构的制备方法。
为了实现以上目的，本发明提供如下技术方案。
一种包括嵌入歧管式微流道的硅基扇出型封装结构，其包括：
芯片，包括衬底和位于所述衬底背部的嵌入式微流道；
硅基转接板,包括用于填埋所述芯片的凹槽、位于所述凹槽下方并与其连通的歧管通道、入液口和出液口；
用于使所述嵌入式微流道和所述歧管通道密封连通的低温密封层，所述低温密封层位于所述芯片和所述硅基转接板之间；以及
位于所述芯片顶部的重布线层。
一种包括嵌入歧管式微流道的硅基扇出型封装结构的制备方法，其包括：
提供芯片，在所述芯片的衬底背部制作嵌入式微流道；
制备具有用于填埋所述芯片的凹槽、位于所述凹槽下方并与其连通的歧管通道、入液口和出液口的硅基转接板；
在所述芯片和所述硅基转接板之间形成低温密封层，以使所述嵌入式微流道与所述歧管通道密封连通；以及
在所述芯片顶部制备重布线层。
与现有技术相比，本发明达到了以下技术效果：
1、本发明的散热技术基于嵌入式微流道的液冷散热，通过嵌入至芯片背腔的流道结构内的流体对芯片进行散热。与其他非嵌入式的散热手段相比，该技术避免了封装体内部材料的导热热阻和不同材料的之间的界面热阻，使得散热效率更高，可以极大程度地降低高功率芯片的温升，保证芯片在高性能模式下稳定运行，延长芯片的使用寿命。
2、本发明的散热技术具有电路兼容性，应用对象中散热芯片具有广义性，不论是射频功率芯片还是逻辑数字芯片，只要在芯片背面刻蚀出微通道，然后与特定的歧管通道转接板进行键合，就可以运用本技术进行散热；本方案相较引线键合封装方式，可以实现更高密度电学I/O的封装，并具有更小的互联电阻，是一种针对于所有热设计功耗值较高的芯片通用的高效冷却方法。
3、本发明的散热技术制备工艺简便，只需在目标芯片上刻蚀散热微流道，便可以和歧管通道转接板粘接；也可以在两个键合面分别制备金属薄膜，采用IC兼容的低温共晶键合实现流道密封。该方案不需要集成体积较大的金属散热翅片、散热风扇或散热冷板，可以大幅度的减少散热系统的体积，提升封装结构的集成度。
4、本发明与硅基扇出封装工艺兼容。由于本发明的嵌入式微流道和歧管通道均是基于硅基扇出封装结构进行设计，流路结构不影响电学结构，因此可在现有的硅基扇出方案中，不改变电学设计的情况下，增加流道设计，实现硅基扇出封装中的嵌入式微流体冷却方案。
5、本发明与2.5D及3D集成方式兼容。由于可在转接板中预埋通过硅穿孔（ThroughSilicon Via，TSV）结构，因此可实现从转接板的上下两侧分别引出电信号，如果散热目标是处理器等高功率芯片，则可以在上方堆叠存储器等低功耗芯片，再通过TSV及凸点结构连接至基板或PCB完成封装，是一种适用于所有2.5D及3D集成方式的底层芯片高效冷却方法。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1给出了本发明的包括嵌入歧管式微流道的硅基扇出型封装结构的示意图。
图2给出了本发明的包括嵌入歧管式微流道且带有TSV结构的硅基扇出型封装结构的示意图。
图3给出了具有嵌入式微流道的芯片的纵向剖面图。
图4给出了带歧管通道的硅基转接板的俯视剖面图。
图5给出了带歧管通道且带有TSV结构的硅基转接板的俯视剖面图。
图6为具有嵌入式微流道的芯片与带歧管通道的硅基转接板键合后的结构示意图。
图7为具有嵌入式微流道的芯片与带歧管通道且带有TSV结构的硅基转接板键合后的结构示意图。
图8为本发明的冷却流体通路的示意图。
附图标记说明
100为芯片，101为衬底，102为嵌入式微流道，200为硅基转接板，201为入液口，202为出液口，203为歧管通道，204为流入通道，205为流出通道，206为凹槽，207为TSV，300为重布线层。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
下面将结合具体附图对本发明作进一步说明。
图1给出了本发明的包括嵌入歧管式微流道的硅基扇出型封装结构的示意图。具体地，如图1所示，本发明的包括嵌入歧管式微流道的硅基扇出型封装结构包括：芯片100，包括衬底101和位于所述衬底背部的嵌入式微流道102；硅基转接板200,包括用于填埋所述芯片的凹槽206、位于所述凹槽下方并与其连通的歧管通道203、入液口201和出液口202（图1中未示出）；用于使所述嵌入式微流道和所述歧管通道密封连通的低温密封层（图1中未示出），所述低温密封层位于所述芯片和所述硅基转接板之间；以及位于所述芯片顶部的重布线层300。
从图1可以看出，嵌入式微流道102位于歧管通道203正上方。
图2给出了本发明的包括嵌入歧管式微流道且带有TSV结构的硅基扇出型封装结构的示意图。具体地，如图2所示，硅基转接板200带有TSV结构 207。
图1和图2 示出了重布线层300。本发明对于重布线层300中的金属化布线的材质没有特别限制。优选地，金属化布线可以是金丝、铝丝或铜丝等。
本发明的硅基扇出型封装结构可以实现更高密度电学I/O的封装，并具有更小的互联电阻，是一种针对于所有热设计功耗值较高的芯片通用的高效冷却方法。
图3给出了具有嵌入式微流道的芯片的纵向剖面图。具体地，如图3所示，在芯片100的衬底101背部排列着多条嵌入式微流道102，这些嵌入式微流道彼此间平行排列且不连通。对于嵌入式微流道的长、宽、高、间距等参数选取需要考虑的因素包括长度太长会增大流体阻力，宽度太窄则会严重增大流体阻力；高度太小时，热量并不能充分通过流道散去；当流道高度太高时，由于翅片效率降低而影响换热效率，从而都不利于散热。为了达到最优的散热性能，可对各参数进行模拟仿真优化选取适合的参数。通常，嵌入式微通道长度约为0.5-5 mm，宽度约为50-200 μm，深宽比约为6:1至1:1。衬底101可为本领域的常规衬底，包括但不限于硅衬底、碳化硅衬底、硅锗衬底、砷化镓衬底等。本发明的芯片具有广义性，不论是射频功率芯片还是逻辑数字芯片，只要在芯片背面刻蚀出嵌入式微流道后，都可以与特定的歧管通道进行贴合。
图4给出了带歧管通道的硅基转接板的俯视剖面图。具体地，如图4所示，硅基转接板200包括用于填埋所述芯片的凹槽206、位于所述凹槽下方并与其连通的歧管通道203、入液口201和出液口202。歧管通道203包括流入通道204和流出通道205，其中流入通道204包括一条总流入通道和多条分流入通道，其中总流入通道与入液口201连通；流出通道205包括一条总流出通道和多条分流出通道，总流出通道与出液口202连通。其中流入通道204和流出通道205均呈梳齿型。每条分流入通道的一端与总流入通道连通，另一端封闭；每条分流出通道的一端与总流出通道连通，另一端封闭。流入通道204和流出通道205呈叉指型排列且彼此不连通。如图4所示，各条分流入通道和各条分流出通道平行排列。各条分流入通道或各条分流出通道中的流体流动方向与嵌入式微流道102中的流体流动方向成垂直或近似垂直的角度。
图5给出了带歧管通道且带有TSV结构的硅基转接板的俯视剖面图。具体地，如图5所示，硅基转接板200带有TSV结构207。
图6给出了具有嵌入式微流道的芯片与带歧管通道的硅基转接板键合后的结构示意图。图7给出了具有嵌入式微流道的芯片与带歧管通道且带有TSV结构的硅基转接板键合后的结构示意图。其中，在芯片100和硅基转接板200存在低温密封层。低温密封层用于密封流道，实现嵌入式微流道102和歧管通道203的密封连通，形成嵌入歧管式微流道结构。低温密封层可为粘合剂层或金属层。在一些实施例中，粘合剂层可包括热固性材料或热塑性材料。所述热固性材料可为环氧树脂或聚氨酯。所述热塑性材料可为聚乙酸乙烯酯或聚乙烯醇缩醛。所述金属层可以是通过物理气相淀积（PVD）工艺、化学气相沉积（CVD）工艺或电镀工艺等与低温共晶键合工艺结合而得到的，其可包括一种或多种选自Cu、Sn、Pb、In、Au、Ag和Sb等的金属材料。针对流道尺寸较小或批量制造场合，通过物理气相淀积（PVD）工艺、化学气相沉积（CVD）工艺或电镀工艺等与低温共晶键合工艺结合而得到的金属层比粘合剂层更为合适。在本发明中，低温是指300℃以下的温度。
配合上述嵌入歧管式微流道结构使用的冷却流体可以是去离子水，也可以是专用的沸点低(如：40℃-80℃)的冷却液，使得冷却过程为相变冷却，提高散热能力，提升温度均匀性。
本发明的嵌入歧管式微流道结构与其他非嵌入式的散热手段相比，避免了封装体内部材料的导热热阻和不同材料的之间的界面热阻，使得散热效率更高，极大程度地降低高功率芯片的温升，保证芯片在高性能模式下稳定运行，延长了芯片的使用寿命。
图8给出了冷却流体在嵌入式微流道102、流入通道204和流出通道205中的流动情况，冷却流体从入液口201流入，沿实心箭头所示在流入通道204中流动，由于流入通道204在远离入液口201的一端是封闭的，因此冷却流体随后沿虚线箭头所示，流入芯片的嵌入式微流道102中与热源芯片发生热交换，再沿着空心箭头所示沿流出通道205流动，由于流出通道205在远离出液口202的一端是封闭的，因此最后冷却流体从出液口202流出，完成整个流体冷却过程。这样设计使得流经嵌入式微流道102整个表面的冷却流体可以带走芯片产生的热量，达到高效散热的目的。
在一个具体实施例中，本发明提供了一种包括嵌入歧管式微流道的引线键合结构的制备方法，其包括如下步骤。
提供芯片，在所述芯片的衬底背部制作嵌入式微流道。
在芯片100为晶圆状态的情况下，在制作嵌入式微流道102之前，首先将芯片100的晶圆厚度减薄，如减薄至300-500μm的厚度，优选350-450μm的厚度。该厚度要求即使在背腔刻蚀用于散热的嵌入式微流道后，硅片仍能保持强度可靠性。然后，通过晶圆光刻工艺和晶圆刻蚀工艺的结合在芯片100的衬底101背部制作嵌入式微流道102。刻蚀工艺包括常规的湿法刻蚀和干法刻蚀，干法刻蚀又可包括离子铣刻蚀、等离子刻蚀和深反应离子刻蚀。在本发明的一个具体实施例中，通过晶圆光刻工艺和晶圆深反应离子刻蚀工艺的结合在芯片100的衬底101上制作出嵌入式微流道102；之后，对所得芯片进行划片并进行中测挑选已知合格芯片（Known Good Die，KGD）。本发明对嵌入式微流道102的几何尺寸没有特别限制。嵌入式微流道102的几何尺寸可结合流阻与热阻协同设计。
在芯片100为裸片状态的情况下，可通过硬掩模与刻蚀工艺的结合或通过光刻工艺和刻蚀工艺的结合制作嵌入式微流道102。此处，刻蚀工艺包括常规的湿法刻蚀和干法刻蚀，干法刻蚀又可包括离子铣刻蚀、等离子刻蚀和深反应离子刻蚀。
制备具有用于填埋所述芯片的凹槽、位于所述凹槽下方并与其连通的歧管通道、入液口和出液口的硅基转接板200。本发明的硅基转接板可基于硅晶圆制备。本发明对于凹槽的形成方法没有特别限制。可采用光刻工艺、刻蚀工艺或其结合等来形成凹槽。刻蚀工艺包括常规的湿法刻蚀和干法刻蚀，干法刻蚀又可包括离子铣刻蚀、等离子刻蚀和深反应离子刻蚀。本发明中制作歧管通道203以及制作入液口201和出液口202的方法可以是本领域的常规加工方法，例如光刻工艺、刻蚀工艺或其结合等。对于所得歧管通道203的一个具体结构，歧管通道203包括流入通道204和流出通道205，其中流入通道204包括一条总流入通道和多条分流入通道，其中总流入通道与入液口201连通；流出通道205包括一条总流出通道和多条分流出通道，总流出通道与出液口202连通。其中流入通道204和流出通道205均呈梳齿型。每条分流入通道的一端与总流入通道连通，另一端封闭；每条分流出通道的一端与总流出通道连通，另一端封闭。流入通道204和流出通道205呈叉指型排列且彼此不连通。如图4所示，各条分流入通道和各条分流出通道平行排列。各条分流入通道或各条分流出通道中的流体流动方向与嵌入式微流道102中的流体流动方向成垂直或近似垂直的角度。
此外，制备硅基转接板200的步骤还可包括在硅基转接板上制备TSV结构。本发明对于TSV结构的制备方法没有特别限制。可采用例如光刻工艺、刻蚀工艺或其结合等在硅基转接板上形成通过硅穿孔（TSV）。刻蚀工艺包括常规的湿法刻蚀和干法刻蚀，干法刻蚀又可包括离子铣刻蚀、等离子刻蚀和深反应离子刻蚀。之后可通过电镀或CVD等方法在TSV中填充导电物质从而形成TSV结构。常规的填充材料可包括金属Cu、W或多晶硅等。
在制作好带有嵌入式微流道102的芯片100和带有歧管通道203的硅基转接板200后，将芯片100的嵌入式微流道102部分与转接板200的歧管通道203部分对准，各条分流入通道或各条分流出通道中的流体流动方向与嵌入式微流道102中的流体流动方向成垂直或近似垂直的角度。
之后，在芯片100和硅基转接板200之间形成低温密封层，从而实现流道密封，使得嵌入式微流道102与流入通道204和流出通道205密封连通。
所述低温密封层的形成方法包括使用粘合剂固化形成。所述低温密封层可以是采用热固性材料或热塑性材料而形成的粘合剂层。所述热固性材料可以是环氧树脂或聚氨酯，所述热塑性材料可以是聚乙酸乙烯酯或聚乙烯醇缩醛。
所述低温密封层的形成方法还包括使用金属材料通过物理气相淀积工艺、化学气相沉积工艺和电镀工艺中的任意一种与低温共晶键合工艺结合而形成。所述金属材料可选自Cu、Sn、Pb、In、Au、Ag和Sb的一种或多种。在这里，低温是指300℃以下的温度。
所述粘合剂层的厚度与贴片压力可结合芯片的嵌入式微流道的尺寸进行设计。如果嵌入式微流道的尺寸较小，则粘合剂层的厚度和贴片压力不能太大，否则会引起严重的溢胶现象堵塞流道。另外，固化温度决定固化强度，因此，如果需要较强的键合强度，则可以适当升高固化温度，延长固化时间。
针对嵌入式微流道尺寸较小或需批量制造的情况，低温共晶键合比低温固化粘合剂粘接更为适合。优选地，低温共晶键合可包括Cu/Sn共晶键合、Pb/Sn共晶键合和Pb/In共晶键合。低温共晶键合工艺的键合温度为300℃以下，键合压力取决于键合界面的面积。在低温共晶键合步骤之前，需要分别在两个键合面制备共晶焊料。其中，带有嵌入式微流道的芯片背面的焊料可采用物理气相淀积（PVD）或化学气相沉积（CVD）工艺直接制备，或者可在制作嵌入式微流道之前首先在芯片背面制备黏附层和种子层，并在制作嵌入式微流道之后在种子层上通过电镀工艺制备焊料。带有凹槽、歧管通道、入液口和出液口的硅基转接板侧焊料可采用物理气相淀积（PVD）或化学气相沉积（CVD）工艺直接制备，或者在制作凹槽、歧管通道、入液口和出液口之前首先在硅基转接板正面制备黏附层和种子层，并在制作凹槽、歧管通道、入液口和出液口之后在种子层上通过电镀工艺制备焊料。黏附层和种子层可采用物理气相淀积（PVD）工艺制备。
最后在芯片顶部制备重布线层，实现芯片I/O的扇出，将芯片面积内的焊盘（PAD）引出排布至整个转接板面积内，放大PAD节距。本发明对于重布线层的制备方法没有特别限制。可采用高分子薄膜材料（如苯并环丁烯BCB或聚酰亚胺PI）和金属化布线来形成重布线层。本发明对于重布线层300中的金属化布线的材质没有特别限制。优选地，金属化布线可以是金丝、铝丝或铜丝等。
以上可以看出，本发明的制备工艺简便，只需在目标芯片上刻蚀散热微流道，便可以和歧管通道转接板粘接；也可以在两个键合面分别制备金属薄膜，采用IC兼容的低温共晶键合实现流道密封。本发明不需要集成体积较大的金属散热翅片、散热风扇或散热冷板，可以大幅度地减少散热系统的体积，提升封装结构的集成度。
本发明与硅基扇出封装工艺兼容。由于本发明的嵌入式流道和歧管通道均是基于硅基扇出封装结构进行设计，流路结构不影响电学结构，因此可在现有的硅基扇出方案中，不改变电学设计的情况下，增加流道设计，实现硅基扇出封装中的嵌入式微流体冷却方案。
本发明与2.5D及3D集成方式兼容，由于在转接板中预埋了TSV，可实现从转接板的上下两侧分别引出电信号，如果散热目标是处理器等高功率芯片，则可以在上方堆叠存储器等低功耗芯片，再通过TSV及凸点结构连接至基板或PCB完成封装，是一种适用于所有2.5D及3D集成方式的底层芯片高效冷却方法。
下面结合具体实施例对本发明作进一步说明，但本发明不限于此。
实施例1
首先制备具有器件层和电学I/O PAD的晶圆状态的芯片100。然后，按照常规的晶圆光刻工艺、晶圆刻蚀工艺在该芯片的衬底背腔刻蚀出嵌入式微流道102，划片后进行中测挑选KGD，得到如图3所示的芯片结构。
在硅晶圆上刻蚀出用于填埋芯片100的凹槽206；然后在凹槽206底部刻蚀出用于分配流体的流入通道204、流出通道205、入液口201和出液口202，得到如图4所示的硅基转接板200。其中，为了使芯片100能够填埋进凹槽206中，凹槽206的尺寸略大于芯片100的尺寸。
在如图3所示的芯片结构背面涂敷或蘸取适当厚度的低温固化的环氧树脂粘合剂，与如图4所示的硅基转接板200中的歧管通道部分对准（使得各条分流入通道或各条分流出通道中的流体流动方向与嵌入式微流道102中的流体流动方向成垂直或近似垂直的角度）后贴装在其表面，固化后实现流道密封粘接，得到如图6所示的结构。
填充芯片100与硅基转接板200之间缝隙。然后，在芯片100的表面旋涂与其兼容的表面平坦化材料，固化后形成平坦化层，或贴片后采用化学气相淀积（CVD）工艺在表面淀积聚对二甲苯（Parylene）等高分子聚合物,然后在芯片100的电学I/O PAD上方刻蚀平坦化层以形成开窗结构，露出电学I/O PAD。
随后制备重布线层300，实现芯片的I/O的扇出，将芯片面积内的电学I/O PAD引出排布至整个转接板面积内，放大PAD节距。通过电镀工艺在重布线层300上制作凸点，满足与基板或PCB互联的大尺寸、大节距要求。所得结构如图1所示，其中凸点通过重布线层300与芯片100中的电学I/O PAD连接，并通过凸点引出电学I/O信号。最后将流体I/O Port贴装于硅基歧管通道转接板的入液口8及出液口9处，实现电学I/O与流体I/O一体化的硅基扇出嵌入式微通道冷却技术。
冷却流体的流动情况如图8所示，流体从入液口201流入，沿实心箭头所示在流入通道204中流动，随后沿虚线箭头所示，流入芯片100的嵌入式微流道102中与热源芯片发生热交换，再沿着空心箭头所示沿流出通道205流动，最后从出液口202流出，完成整个流体冷却过程。
实施例2
按照实施例1描述的方法进行，不同之处在于，1）在硅基转接板上刻蚀出凹槽206、流入通道204、流出通道205、入液口201和出液口202的同时，刻蚀出TSV并通过电镀工艺在TSV中填充导电物质多晶硅从而形成TSV结构207，所得硅基转接板结构如图5所示；2）经流道密封后得到如图7所示的结构；3）除了通过电镀工艺在重布线层300上制作凸点（用于其他低功耗芯片的堆叠）之外，还在硅基转接板200的下表面通过电镀工艺制作凸点（用于FC封装），满足与基板或PCB互联的大尺寸、大节距要求，所得结构如图2所示。
实施例3
按照实施例2描述的方法进行，不同之处在于，首先提供具有器件层和电学I/OPAD 的晶圆状态的芯片100。然后，在芯片100的背面通过物理气相淀积（PVD）工艺制备Ti/Cu 100/300 nm分别作为黏附层和种子层。之后，按照常规的晶圆光刻工艺、晶圆刻蚀工艺在该芯片的背腔刻蚀出嵌入式微流道102，去除光刻胶后在种子层上电镀Cu/Sn 6/2μm，得到带有焊料和嵌入式微流道102的芯片结构。划片后进行中测挑选KGD。其中PVD+刻蚀+电镀的工艺顺序可以保证微流道内部无金属，减小对流动的影响。然后在如图5所示的硅基转接板结构的键合界面处通过物理气相淀积（PVD）工艺直接制备厚度约为6μm的Cu层，得到带有焊料的硅基转接板结构。最后，将带有焊料的芯片结构的嵌入式微流道部分与带有焊料的硅基转接板结构的歧管通道部分对准（使得各条分流入通道或各条分流出通道中的流体流动方向与嵌入式微流道102中的流体流动方向成垂直或近似垂直的角度）后，在一定的键合压力和约240℃的键合温度下进行共晶键合，从而实现流道密封粘接。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种包括嵌入歧管式微流道的硅基扇出型封装结构，其特征在于，包括：
芯片，包括衬底和位于所述衬底背部的嵌入式微流道；
硅基转接板,包括用于填埋所述芯片的凹槽、位于所述凹槽下方并与其连通的歧管通道、入液口和出液口；
用于使所述嵌入式微流道和所述歧管通道密封连通的低温密封层，所述低温密封层位于所述芯片和所述硅基转接板之间；以及
位于所述芯片顶部的重布线层。
2.根据权利要求1所述的硅基扇出型封装结构，其特征在于，所述硅基转接板还包括TSV结构。
3.根据权利要求1或2所述的硅基扇出型封装结构，其特征在于，所述歧管通道包括流入通道和流出通道。
4.根据权利要求3所述的硅基扇出型封装结构，其特征在于，所述流入通道和所述流出通道均呈梳齿型。
5.根据权利要求1或2所述的硅基扇出型封装结构，其特征在于，所述低温密封层为粘合剂层或金属层。
6.根据权利要求5所述的硅基扇出型封装结构，其特征在于，所述金属层包括一种或多种选自Cu、Sn、Pb、In、Au、Ag和Sb的金属材料，所述金属层是通过物理气相淀积工艺、化学气相沉积工艺和电镀工艺中的任意一种与低温共晶键合工艺结合而得到的。
7.一种包括嵌入歧管式微流道的硅基扇出型封装结构的制备方法，其特征在于，包括：
提供芯片，在所述芯片的衬底背部制作嵌入式微流道；
制备具有用于填埋所述芯片的凹槽、位于所述凹槽下方并与其连通的歧管通道、入液口和出液口的硅基转接板；
在所述芯片和所述硅基转接板之间形成低温密封层，以使所述嵌入式微流道与所述歧管通道密封连通；以及
在所述芯片顶部制备重布线层。
8.根据权利要求7所述的制备方法，其特征在于，所述芯片为晶圆状态或裸片状态。
9.根据权利要求7或8所述的制备方法，其特征在于，制备所述硅基转接板的步骤还包括在所述硅基转接板上制备TSV结构。
10.根据权利要求7或8所述的制备方法，其特征在于，所述低温密封层的形成方法包括使用粘合剂固化形成。
11.根据权利要求7或8所述的制备方法，其特征在于，所述低温密封层的形成方法包括使用金属材料通过物理气相淀积工艺、化学气相沉积工艺和电镀工艺中的任意一种与低温共晶键合工艺结合而形成。
12.根据权利要求11所述的制备方法，其特征在于，所述金属材料选自Cu、Sn、Pb、In、Au、Ag和Sb的一种或多种。
CN202110557585.7A 2021-05-21 2021-05-21 一种硅基扇出型封装结构及其制备方法 Active CN113257757B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110557585.7A CN113257757B (zh) 2021-05-21 2021-05-21 一种硅基扇出型封装结构及其制备方法
PCT/CN2021/097815 WO2022241848A1 (zh) 2021-05-21 2021-06-02 一种硅基扇出型封装结构及其制备方法
US18/024,389 US20230317559A1 (en) 2021-05-21 2021-06-02 Silicon-based fan out package structure and preparation method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110557585.7A CN113257757B (zh) 2021-05-21 2021-05-21 一种硅基扇出型封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN113257757A true CN113257757A (zh) 2021-08-13
CN113257757B CN113257757B (zh) 2022-11-04

Family

ID=77183614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110557585.7A Active CN113257757B (zh) 2021-05-21 2021-05-21 一种硅基扇出型封装结构及其制备方法

Country Status (3)

Country Link
US (1) US20230317559A1 (zh)
CN (1) CN113257757B (zh)
WO (1) WO2022241848A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107734840B (zh) * 2017-11-29 2023-08-18 中国电子科技集团公司第二十六研究所 基于印制电路板三维微通道阵列液冷冷却结构
CN116130436B (zh) * 2022-12-07 2024-02-13 之江实验室 集成多孔微流道散热结构阵列的封装结构及其制备方法
CN115799247B (zh) * 2023-02-08 2023-04-14 广东仁懋电子有限公司 一种igbt器件及igbt模块
CN116127903B (zh) * 2023-02-14 2023-11-14 电子科技大学 一种大功率pa芯片版图布局及风洞式自散热封装设计方法
CN116469856A (zh) * 2023-06-20 2023-07-21 之江实验室 一种带歧管微通道结构的冷却芯片和冷却方法
CN118136498A (zh) * 2024-05-10 2024-06-04 北京大学 一种具有垂直侧壁和平整槽底的芯片基板及其制备方法、功能芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020168671A1 (en) * 1996-11-20 2002-11-14 The Regents Of The University Of Michigan Chip-based isothermal amplification devices and methods
US20070224727A1 (en) * 2006-03-23 2007-09-27 Dory Thomas S Methods of forming a diamond micro-channel structure and resulting devices
CN107256850A (zh) * 2017-07-25 2017-10-17 厦门大学 一种内嵌金属微通道的转接板及其制备方法
CN109524373A (zh) * 2018-11-19 2019-03-26 中国电子科技集团公司第五十八研究所 嵌入式微流道的三维主动散热封装结构及其制作工艺
CN109894163A (zh) * 2019-03-11 2019-06-18 太原理工大学 一种高通量、高内涵药物筛选微流控芯片及其制备方法
CN112234037A (zh) * 2020-09-17 2021-01-15 中国电子科技集团公司第五十五研究所 一种嵌入式金刚石硅基微流体散热转接板及其制备方法
CN112768432A (zh) * 2020-12-31 2021-05-07 中国电子科技集团公司第五十五研究所 一种集成大功率射频芯片的微流体转接板及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108766897B (zh) * 2018-06-12 2020-05-08 厦门大学 实现大功率GaN器件层散热的三维异质结构的封装方法
CN111769087A (zh) * 2020-05-26 2020-10-13 厦门大学 一种大功率GaN器件散热与集成一体化结构及制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020168671A1 (en) * 1996-11-20 2002-11-14 The Regents Of The University Of Michigan Chip-based isothermal amplification devices and methods
US20070224727A1 (en) * 2006-03-23 2007-09-27 Dory Thomas S Methods of forming a diamond micro-channel structure and resulting devices
CN107256850A (zh) * 2017-07-25 2017-10-17 厦门大学 一种内嵌金属微通道的转接板及其制备方法
CN109524373A (zh) * 2018-11-19 2019-03-26 中国电子科技集团公司第五十八研究所 嵌入式微流道的三维主动散热封装结构及其制作工艺
CN109894163A (zh) * 2019-03-11 2019-06-18 太原理工大学 一种高通量、高内涵药物筛选微流控芯片及其制备方法
CN112234037A (zh) * 2020-09-17 2021-01-15 中国电子科技集团公司第五十五研究所 一种嵌入式金刚石硅基微流体散热转接板及其制备方法
CN112768432A (zh) * 2020-12-31 2021-05-07 中国电子科技集团公司第五十五研究所 一种集成大功率射频芯片的微流体转接板及其制备方法

Also Published As

Publication number Publication date
US20230317559A1 (en) 2023-10-05
CN113257757B (zh) 2022-11-04
WO2022241848A1 (zh) 2022-11-24

Similar Documents

Publication Publication Date Title
CN113257757B (zh) 一种硅基扇出型封装结构及其制备方法
CN108766897B (zh) 实现大功率GaN器件层散热的三维异质结构的封装方法
CN109524373B (zh) 嵌入式微流道的三维主动散热封装结构及其制作工艺
US7271034B2 (en) Semiconductor device with a high thermal dissipation efficiency
US20150348940A1 (en) Structure and method for integrated circuits packaging with increased density
KR20170007813A (ko) 콤팩트한 반도체 패키지 및 관련 방법
CN111244050B (zh) 芯片级集成微流体散热模块及制备方法
CN113488441A (zh) 一种基于歧管通道盖板的封装结构及其制备方法
WO2017024854A1 (zh) 一种基于铝基板的三维封装用垂直互连结构及其制备方法
CN113675178B (zh) 半导体封装件、半导体器件及其形成方法
CN114446907A (zh) 一种三维集成tsv针肋微流道主动散热封装方法及结构
US11978691B2 (en) Semiconductor device and manufacturing method thereof
CN113241332B (zh) 具有微流道的半导体结构、芯片堆叠结构以及制备方法
US11901263B2 (en) Semiconductor device and manufacturing method thereof
CN114975312A (zh) 内嵌微流道的硅基三维封装结构及其制作方法
CN112928083A (zh) 一种功率器件栅区的散热装置及制作方法
CN114429938A (zh) 一种三维集成嵌入式微流道主动散热封装方法及结构
WO2022241846A1 (zh) 一种包括嵌入歧管式微流道的引线键合结构及其制备方法
KR102423373B1 (ko) 반도체 디바이스 및 그 제조 방법
US9646914B2 (en) Process for producing a microfluidic circuit within a three-dimensional integrated structure, and corresponding structure
CN113035784A (zh) 三维封装结构制备方法
CN116613122A (zh) 一种兼容液体硅通孔连通孔内嵌微流道的热沉及其制法
CN112908860A (zh) 高带宽内存结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant