CN113241365A - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN113241365A
CN113241365A CN202110719944.4A CN202110719944A CN113241365A CN 113241365 A CN113241365 A CN 113241365A CN 202110719944 A CN202110719944 A CN 202110719944A CN 113241365 A CN113241365 A CN 113241365A
Authority
CN
China
Prior art keywords
pixel circuit
metal
display panel
pixel
pixel circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110719944.4A
Other languages
English (en)
Other versions
CN113241365B (zh
Inventor
张九占
张露
胡思明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan New Flat Panel Display Technology Center Co Ltd
Original Assignee
Kunshan New Flat Panel Display Technology Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan New Flat Panel Display Technology Center Co Ltd filed Critical Kunshan New Flat Panel Display Technology Center Co Ltd
Priority to CN202110719944.4A priority Critical patent/CN113241365B/zh
Publication of CN113241365A publication Critical patent/CN113241365A/zh
Application granted granted Critical
Publication of CN113241365B publication Critical patent/CN113241365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例公开了一种显示面板和显示装置。显示面板包括：基底；有源层和至少两层金属层，位于基底的一侧，有源层和至少两层金属层形成显示面板中的像素电路；有源层和至少两层金属层之间，以及相邻金属层之间均包括绝缘层，绝缘层中开设有连通有源层到至少两层金属层之中的任意两层的过孔；像素电路包括第一像素电路和第二像素电路，第一像素电路和第二像素电路中的薄膜晶体管和电容的数量均相等，且第一像素电路中的过孔的数量少于第二像素电路中的过孔的数量。本发明实施例的技术方案，通过减少显示面板中的过孔数量，来减少过孔的蚀刻造成的薄膜晶体管的相关膜层中的缺陷态数量，从而降低薄膜晶体管产生的漏电流，并提升显示效果。

Description

显示面板和显示装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种显示面板和显示装置。
背景技术
随着显示技术的不断发展，人们对于显示装置的性能要求越来越高。现有显示装置通常存在黑态画面的显示品质较差，以及屏体闪烁等问题，严重影响了显示装置的显示效果。
发明内容
本发明实施例提供一种显示面板和显示装置，以降低薄膜晶体管的漏电流，从而提升显示效果。
第一方面，本发明实施例提供了一种显示面板，包括：
基底；
有源层和至少两层金属层，位于所述基底的一侧，所述有源层和所述至少两层金属层形成所述显示面板中的像素电路；
所述有源层和所述至少两层金属层之间，以及相邻所述金属层之间均包括绝缘层，所述绝缘层中开设有连通所述有源层到所述至少两层金属层之中的任意两层的过孔；所述像素电路包括第一像素电路和第二像素电路，所述第一像素电路和所述第二像素电路中的薄膜晶体管和电容的数量均相等，且所述第一像素电路中的所述过孔的数量少于所述第二像素电路中的所述过孔的数量。
可选地，所述第一像素电路和所述第二像素电路在所述显示面板的显示区中呈阵列排布，且所述第一像素电路与所述第二像素电路同行设置。
可选地，所述第一像素电路和所述第二像素电路在每行所述像素电路中交替排布。
可选地，一个所述第一像素电路和两个所述第二像素电路在每行所述像素电路中交替排布。
可选地，两个所述第一像素电路和一个所述第二像素电路在每行所述像素电路中交替排布。
可选地，所述至少两层金属层包括第一金属层和第二金属层，所述第一金属层中包括多条延伸方向相同的第一金属线，所述第二金属层中包括多个金属连接部，所述第一金属线和所述金属连接部均位于所述显示面板的显示区，且所述各金属连接部与各所述像素电路一一对应电连接；
所述第二像素电路对应的所述金属连接部通过所述第一金属层与所述第二金属层之间的绝缘层中的所述过孔与所述第一金属线电连接，所述第一像素电路对应的所述金属连接部与相邻的所述第二像素电路对应的所述金属连接部电连接。
可选地，所述第一金属层位于所述第二金属层远离所述基底的一侧，所述金属连接部与所述电容的极板同层设置。
可选地，所述第一金属线包括电源线。
可选地，所述电容的极板作为所述金属连接部。
第二方面，本发明实施例还提供了一种显示装置，包括第一方面所述的显示面板。
本发明实施例提供的显示面板和显示装置，包括基底和位于基底一侧的有源层和至少两层金属层，以及位于有源层和至少两层金属层之间，和相邻金属层之间的绝缘层，绝缘层中开设有连通有源层到至少两层金属层之中的任意两层的过孔，通过设置显示面板中的像素电路包括第一像素电路和第二像素电路，第一像素电路和第二像素电路中的薄膜晶体管和电容的数量均相等，且第一像素电路中的过孔的数量少于第二像素电路中的过孔的数量，与现有技术中各像素电路的过孔数量均相等的方案相比，本发明实施例的技术方案，能够从整体上减少显示面板中的过孔数量，以降低过孔的蚀刻工艺中的等离子体的能量和密度，从而降低等离子体对于薄膜晶体管的相关膜层的损害，减少过孔的蚀刻造成的薄膜晶体管的相关膜层中的缺陷态的数量，以通过减少缺陷态的数量来降低薄膜晶体管产生的漏电流，有助于提高显示画面的对比度，改善黑态画面的显示品质，并减轻屏体的闪烁现象，进而提升显示效果。
附图说明
图1是本发明实施例提供的一种显示面板的俯视图；
图2是图1中的A区域的放大图；
图3是本发明实施例提供的一种显示面板的剖视图；
图4是本发明实施例提供的一种像素电路的结构示意图；
图5是本发明实施例提供的另一种显示面板的俯视图；
图6是本发明实施例提供的另一种显示面板的俯视图；
图7是本发明实施例提供的另一种显示面板的剖视图；
图8是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术所述，现有显示装置通常存在黑态画面的显示品质较差，以及屏体闪烁等问题，严重影响了显示装置的显示效果。经发明人研究发现，出现上述问题的原因如下：现有显示装置的像素电路中一般采用低温多晶硅(Low Temperature Poly-Silicon，LTPS)材料制作的薄膜晶体管来驱动发光器件进行发光显示，受限于工艺制程，低温多晶硅晶体管产生的漏电流较大，这样会影响像素电路中的存储电容保持电压的效果，从而影响屏体显示黑态画面时的表现力，使显示画面的对比度下降，影响了显示品质。尤其在低频显示模式下，例如在息屏模式(Always on Display，AOD)下，由于低温多晶硅晶体管产生的漏电流较大，会加重屏体的闪烁现象，严重影响了显示装置的显示效果。
针对上述问题，本发明实施例提供了一种显示面板。图1是本发明实施例提供的一种显示面板的俯视图，其中，图1仅示意性地示出了该显示面板中的部分像素电路以及构成像素电路的有源层及多层金属层；图2是图1中的A区域的放大图；图3是本发明实施例提供的一种显示面板的剖视图，具体可为图2沿剖线DD’进行剖切得到的剖视图；图4是本发明实施例提供的一种像素电路的结构示意图。结合图1至图4，本发明实施例提供的显示面板包括：
基底10；
有源层20和至少两层金属层，位于基底10的一侧，有源层20和至少两层金属层形成显示面板中的像素电路；
有源层20和至少两层金属层之间，以及相邻金属层之间均包括绝缘层，绝缘层中开设有连通有源层20到至少两层金属层之中的任意两层的过孔60；像素电路包括第一像素电路110和第二像素电路120，第一像素电路110和第二像素电路120中的薄膜晶体管和电容的数量均相等，且第一像素电路110中的过孔60的数量少于第二像素电路120中的过孔60的数量。
其中，基底10可以为显示面板提供缓冲、保护或支撑等作用。基底10可以是柔性基底，柔性基底的材料可以是聚酰亚胺(PI)、聚萘二甲酸乙二醇酯(PEN)或者聚对苯二甲酸乙二醇酯(PET)等，也可以是上述多种材料的混合材料。基底10也可以为采用玻璃等材料形成的硬质基底。有源层20可以包括掺有n型或p型杂质的源区、漏区以及沟道区。有源层20由半导体材料形成，例如有源层20可由多晶硅(Polycrystalline Silicon，Psi)、非晶硅(amorphous Silicon，a-Si)、氧化物半导体或有机半导体等材料形成。
有源层20位于基底10的一侧，至少两层金属层层叠设置在有源层20远离基底10的一侧，像素电路中的薄膜晶体管的电极、电容的极板和信号线设置在有源层20和至少两层金属层中，图3示出了像素电路形成在有源层20和三层金属层中的情况。示例性地，显示面板包括第一金属层50、第二金属层40和第三金属层30，第一金属层50和第二金属层40之间包括第一绝缘层70，第二金属层40和第三金属层30之间包括第二绝缘层80，第三金属层30和有源层20之间包括第三绝缘层90。绝缘层中开设有连通有源层20到至少两层金属层之中的任意两层的过孔60，例如，各像素电路所在区域中均开设有多个过孔60，第一金属层50与第二金属层40之间的第一绝缘层70中可包括过孔60，以实现第一金属层50与第二金属层40中的金属结构的电连接，第一金属层50与第三金属层30之间的第一绝缘层70和第二绝缘层80中可包括过孔60，以实现第一金属层50与第三金属层30中的金属结构的电连接，第一金属层50与有源层20之间的第一绝缘层70、第二绝缘层80和第三绝缘层90中可包括过孔60，以实现第一金属层50中的金属结构与有源层20的电连接。同理，有源层20至第一金属层50之中的任意两层之间的绝缘层中均可包括过孔60，以实现像素电路中的晶体管的电极与电极、电极与信号线、电极与电容，或者电容与信号线之间的电连接。
第一像素电路110和第二像素电路120均位于显示面板的显示区，用于驱动发光器件进行发光显示。第一像素电路110和第二像素电路120中的薄膜晶体管的数量相等，电容的数量也相等，图4示意性地示出了第一像素电路110和第二像素电路120均包括七个薄膜晶体管和一个存储电容，并且第一像素电路110和第二像素电路120的电路结构相同的情况。示例性地，结合图1至图4，第一像素电路110和第二像素电路120均包括驱动晶体管DT、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6以及存储电容Cst，第一像素电路110和第二像素电路120分别与相应的发光器件D1电连接，在像素电路的发光阶段，第一电源信号Vdd写入驱动晶体管DT的第一极，第二电源信号Vss写入发光器件D1的阴极，驱动晶体管DT产生驱动电流，驱动发光器件D1进行发光显示。
第一像素电路110中的过孔60的数量少于第二像素电路120中的过孔60的数量，示例性地，图1和图2均示出了第一像素电路110包括8个过孔60，第二像素电路120包括9个过孔60的情况，对于第一像素电路110和第二像素电路120所在区域中的同一位置，例如第一像素电路110中的B1区域未开设过孔，第二像素电路120中的B2区域开设有过孔60，因此第一像素电路110中的过孔60的数量少于第二像素电路120中的过孔60的数量。在现有技术中，显示面板中的各像素电路中的过孔数量均相等，与现有技术相比，本方案通过设置第一像素电路110中的过孔60的数量少于第二像素电路120中的过孔60的数量，能够从整体上减少显示面板中的过孔数量，由于过孔的干蚀刻工艺是通过将特定气体置于低压状态下施加电压，将其激发成等离子体(plasma)，对相应的绝缘层加以化学性蚀刻和离子轰击的方式来进行的，本方案通过减少显示面板中的过孔数量，有助于降低过孔的蚀刻工艺中的等离子体的能量和密度，以降低等离子体对于薄膜晶体管的相关膜层(如有源层20至第一金属层50，以及有源层20至第一金属层50之间的各层绝缘层)的损害，从而减少过孔的蚀刻造成的薄膜晶体管的相关膜层中的缺陷态的数量，以通过减少缺陷态的数量来降低薄膜晶体管产生的漏电流。
需要说明的是，在减少第一像素电路110中的过孔数量的同时，应保证第一像素电路110中各器件的连接关系不变，以免影响第一像素电路110正常工作。例如，第二像素电路120中的B2区域开设有用于电连接第一金属层50与第二金属层40中的金属结构的过孔60，第一像素电路110中的B1区域未开设过孔，为保证第一像素电路110所在区域的第一金属层50与第二金属层40中的金属结构的电连接，可将第一像素电路110所在区域的第二金属层40中的金属结构电连接至第二像素电路120所在区域的第二金属层40中的金属结构，以通过第二像素电路120所在区域的第一金属层50和第二金属层40中的金属结构，以及与连通两层金属结构的过孔60，实现第一像素电路110中的第一金属层50与第二金属层40的转接，从而保证第一像素电路110中各器件的连接关系不变。
本发明实施例提供的显示面板，包括基底和位于基底一侧的有源层和至少两层金属层，以及位于有源层和至少两层金属层之间，和相邻金属层之间的绝缘层，绝缘层中开设有连通有源层到至少两层金属层之中的任意两层的过孔，通过设置显示面板中的像素电路包括第一像素电路和第二像素电路，第一像素电路和第二像素电路中的薄膜晶体管和电容的数量均相等，且第一像素电路中的过孔的数量少于第二像素电路中的过孔的数量，与现有技术中各像素电路的过孔数量均相等的方案相比，本发明实施例的技术方案，能够从整体上减少显示面板中的过孔数量，以降低过孔的蚀刻工艺中的等离子体的能量和密度，从而降低等离子体对于薄膜晶体管的相关膜层的损害，减少过孔的蚀刻造成的薄膜晶体管的相关膜层中的缺陷态的数量，以通过减少缺陷态的数量来降低薄膜晶体管产生的漏电流，有助于提高显示画面的对比度，改善黑态画面的显示品质，并减轻屏体的闪烁现象，进而提升显示效果。
结合图1至图4，在上述方案的基础上，可选地，第一像素电路110和第二像素电路120在显示面板的显示区中呈阵列排布，且第一像素电路110与第二像素电路120同行设置。示例性地，显示面板中包括多行像素电路，每行像素电路均包括第一像素电路110与第二像素电路120，且第一像素电路110中的过孔60的数量少于第二像素电路120中的过孔60的数量，这样设置的好处在于，一方面，与现有技术中各像素电路的过孔数量均相等的方案相比，本方案使得每行像素电路中的过孔数量均有所减少，以减少过孔的蚀刻工艺造成的显示面板中各区域的薄膜晶体管相关膜层中的缺陷态数量，从而降低各区域的薄膜晶体管产生的漏电流，以提升显示效果；另一方面，当第二像素电路120的设定区域中开设有连通有源层到至少两层金属层之间的任意两个膜层的过孔，第一像素电路110对应于设定区域的位置处未开设过孔60时，本方案使得第一像素电路110可通过电连接至本行的第二像素电路120，来实现第一像素电路110中的两个膜层的电连接，以在减少第一像素电路110中的过孔数量的同时，保证第一像素电路110中各器件的连接关系不变，例如，第二像素电路120中的B2区域开设有用于电连接第一金属层50与第二金属层40中的金属结构的过孔60，第一像素电路110中的B1区域未开设过孔，第一像素电路110所在区域的第二金属层40中的金属结构，可电连接至本行的第二像素电路120所在区域的第二金属层40中的金属结构，以通过第二像素电路120所在区域的第一金属层50和第二金属层40中的金属结构，以及与连通两层金属结构的过孔60，实现第一像素电路110中的第一金属层50与第二金属层40的转接，从而保证第一像素电路110中各器件的连接关系不变。
结合图1至图4，在上述方案的基础上，可选地，第一像素电路110和第二像素电路120在每行像素电路中交替排布。第一像素电路110和第二像素电路120在每行像素电路中均交替排布，第一像素电路110的总数量和第二像素电路120的总数量各占显示面板中的像素电路的总数量的二分之一，且第一像素电路110中的过孔60的数量少于第二像素电路120中的过孔60的数量，示例性地，当第二像素电路120的设定区域(例如B2区域)中开设有过孔60，第一像素电路110对应于设定区域的位置处(例如B1区域)未开设过孔60时，与现有技术中各像素电路的过孔数量均相等的方案相比，本方案能够将各像素电路的设定区域中的过孔总数量减少二分之一，以减少过孔的蚀刻工艺造成的显示面板中各区域的薄膜晶体管相关膜层中的缺陷态数量，从而降低各区域的薄膜晶体管产生的漏电流，以提升显示效果。
图5是本发明实施例提供的另一种显示面板的俯视图，其中，图5仅示意性地示出了该显示面板中的部分像素电路以及构成像素电路的有源层及多层金属层。图2所示的第一像素电路110和第二像素电路120的结构，同样适用于图5中的第一像素电路110和第二像素电路120。结合图2至图5，可选地，一个第一像素电路110和两个第二像素电路120在每行像素电路中交替排布。一个第一像素电路110和两个第二像素电路120在每行像素电路中均交替排布，第一像素电路110的总数量占显示面板中的像素电路的总数量的三分之一，第二像素电路120的总数量占显示面板中的像素电路的总数量的三分之二，且第一像素电路110中的过孔60的数量少于第二像素电路120中的过孔60的数量，示例性地，当第二像素电路120的设定区域(例如B2区域)中开设有过孔60，第一像素电路110对应于设定区域的位置处(例如B1区域)未开设过孔60时，与现有技术中各像素电路的过孔数量均相等的方案相比，本方案能够将各像素电路的设定区域中的过孔总数量减少三分之一，以减少过孔的蚀刻工艺造成的显示面板中各区域的薄膜晶体管相关膜层中的缺陷态数量，从而降低各区域的薄膜晶体管产生的漏电流，以提升显示效果。
图6是本发明实施例提供的另一种显示面板的俯视图，其中，图6仅示意性地示出了该显示面板中的部分像素电路以及构成像素电路的有源层及多层金属层。图2所示的第一像素电路110和第二像素电路120的结构，同样适用于图6中的第一像素电路110和第二像素电路120。结合图2至图4以及图6，可选地，两个第一像素电路110和一个第二像素电路120在每行像素电路中交替排布。两个第一像素电路110和一个第二像素电路120在每行像素电路中均交替排布，第一像素电路110的总数量占显示面板中的像素电路的总数量的三分之二，第二像素电路120的总数量占显示面板中的像素电路的总数量的三分之一，且第一像素电路110中的过孔60的数量少于第二像素电路120中的过孔60的数量，示例性地，当第二像素电路120的设定区域(例如B2区域)中开设有过孔60，第一像素电路110对应于设定区域的位置处(例如B1区域)未开设过孔60时，与现有技术中各像素电路的过孔数量均相等的方案相比，本方案能够将各像素电路的设定区域中的过孔总数量减少三分之二，以减少过孔的蚀刻工艺造成的显示面板中各区域的薄膜晶体管相关膜层中的缺陷态数量，从而降低各区域的薄膜晶体管产生的漏电流，以提升显示效果。
图7是本发明实施例提供的另一种显示面板的剖视图，具体可为图2沿剖线EE’进行剖切得到的剖视图。结合图1至图4以及图7，在上述各方案的基础上，可选地，至少两层金属层包括第一金属层50和第二金属层40，第一金属层50中包括多条延伸方向相同的第一金属线510，第二金属层40中包括多个金属连接部410，第一金属线510和金属连接部410均位于显示面板的显示区，且各金属连接部410与各像素电路一一对应电连接；第二像素电路120对应的金属连接部410通过第一金属层50与第二金属层40之间的绝缘层中的过孔60与第一金属线510电连接，第一像素电路110对应的金属连接部410与相邻的第二像素电路120对应的金属连接部410电连接。
具体地，每个像素电路所在区域的第二金属层40中均包括金属连接部410，每个金属连接部410均与对应的第一像素电路110或第二像素电路120电连接，第二像素电路120的B2区域的第一绝缘层70中开设有连通第一金属线510和金属连接部410的过孔60，以实现第二像素电路120中的第一金属线510和金属连接部410电连接，使第一金属线510能够通过金属连接部410向第二像素电路120传输信号。第一像素电路110的相应的B1区域未开设连通第一金属线510和金属连接部410的过孔60，第一像素电路110对应的金属连接部410与相邻的第二像素电路120对应的金属连接部410电连接，例如每行像素电路中的第一像素电路110对应的金属连接部410，均可以与本行中相邻的第二像素电路120对应的金属连接部410电连接，以使第一像素电路110能够通过相邻的第二像素电路120对应的金属连接部410和第一金属线510，以及B2区域中连通金属连接部410和第一金属线510的过孔60，接收第一金属线510传输的信号。本方案这样设置的好处在于，在保证第一像素电路110能够正常接收第一金属线510传输的信号的基础上，减少了第一像素电路110中的过孔数量，以减少过孔的蚀刻工艺造成的显示面板中各区域的薄膜晶体管相关膜层中的缺陷态数量，从而降低各区域的薄膜晶体管产生的漏电流，以提升显示效果。
结合图1至图4以及图7，在上述方案的基础上，可选地，第一金属层50位于第二金属层40远离基底10的一侧，金属连接部410与电容的极板同层设置。示例性地，显示面板包括依次设置在有源层20远离基底10一侧的第三金属层30、第二金属层40和第一金属层50，像素电路中的各晶体管的栅极、存储电容Cst的下极板C1(即连接驱动晶体管DT的极板)、用于传输第一扫描信号Scan1的第一扫描线310、用于传输第二扫描信号Scan2的第二扫描线320，以及用于传输发光控制信号EM的发光控制信号线330均位于第三金属层30，图2示意性地在第三金属层30中各晶体管的栅极与有源层20相交叠的位置处标注了各晶体管所在的区域。像素电路中的存储电容Cst的上极板C2(即接入第一电源信号Vdd的极板)和用于传输初始化信号Vref的初始化信号线420均位于第二金属层40。金属连接部410可以与存储电容Cst的上极板C2同层设置，这样能够在显示面板的工艺制程中，同时形成第二金属层40中的金属连接部410和存储电容Cst的上极板C2，以简化显示面板的制作流程。
在上述方案的基础上，可选地，第一金属线510包括电源线。示例性地，像素电路中用于传输第一电源信号Vdd的电源线，以及用于传输数据电压信号Vdata的数据线均位于第一金属层50，第一金属线510可以是电源线，每条第一金属线510均沿第一方向Y延伸，并接收第一电源信号Vdd，形成显示面板中的纵向电源线。每行像素电路中，各像素电路对应的金属连接部410依次相连，第二像素电路120中的金属连接部410通过过孔60与第一金属线510电连接，接收第一金属线510上的第一电源信号Vdd，第一像素电路110通过相邻的第二像素电路120对应的金属连接部410接收第一电源信号Vdd，多个互相电连接的金属连接部410沿第二方向X延伸，形成显示面板中的横向电源线，纵向电源线与横向电源线交叉，形成传输第一电源信号Vdd的网状结构。
在上述方案的基础上，可选地，电容的极板作为金属连接部410。示例性地，存储电容Cst的上极板C2可作为金属连接部410，这样可以直接利用存储电容Cst的上极板C2替代金属连接部410，无需在第二金属层40中额外设置金属连接部410，有助于简化显示面板的制作流程。当第一金属线510为电源线，存储电容Cst的上极板C2作为金属连接部410时，第二像素电路120中的存储电容Cst的上极板C2通过过孔60与电源线电连接，接收第一电源信号Vdd，第一像素电路110中的存储电容Cst的上极板C2与电源线不通过过孔电连接，而通过本行中相邻的第二像素电路120中的存储电容Cst的上极板C2接收第一电源信号Vdd，从而减少了第二像素电路120中的过孔数量，以减少过孔的蚀刻工艺造成的显示面板中各区域的薄膜晶体管相关膜层中的缺陷态数量，从而降低各区域的薄膜晶体管产生的漏电流，以提升显示效果。
为验证本发明实施例的有益效果，可减少显示面板中的薄膜晶体管周围的过孔数量，并对减少过孔前后薄膜晶体管产生的漏电流进行测试。显示面板的非显示区包括薄膜晶体管的电性测试单元(Test Electricity Group，TEG)，电性测试单元TEG由模拟显示区的像素电路结构的薄膜晶体管构成，并且电性测试单元TEG中的薄膜晶体管周围设置有模拟显示区的过孔排布的虚设过孔，通过对电性测试单元TEG中的薄膜晶体管的电学特性进行测试，能够模拟显示区中的薄膜晶体管的电学特性。经发明人研究发现，电性测试单元TEG中的虚设过孔的数量越少，电性测试单元TEG中的薄膜晶体管产生的漏电流越小，将电性测试单元TEG中的虚设过孔的数量由64个减少至60个时，过孔数量减少了6.3％，电性测试单元TEG中的驱动晶体管产生的漏电流可由1.44E-11A减小到4.21E-12A，驱动晶体管产生的漏电流降低了71％。因此，通过减少薄膜晶体管的相关膜层中的过孔数量，有助于降低薄膜晶体管产生的漏电流，从而达到提升显示效果的目的。
本发明实施例还提供了一种显示装置，图8是本发明实施例提供的一种显示装置的结构示意图。该显示装置200可以是手机、电脑、平板电脑等具有显示功能的电子设备，图8仅示意性地示出了该显示装置200为手机的情况。本发明实施例所提供的显示装置，包括本发明上述任意实施例所提供的显示面板，因而具有显示面板相应的结构及有益效果，这里不再赘述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种显示面板，其特征在于，包括：
基底；
有源层和至少两层金属层，位于所述基底的一侧，所述有源层和所述至少两层金属层形成所述显示面板中的像素电路；
所述有源层和所述至少两层金属层之间，以及相邻所述金属层之间均包括绝缘层，所述绝缘层中开设有连通所述有源层到所述至少两层金属层之中的任意两层的过孔；所述像素电路包括第一像素电路和第二像素电路，所述第一像素电路和所述第二像素电路中的薄膜晶体管和电容的数量均相等，且所述第一像素电路中的所述过孔的数量少于所述第二像素电路中的所述过孔的数量。
2.根据权利要求1所述的显示面板，其特征在于，所述第一像素电路和所述第二像素电路在所述显示面板的显示区中呈阵列排布，且所述第一像素电路与所述第二像素电路同行设置。
3.根据权利要求2所述的显示面板，其特征在于，所述第一像素电路和所述第二像素电路在每行所述像素电路中交替排布。
4.根据权利要求2所述的显示面板，其特征在于，一个所述第一像素电路和两个所述第二像素电路在每行所述像素电路中交替排布。
5.根据权利要求2所述的显示面板，其特征在于，两个所述第一像素电路和一个所述第二像素电路在每行所述像素电路中交替排布。
6.根据权利要求3-5中任一所述的显示面板，其特征在于，所述至少两层金属层包括第一金属层和第二金属层，所述第一金属层中包括多条延伸方向相同的第一金属线，所述第二金属层中包括多个金属连接部，所述第一金属线和所述金属连接部均位于所述显示面板的显示区，且所述各金属连接部与各所述像素电路一一对应电连接；
所述第二像素电路对应的所述金属连接部通过所述第一金属层与所述第二金属层之间的绝缘层中的所述过孔与所述第一金属线电连接，所述第一像素电路对应的所述金属连接部与相邻的所述第二像素电路对应的所述金属连接部电连接。
7.根据权利要求6所述的显示面板，其特征在于，所述第一金属层位于所述第二金属层远离所述基底的一侧，所述金属连接部与所述电容的极板同层设置。
8.根据权利要求7所述的显示面板，其特征在于，所述第一金属线包括电源线。
9.根据权利要求7所述的显示面板，其特征在于，所述电容的极板作为所述金属连接部。
10.一种显示装置，其特征在于，包括权利要求1-9中任一所述的显示面板。
CN202110719944.4A 2021-06-28 2021-06-28 显示面板和显示装置 Active CN113241365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110719944.4A CN113241365B (zh) 2021-06-28 2021-06-28 显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110719944.4A CN113241365B (zh) 2021-06-28 2021-06-28 显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN113241365A true CN113241365A (zh) 2021-08-10
CN113241365B CN113241365B (zh) 2022-07-19

Family

ID=77141010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110719944.4A Active CN113241365B (zh) 2021-06-28 2021-06-28 显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN113241365B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110707139A (zh) * 2019-11-07 2020-01-17 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN112071882A (zh) * 2020-09-16 2020-12-11 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110707139A (zh) * 2019-11-07 2020-01-17 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN112071882A (zh) * 2020-09-16 2020-12-11 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN113241365B (zh) 2022-07-19

Similar Documents

Publication Publication Date Title
JP2024056691A (ja) アレイ基板、表示パネル、スプライシング表示パネル、及び表示駆動方法
CN108122536B (zh) 显示装置
US10811438B2 (en) Thin-film transistor array substrate and organic light-emitting display device including the same
CN113078174B (zh) 阵列基板、显示面板及显示装置
CN115152030B (zh) 显示面板及显示装置
US20220376003A1 (en) Display panel and display apparatus
US20220302238A1 (en) Display panel and display device
CN111627976B (zh) 有机发光显示装置
US20240063227A1 (en) Display panel and display device
US11728228B2 (en) Display panel and display apparatus
US11910678B1 (en) Display panel and display device
US20230189596A1 (en) Display panel and display device
CN113241365B (zh) 显示面板和显示装置
US20240206226A1 (en) Display substrate and display panel
US20230154930A1 (en) Display panel and display device
CN215644490U (zh) 显示面板和显示装置
WO2023230915A1 (zh) 显示基板以及显示装置
WO2023230817A1 (zh) 驱动背板、显示面板及显示装置
US20240161692A1 (en) Display panel
WO2023005668A1 (zh) 显示基板及显示装置
US20240145491A1 (en) Array substrate, display panel and display device
WO2023230919A1 (zh) 显示基板以及显示装置
WO2023206377A1 (en) Array substrate and display apparatus
WO2022204995A1 (zh) 显示面板及其制备方法、显示装置
WO2024021002A1 (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant