CN113228291B - 阵列基板、显示装置、阵列基板的制造方法、及像素驱动电路 - Google Patents

阵列基板、显示装置、阵列基板的制造方法、及像素驱动电路 Download PDF

Info

Publication number
CN113228291B
CN113228291B CN201980001893.2A CN201980001893A CN113228291B CN 113228291 B CN113228291 B CN 113228291B CN 201980001893 A CN201980001893 A CN 201980001893A CN 113228291 B CN113228291 B CN 113228291B
Authority
CN
China
Prior art keywords
thin film
film transistor
electrode
detection
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980001893.2A
Other languages
English (en)
Other versions
CN113228291A (zh
Inventor
袁粲
李永谦
徐攀
袁志东
李蒙
冯雪欢
丁泽华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN113228291A publication Critical patent/CN113228291A/zh
Application granted granted Critical
Publication of CN113228291B publication Critical patent/CN113228291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

一种阵列基板，包括：多个子像素的阵列，其包括多个子像素列，该多个子像素列分别由多个子像素间区域间隔开；多个像素驱动电路，其分别驱动多个子像素发光；和多个检测和补偿引线，其分别被配置为分别检测多个子像素中的信号并且分别补偿多个子像素中的信号。多条检测和补偿引线中的相应一条设置在两个直接相邻的子像素列之间的第一子像素间区域中。该多条检测和补偿引线中的相应一条与信号线被至少一个子像素列间隔开，该信号线被配置为传输交流电并且沿着平行于该多条检测和补偿引线中的相应一条的方向布置。

Description

阵列基板、显示装置、阵列基板的制造方法、及像素驱动电路
相关申请的交叉引用
本申请是于2019年7月5日提交的国际申请No.PCT/CN2019/094867的部分继续申请。上述申请的全部内容通过引用并入本文用于所有目的。
技术领域
本发明涉及显示技术，尤其涉及阵列基板、显示装置、阵列基板的制造方法以及像素驱动电路。
背景技术
有机发光二极管(OLED)显示装置是自发光装置，并且不需要背光。与传统的液晶显示(LCD)装置相比，OLED显示装置还提供更鲜艳的颜色和更大的色域。此外，OLED显示装置可以比典型的LCD装置更柔性、更薄和更轻。
OLED显示装置通常包括阳极、包括有机发光层的有机层和阴极。OLED可以是底部发射型OLED，也可以是顶部发射型OLED。在底部发射型OLED中，光从阳极侧提取。在底部发射型OLED中，阳极通常是透明的，而阴极通常是反射性的。在顶部发射型OLED中，光从阴极侧提取。在顶部发射型OLED中，阴极是光学透明的，而阳极是反射性的。
发明内容
一方面，本发明提供了一种阵列基板，包括多个子像素的阵列，该多个子像素阵列包括分别由多个子像素间区域间隔开的多个子像素列；多个像素驱动电路，其分别驱动多个子像素发光；和多条检测和补偿引线，其分别被配置为分别检测多个子像素中的信号并且分别补偿多个子像素中的信号；其中，多条检测和补偿引线中的一条将多个像素驱动电路中相应的一个电连接到数据检测和补偿电路；多条检测和补偿引线中的相应一条设置在两个直接相邻的子像素列之间的第一子像素间区域中；并且该多条检测和补偿引线中的相应一条与信号线被至少一个子像素列间隔开，该信号线被配置为传输交流电并且沿着平行于该多条检测和补偿引线中的相应一条的方向布置。
可选地，阵列基板还包括多条数据线，其被配置为分别向多个子像素传输数据信号；其中该多条数据线与该多条检测和补偿引线沿着基本相同的方向布置；以及多条检测和补偿引线中的相应一条与任何数据线被至少一个子像素列间隔开。
可选地，在多个子像素间区域中的至少第二子像素间区域中，多条数据线中的两条数据线位于两个直接相邻的子像素列之间的同一子像素间区域中。
可选地，阵列基板还包括多条低电压信号线，其被配置为向多个子像素中的相应一个中的发光元件的阴极提供低电压信号；其中该多条低电压信号线和该多条检测和补偿引线沿着基本相同的方向布置；以及多条低电压信号线中的相应一条和多条检测和补偿引线中的相应一条位于两个直接相邻的子像素列之间的同一子像素间区域中。
可选地，阵列基板还包括被配置为向多个像素驱动电路中的相应一个提供高电压信号的多条电源线；其中该多条电源线和该多条检测和补偿引线沿着基本相同的方向布置；多条电源线中的相应一条设置在两个直接相邻的子像素列之间的第三子像素间区域中；以及第三子像素间区域与第一子像素间区域被至少一个子像素列间隔开。
可选地，多个子像素列中的N列、多条数据线中的N条数据线、多条检测和补偿引线中的相应一条以及多条低电压信号线中的相应一条设置在多条电源线中最相邻的两条电源线之间，N>2。
可选地，多条检测和补偿引线中的相应一条和多条低电压信号线中的相应一条设置在多个子像素列的N列中的两个相邻最中间列之间的最中间子像素间区域中；以及在多个子像素间区域的至少第二子像素间区域中，多条数据线中的两条数据线位于两个直接相邻的子像素列之间的同一子像素间区域中。
可选地，阵列基板还包括电连接到多条检测和补偿引线的多条检测和补偿线；其中该多条检测和补偿线中的相应一条将相应一行子像素中的像素驱动电路电连接到数据检测和补偿电路；以及多条检测和补偿线中的相应一条设置在两个直接相邻的子像素行之间的子像素间区域中。
可选地，多个像素驱动电路中的相应一个包括存储电容器；存储电容器包括并联电连接的第一电容器和第二电容器；第一电容器包括半导体电极层，第一电容器电极以及半导体电极层和第一电容器电极之间的绝缘层；第二电容器包括半导体电极层，第二电容器电极以及半导体电极层和第二电容器电极之间的层间电介质层；其中该第一电容器电极被配置为至少部分地屏蔽照射在该多个像素驱动电路中的相应一个中的薄膜晶体管的有源层上的光；第一电容器电极在基底基板上的正投影与多个像素驱动电路中的相应一个中的薄膜晶体管的有源层在基底基板上的正投影至少部分地重叠；并且第二电容器电极与多个像素驱动电路中的相应一个中的薄膜晶体管的源电极在同一层中。
可选地，多个像素驱动电路中相应的一个还包括驱动薄膜晶体管和开关薄膜晶体管；开关薄膜晶体管的源电极连接到多条数据线中的相应一条；开关薄膜晶体管的漏电极连接到半导体电极层；开关薄膜晶体管的栅电极连接到多条第一栅极线中相应的一条；驱动薄膜晶体管的源电极连接到多条电源线中相应的一条电源线；驱动薄膜晶体管的漏电极连接到多个子像素中相应一个子像素中的发光元件；驱动薄膜晶体管的栅电极连接到开关薄膜晶体管的漏电极；其中所述半导体电极层和开关薄膜晶体管的有源层是整体结构的一部分；多个像素驱动电路中的相应一个包括电连接半导体电极层和开关薄膜晶体管的有源层的连接桥；连接桥位于驱动薄膜晶体管的栅电极的延伸部分远离基底基板的一侧；连接桥包括与驱动薄膜晶体管的栅电极的延伸部分直接接触的第一部分、与半导体电极层直接接触的第二部分和与开关薄膜晶体管的有源层直接接触的第三部分；第三部分用作开关薄膜晶体管的源电极。
可选地，连接桥与驱动薄膜晶体管的源电极和漏电极在同一层中；连接桥分别在驱动薄膜晶体管的栅电极的延伸部分的两侧延伸穿过层间电介质层，以分别连接到半导体电极层的两个部分；并且连接桥在基底基板上的正投影与驱动薄膜晶体管的栅电极在基底基板上的正投影部分重叠。
可选地，多个像素驱动电路中的相应一个还包括检测开关薄膜晶体管；检测开关薄膜晶体管的源电极连接到驱动薄膜晶体管的漏电极；检测开关薄膜晶体管的漏电极连接到多条检测和补偿线中的相应一条；检测开关薄膜晶体管的栅电极连接到多条第二栅极线中相应的一条；多个像素驱动电路中的相应一个中的第二电容器电极，检测开关薄膜晶体管的源电极和驱动薄膜晶体管的漏电极是整体结构的一部分；阵列基板还包括在第二电容器电极和多个子像素中相应一个中的发光元件的阳极之间的钝化层；以及多个子像素中相应一个中的发光元件的阳极延伸穿过钝化层以连接到该整体结构。
可选地，多条检测和补偿线中的相应一条、多条第一栅极线中的相应一条以及多条第二栅极线中的相应一条设置在两个直接相邻的子像素行之间的同一子像素间区域中。
可选地，阵列基板还包括：辅助阴极，位于基底基板上并电连接到多条较低电压信号线中相应一条；至少一个钝化层，位于辅助阴极远离基底基板的一侧上；和发光元件的阴极至少延伸穿过钝化层以连接到辅助阴极。
另一方面，本发明提供了一种显示装置，包括本文描述的或通过本文描述的方法制造的阵列基板，以及连接到阵列基板的一个或多个集成电路。
另一方面，本发明提供一种像素驱动电路，包括存储电容器；其中该存储电容器包括并联电连接的第一电容器和第二电容器；第一电容器包括半导体电极层，第一电容器电极以及半导体电极层和第一电容器电极之间的绝缘层；第二电容器包括半导体电极层，第二电容器电极以及半导体电极层和第二电容器电极之间的层间电介质层；其中该第一电容器电极被配置为至少部分地屏蔽照射在多个像素驱动电路中的相应一个中的薄膜晶体管的有源层上的光；第一电容器电极在基底基板上的正投影与多个像素驱动电路中的相应一个中的薄膜晶体管的有源层在基底基板上的正投影至少部分地重叠；以及第二电容器电极与多个像素驱动电路中的相应一个中的薄膜晶体管的源电极在同一层中。
可选地，像素驱动电路还包括驱动薄膜晶体管和开关薄膜晶体管；开关薄膜晶体管的源电极连接到多条数据线中的相应一条；开关薄膜晶体管的漏电极连接到半导体电极层；开关薄膜晶体管的栅电极连接到多条第一栅极线中相应的一条；驱动薄膜晶体管的源电极连接到多条电源线中相应的一条；驱动薄膜晶体管的漏电极连接到多个子像素中相应一个中的发光元件；驱动薄膜晶体管的栅电极连接到开关薄膜晶体管的漏电极；其中该半导体电极层和开关薄膜晶体管的有源层是整体结构的一部分；多个像素驱动电路中的相应一个包括电连接半导体电极层和开关薄膜晶体管的有源层的连接桥；连接桥位于驱动薄膜晶体管的栅电极的延伸部分远离基底基板的一侧；连接桥包括与驱动薄膜晶体管的栅电极的延伸部分直接接触的第一部分，与半导体电极层直接接触的第二部分和与开关薄膜晶体管的有源层直接接触的第三部分；该第三部分用作开关薄膜晶体管的源电极。
可选地，连接桥与驱动薄膜晶体管的源电极和漏电极在同一层中；连接桥分别在驱动薄膜晶体管的栅电极的延伸部分的两侧延伸穿过层间电介质层，分别连接到半导体电极层的两个部分；并且连接桥在基底基板上的正投影与驱动薄膜晶体管的栅电极在基底基板上的正投影部分重叠。可选地，像素驱动电路还包括检测开关薄膜晶体管；该检测开关薄膜晶体管的源电极连接到驱动薄膜晶体管的漏电极；检测开关薄膜晶体管的漏电极连接到多条检测和补偿线中的相应一条；检测开关薄膜晶体管的栅电极连接到多条第二栅极线中相应的一条；多个像素驱动电路中的相应一个中的第二电容器电极，检测开关薄膜晶体管的源电极和驱动薄膜晶体管的漏电极是整体结构的一部分；像素驱动电路还包括在第二电容器电极和多个子像素的相应一个中的发光元件的阳极之间的钝化层；以及多个子像素中相应一个中的发光元件的阳极延伸穿过钝化层以连接到整体结构。
另一方面，本发明提供一种制造阵列基板的方法，包括形成多个子像素的阵列，该阵列包括多个子像素列，多个子像素列分别被多个子像素间区域间隔开；形成多个像素驱动电路，其分别驱动多个子像素发光；以及形成多条检测和补偿引线，其分别被配置为分别检测多个子像素中的信号并分别补偿多个子像素中的信号；其中多条检测和补偿引线中的一条将多个像素驱动电路中相应的一个电连接到数据检测和补偿电路；多条检测和补偿引线中的相应一条设置在两个直接相邻的子像素列之间的第一子像素间区域中；以及该多条检测和补偿引线中的相应一条与信号线被至少一个子像素列间隔开，该信号线被配置为传输交流电并沿着平行于该多条检测和补偿引线中的相应一条的方向布置。
附图说明
以下附图仅是用于根据各种公开的实施例的说明性目的的示例，并不旨在限制本发明的范围。
图1是示出根据本公开的一些实施例中的阵列基板的结构的示意图。
图2是示出根据本公开的一些实施例中的阵列基板结构的示意图。
图3示出了图1中阵列基板的至少一个区域的最小平移重复单元。
图4示出了图2中阵列基板的至少一个区域的最小平移重复单元。
图5是示出根据本公开的一些实施例中的像素驱动电路结构的电路图。
图6是示出根据本公开的一些实施例中的像素驱动电路中的存储电容器结构的示意图。
图7是根据本公开的一些实施例中的阵列基板的最小平移重复单元的平面图。
图8是图7的最小平移重复单元的第一电容器电极的平面图。
图9是图7的最小平移重复单元的半导体电极层和有源层的平面图。
图10是图7的最小平移重复单元的栅电极的平面图。
图11是具有图7的最小平移重复单元的源电极和漏电极的层的平面图。
图12是沿着图7的最小平移重复单元的A-A’线的剖视图。
图13是示出根据本公开的一些实施例中的连接桥的结构的示意图。
图14是沿着图7的最小平移重复单元的B-B’线的剖视图。
图15是根据本公开的一些实施例中的阵列基板中的第三辅助阴极的平面图。
图16是根据本公开的一些实施例中的阵列基板中的辅助阴极、第二辅助阴极、第三辅助阴极和第三绝缘层的平面图。
具体实施方式
现在将参照以下实施例更具体地描述本公开。将注意的是，以下对一些实施例的描述仅出于示意和描述的目的而呈现于此。其不旨在是穷举性的或者被限制为所公开的确切形式。
在自发光显示装置中，发光元件的阴极被提供低电压信号，例如Vss信号。在相关的显示装置中，将Vss信号通过显示装置的外围区域中的信号线直接提供给阴极。因此，在显示面板上阴极的不同区域存在IR drop(电阻压降)。IR drop导致阴极各个区域的电压电平不均匀，造成显示面板中的显示照度不均匀。
因此，本公开尤其提供了一种阵列基板、显示装置、阵列基板的制造方法以及像素驱动电路，其基本上消除了由于现有技术的限制和缺点导致的一个或多个问题。一方面，本公开提供了一种阵列基板。在一些实施例中，阵列基板包括多个子像素的阵列，该多个子像素的阵列包括分别由多个子像素间区域间隔开的多个列的子像素；多个像素驱动电路，分别驱动多个子像素的发光；和多条检测和补偿引线，分别被配置为分别检测多个子像素中的信号并且分别补偿多个子像素中的信号。可选地，多个检测和补偿引线中的一条将多个像素驱动电路中相应的一个电连接到数据检测和补偿电路。可选地，多条检测和补偿引线中的相应一条设置在两个直接相邻的子像素列之间的第一子像素间区域中。可选地，该多条检测和补偿引线中的相应一条与信号线被至少一个子像素列间隔开，该信号线被配置为传输交流电并且沿着平行于该多条检测和补偿引线中的相应一条的方向布置。
如本文所用的，子像素区域是指子像素的发光区域，例如对应于液晶显示器中的像素电极的区域，对应于有机发光二极管显示面板中的发光层的区域，或者对应于本公开中的透光层的区域。可选地，像素可以包括与像素中的多个子像素对应的多个独立发光区域。可选地，子像素区域是红色子像素的发光区域。可选地，子像素区域是绿色子像素的发光区域。可选地，子像素区域是蓝色子像素的发光区域。可选地，子像素区域是白色子像素的发光区域。如本文所用的，子像素间区域是指相邻子像素区域之间的区域，例如对应于液晶显示器中的黑矩阵的区域，对应于有机发光二极管显示面板中的像素限定层的区域，或者本显示面板中的黑矩阵。可选地，子像素间区域是同一像素中相邻子像素区域之间的区域。可选地，子像素间区域是来自两个相邻像素的两个相邻子像素区域之间的区域。可选地，子像素间区域是红色子像素的子像素区域和相邻绿色子像素的子像素区域之间的区域。可选地，子像素间区域是红色子像素的子像素区域和相邻蓝色子像素的子像素区域之间的区域。可选地，子像素间区域是绿色子像素的子像素区域和相邻蓝色子像素的子像素区域之间的区域。
图1是示出根据本公开的一些实施例中的阵列基板的结构的示意图。参考图1，在一些实施例中，阵列基板包括例如以多列和多行排列的多个子像素的阵列。多个子像素列分别被多个子像素间区域间隔开，例如，如图1所示的子像素间区域IR1、子像素间区域IR2、子像素间区域IR3和子像素间区域IR4。阵列基板还包括分别在多个子像素中的多个发光元件。如图1所示，多个发光元件包括多个红色发光元件R、多个绿色发光元件G和多个蓝色发光元件B。
在本阵列基板中可以使用各种适当的发光元件。适当的发光元件的示例包括有机发光二极管、量子点发光二极管和微型发光二极管。可选地，发光元件是包括有机发光层的有机发光二极管。可以使用各种适当的材料和各种适当的制造方法来制造有机发光层。例如，有机发光材料可以通过等离子体增强化学气相沉积(PECVD)工艺或涂覆工艺来沉积。可选地，有机发光层可以具有单层结构。可选地，有机发光层具有多层结构并包括多个子层。
参考图1，在一些实施例中，阵列基板还包括多个像素驱动电路Pdc，分别驱动多个子像素Sp发光；和多条检测和补偿引线SLL，分别被配置为分别检测多个子像素Sp中的信号并分别补偿多个子像素Sp中的信号。例如，多条检测和补偿引线SLL中的一条将多个像素驱动电路Pdc中的相应一个像素驱动电路电连接到数据检测和补偿电路DDCC。多条检测和补偿引线SLL将分别在多个子像素Sp中检测到的信号传输到数据检测和补偿电路DDCC，并且数据检测和补偿电路DDCC相应地基于分别在多个子像素Sp中检测到的信号来补偿多个子像素Sp的数据信号。在一些实施例中，多条检测和补偿引线SLL中的相应一条布置在两个直接相邻的子像素列之间的第一子像素间区域IR1中。多条检测和补偿引线SLL中的相应一条与信号线通过至少一个子像素列间隔开，该信号线被配置为传输交流电并沿着平行于多条检测和补偿引线SLL中的相应一条的方向布置。例如，多条检测和补偿引线SLL中的相应一条与被配置成传输交流电的任何信号线不在相同的子像素间区域中。可选地，多条检测和补偿引线SLL中的相应一条是延伸通过该子像素间区域的唯一信号线。被配置为传输交流电的信号线的示例包括数据线、栅极线、各种时钟信号线、触摸扫描信号线等。
参考图1，在一些实施例中，阵列基板还包括多条数据线DL，被配置为分别向多个子像素传输数据信号。在一个示例中，多条数据线DL以及多条检测和补偿引线SLL沿着基本相同的方向(例如，图1中的列方向)布置。可选地，多条检测和补偿引线SLL中的相应一条与任何数据线被至少一个子像素列间隔开。如图1所示，多条检测和补偿引线SLL中的相应一条与多条数据线DL中最相邻的数据线被一个子像素列间隔开。
在一些实施例中，在多个子像素间区域中的至少第二子像素间区域IR2中，多条数据线DL中的两条数据线位于两个直接相邻的子像素列之间的同一子像素间区域中。例如，如图1所示，在第二子像素间区域IR2中，多条数据线DL中的两条数据线位于一列红色子像素和一列绿色子像素之间的同一子像素间区域中。多条数据线DL中的两条数据线被配置为分别向一列红色子像素和一列绿色子像素传输数据信号。
在一些实施例中，在多个子像素间区域的至少第四子像素间区域IR4中，多条数据线DL中只有单条数据线位于两个直接相邻的子像素列之间的同一子像素间区域中。例如，如图1所示，在第四子像素间区域IR4中，多条数据线DL中的单条数据线位于一列蓝色子像素和一列绿色子像素之间的同一子像素间区域中。多条数据线DL中的单条数据线被配置为分别向一列蓝色子像素传输数据信号。
参考图1，在一些实施例中，阵列基板还包括多个低电压信号线Vss，被配置为向多个子像素Sp中的相应一个中的发光元件的阴极提供低电压信号。在一个示例中，多条低电压信号线Vss和多条检测和补偿引线SLL沿着基本相同的方向(例如，图1中的列方向)布置。可选地，多条低电压信号线Vss中的相应一条以及多条检测和补偿引线SLL中的相应一条位于两个直接相邻的子像素列Sp之间的同一子像素间区域中。如图1所示，多条低电压信号线Vss中的相应一条以及多条检测和补偿引线SLL中的相应一条位于蓝色子像素列和红色子像素列之间的第一子像素间区域IR1中。
在本阵列基板中，多条检测和补偿引线SLL中的相应一条与被配置为传输交流电的信号线不在同一子像素间区域中，可以消除被配置为传输交流电的信号线对在多条检测和补偿引线SLL中的相应一条中传输的数据信号的干扰。例如，这可以通过将多条检测和补偿引线SLL中的相应一条与被配置为传输交流电的信号线(例如数据线)通过至少一个子像素列间隔开来实现。可选地，为了考虑有效的电路布局，被配置为传输直流电的信号线(例如，低电压信号线Vss中的相应一条)可以被设置为与多条检测和补偿引线SLL中相应的一条在同一子像素间区域中。
在一些实施例中，阵列基板还包括被配置为向多个像素驱动电路Pdc中的相应一个像素驱动电路提供高电压信号的多条电源线Vdd。在一个示例中，多条电源线Vdd以及多条检测和补偿引线SLL沿着基本相同的方向(例如，图1中的列方向)布置。在一些实施例中，多条电源线Vdd中的相应一条设置在两个直接相邻的子像素列之间的第三子像素间区域IR3中。在一个示例中，如图1所示，多条电源线Vdd中的相应一条电源线是延伸穿过第三子像素间区域IR3的唯一信号线。可选地，第三子像素区域IR3与第一子像素间区域IR1被至少一个子像素列间隔开。如图1所示，第三子像素间区域IR3与第一子像素间区域IR1被三个子像素列间隔开，包括一列红色子像素、一列绿色子像素和一列蓝色子像素。
图2是示出根据本公开的一些实施例中的阵列基板结构的示意图。参照图2，与图1中的阵列基板相比，阵列基板还包括多个白色子像素。参考图2，多个子像素的阵列被排列成多列和多行。多个子像素列分别被多个子像素间区域间隔开，例如，如图2所示的子像素间区域IR1，子像素间区域IR2，子像素间区域IR3和子像素间区域IR4。阵列基板还包括分别在多个子像素中的多个发光元件。如图2所示，多个发光元件包括多个红色发光元件R，多个绿色发光元件G，多个蓝色发光元件B和多个白色发光元件W。
参考图2，多条检测和补偿引线SLL中的相应一条与任何数据线被至少一个子像素列间隔开。如图2所示，多条检测和补偿引线SLL中的相应一条与多条数据线DL中最相邻的数据线被一个子像素列间隔开。在一些实施例中，在多个子像素间区域中的至少第二子像素间区域IR2中，多条数据线DL中的两条数据线位于两个直接相邻的子像素列之间的同一子像素间区域中。例如，如图2所示，在第二子像素间区域IR2中，多条数据线DL中的两条数据线位于红色子像素列和绿色子像素列之间的同一子像素间区域中；多条数据线DL中的两条数据线被配置为分别向红色子像素列和绿色子像素列传输数据信号。在另一示例中，在第二子像素间区域IR2中，多条数据线DL中的两条数据线位于白色子像素列和红色子像素列之间的同一子像素间区域中；多条数据线DL中的两条数据线被配置为分别将数据信号传输到白色子像素列和红色子像素列。在一些实施例中，在多个子像素间区域的至少第四子像素间区域IR4中，多条数据线DL中仅有单条数据线位于两个直接相邻的子像素列之间的同一子像素间区域中。例如，如图2所示，在第四子像素间区域IR4中，多条数据线DL中的单条数据线位于蓝色子像素列和绿色子像素列之间的同一子像素间区域中；多条数据线DL中的单条数据线被配置为分别将数据信号传输到蓝色子像素列。在另一示例中，在第四子像素间区域IR4中，多条数据线DL中的单条数据线位于白色子像素列和红色子像素列之间的同一子像素间区域中；多条数据线DL中的单条数据线被配置为分别将数据信号传输到白色子像素列。
参考图2，在一些实施例中，多条低电压信号线Vss中的相应一条以及多条检测和补偿引线SLL中的相应一条位于两个直接相邻的子像素列Sp之间的同一子像素间区域中。如图2所示，多条低电压信号线Vss中的相应一条低电压信号线以及多条检测和补偿引线SLL中的相应一条位于蓝色子像素列和白色子像素列之间的第一子像素间区域IR1中。在一些实施例中，多条电源线Vdd中的相应一条电源线设置在两个直接相邻的子像素列之间的第三子像素间区域IR3中。第三子像素间区域IR3与第一子像素间区域IR1被至少一个子像素列间隔开。如图2所示，第三子像素间区域IR3与第一子像素间区域IR1被四个子像素列间隔开，该四个子像素列包括一个白色子像素列、一个红色子像素列、一个绿色子像素列和一个蓝色子像素列。
在一些实施例中，阵列基板的至少一个区域的最小平移重复单元由多条电源线Vdd中两条最相邻的电源线限定。在一些实施例中，阵列基板的至少一个区域的最小平移重复单元包括多条电源线Vdd的两条最相邻电源线之间的一行子像素，以及多条电源线Vdd的两条最相邻电源线之间的该行子像素的任何子像素间区域中的任何信号线的部分。
图3示出了图1中阵列基板的至少一个区域的最小平移重复单元。参考图3，最小平移重复单元MRU包括在多条电源线Vdd的两条最相邻电源线之间的一行六个子像素，以及在多条电源线Vdd的两条最相邻电源线之间的该行子像素的任何子像素间区域中的任何信号线的部分。例如，最小平移重复单元MRU包括两个红色子像素，两个绿色子像素，两个蓝色子像素，多条电源线Vdd的两条最相邻电源线之间的子像素间区域IR2和子像素间区域IR4中的数据线部分，以及多条电源线Vdd的两条最相邻电源线之间的子像素间区域IR1中的多条检测和补偿引线SLL中的相应一条和多条低电压信号线Vss中的相应一条的部分。在一个示例中，最小平移重复单元MRU包括两个像素，每个像素包括红色子像素，绿色子像素和蓝色子像素。
图4示出了图2中阵列基板的至少一个区域的最小平移重复单元。参考图4，最小平移重复单元MRU包括在多条电源线Vdd的两条最相邻电源线之间的一行八个子像素，以及在多条电源线Vdd的两条最相邻电源线之间的该行子像素的任何子像素间区域中的任何信号线的部分。例如，最小平移重复单元MRU包括两个红色子像素、两个绿色子像素、两个蓝色子像素、两个白色子像素、多条电源线Vdd的两条最相邻电源线之间的子像素间区域IR2和子像素间区域IR4中的数据线部分，以及在多条电源线Vdd的两条最相邻电源线之间的子像素间区域IR1中的多条低电压信号线Vss中的相应一条和多条检测和补偿引线SLL中的相应一条的部分。在一个示例中，最小平移重复单元MRU包括两个像素，每个像素包括红色子像素、绿色子像素、蓝色子像素和白色子像素。
在一些实施例中，多个子像素列中的N列、多条数据线DL中的N条数据线、多条检测和补偿引线SLL中的相应一条以及多条低电压信号线Vss中的相应一条设置在多条电源线Vdd中的两条最相邻电源线之间。可选地，N>2，例如，N＝3，N＝4，N＝5，N＝6，N＝7，N＝8，N＝9，或N＝10。参考图1和图3，可选地，N＝6。参考图2和图4，可选地，N＝8。参考图1至图4，在一些实施例中，多条检测和补偿引线SLL中的相应一条和多条低电压信号线Vss中的相应一条设置在多个子像素列的N列中的两个相邻最中间列之间的最中间的子像素间区域中。例如，多条检测和补偿引线SLL中的相应一条和多条低电压信号线Vss中的相应一条设置在多条电源线Vdd中的两条最相邻电源线之间的最中间子像素间区域中。在一些实施例中，在多个子像素间区域的至少第二子像素间区域中，多条数据线中的两条数据线位于两个直接相邻的子像素列之间的同一子像素间区域中。
参考图1至图4，在一些实施例中，阵列基板还包括电连接到多条检测和补偿引线SLL的多条检测和补偿线SL。在一些实施例中，多条检测和补偿线SL中的相应一条将相应一行子像素中的像素驱动电路电连接到数据检测和补偿电路DDCC。可选地，如图1至4所示，多条检测和补偿线SL中的相应一条设置在两个直接相邻的子像素行之间的子像素间区域中。
在一些实施例中，阵列基板还包括：多条第一栅极线G1和多条第二栅极线G2，多条第一栅极线G1用于控制多个像素驱动电路Pdc中的多个第一薄膜晶体管，多条第二栅极线G2用于控制多个像素驱动电路Pdc中的多个第二薄膜晶体管。如图1至图4所示，在一些实施例中，多条检测和补偿线SL中的相应一条，多条第一栅极线G1中的相应一条以及多条第二栅极线G2中的相应一条设置在两个直接相邻的子像素行之间的同一子像素间区域中。
图5是示出根据本公开的一些实施例中的像素驱动电路结构的电路图。参考图5，在一些实施例中，多个像素驱动电路中的相应一个像素驱动电路包括存储电容器Cst。在一些实施例中，存储电容器Cst包括并联电连接的第一电容器和第二电容器。图6是示出根据本公开的一些实施例中的像素驱动电路中的存储电容器结构的示意图。如图6所示，在一些实施例中，第一电容器包括半导体电极层SEL，第一电容器电极CE1以及半导体电极层SEL和第一电容器电极CE1之间的绝缘层IN。第二电容器包括半导体电极层SEL，第二电容器电极CE2以及在半导体电极层SEL和第二电容器电极CE2之间的层间电介质层ILD。半导体电极层SEL连接到多个像素驱动电路的相应一个中的第一节点Na。第一电容器电极CE1和第二电容器电极CE2连接到多个像素驱动电路中的相应一个像素驱动电路中的第二节点Nb。
在本阵列基板中可以使用各种适当的像素驱动电路。适当的驱动电路的示例包括3T1C、2T1C、4T1C、4T2C、5T2C、6T1C、7T1C和7T2C。在一些实施例中，多个像素驱动电路中相应的一个是3T1C驱动电路。参考图5，在一些实施例中，多个像素驱动电路中的相应一个包括：开关薄膜晶体管T1，检测开关薄膜晶体管T2，驱动薄膜晶体管T3和存储电容器Cst。在一个示例中，开关薄膜晶体管T1的源电极连接到多条数据线DL中相应的一条；开关薄膜晶体管T1的漏电极连接到半导体电极层SEL和驱动薄膜晶体管T3的栅电极；开关薄膜晶体管T1的栅电极连接到多条第一栅极线G1中相应的一条；驱动薄膜晶体管T3的源电极连接到多条电源线Vdd中的相应一条；驱动薄膜晶体管T3的漏电极连接到多个子像素中的相应一个中的发光元件LE；驱动薄膜晶体管T3的栅电极连接到开关薄膜晶体管T1的漏电极和半导体电极层SEL；检测开关薄膜晶体管T2的源电极连接到驱动薄膜晶体管T3的漏电极、第一电容器电极CE1和第二电容器电极CE2；检测开关薄膜晶体管T2的漏电极连接到多条检测和补偿线SL中的相应一条；以及检测开关薄膜晶体管T2的栅电极连接到多条第二栅极线G2中相应的一条。
在一些实施例中，多个像素驱动电路中的相应一个被配置成在五个阶段中操作。在第一阶段，多条第一栅极线G1中的相应一条和多条第二栅极线G2中的相应一条都被配置为传输关断(OFF)信号，分别关断开关薄膜晶体管T1和检测开关薄膜晶体管T2。驱动薄膜晶体管T3在第一阶段处于初始化关断状态。
在第二阶段，多条第一栅极线G1中的相应一条和多条第二栅极线G2中的相应一条都被配置为传输导通(ON)信号，分别导通开关薄膜晶体管T1和检测开关薄膜晶体管T2。多条数据线DL中的相应一条数据线被配置成在第二阶段传输参考数据电压(Vref)。参考数据电压Vref经由开关薄膜晶体管T1传输到第一节点Na，例如，参考数据电压Vref被写入驱动薄膜晶体管T3的栅电极，并且参考数据电压Vref可以被存储电容器Cst存储和保持。多条检测和补偿线SL中的相应一条通过检测开关薄膜晶体管T2将第一检测写入电压(V1)传输到驱动薄膜晶体管T3的漏电极，例如第二节点Nb。第一检测写入电压V1被写入驱动薄膜晶体管T3的漏电极。因此，在第二阶段，驱动薄膜晶体管T3的栅极电压是Vref，漏电极电压是V1，栅极-漏电极电压Vgd＝Vref-V1。因此，可以通过设置参考数据电压Vref和第一检测写入电压V1之间的幅度关系来导通驱动薄膜晶体管T3，从而允许多条检测和补偿线SL中的相应一条电连接到多条电源线Vdd中的相应一条，并且对存储电容器Cst充电或放电。可选地，存储电容器Cst可以充电第一充电持续时间t1。
在一些实施例中，多个像素驱动电路中相应的一个还包括电连接到多条检测和补偿线SL中相应的一条的模数转换器ADC。在第二阶段期间，检测开关薄膜晶体管T2被配置为从模数转换器ADC接收第一检测写入电压V1，并且被配置为将第一检测写入电压V1传输到驱动薄膜晶体管T3的漏电极。
在一个示例中，驱动薄膜晶体管T3的阈值电压由于老化或劣化而负向漂移，例如，阈值电压变得小于零。参考数据电压Vref可以设置为小于或等于第一检测写入电压V1。参考数据电压Vref和第一检测写入电压V1可以设置为彼此接近。在一个示例中，Vref＝V1＝0.2V。在另一个示例中，Vref＝0且V1＝0.2V。在第二阶段，驱动薄膜晶体管T3的阈值电压小于0，驱动薄膜晶体管T3导通。随着充电的进行，第二节点Nb的电压逐渐升高。在第一充电持续时间t1之后，第一节点Na和第二节点Nb之间的电压差(例如，驱动薄膜晶体管T3的栅电极和漏电极之间的电压差Vgd)变得等于驱动薄膜晶体管T3的阈值电压。随后，驱动薄膜晶体管T3关断，充电过程结束。
在第三阶段，多条检测和补偿线SL中的相应一条被配置为读取驱动薄膜晶体管T3的漏电极的电压，以获得第一检测读取电压Vsig。在一些实施例中，多个像素驱动电路中相应的一个还包括电连接到多条检测和补偿线SL中相应的一条的数模转换器DAC。检测开关薄膜晶体管T2被配置为将第一检测读取电压Vsig传输到数模转换器DAC。在第三阶段期间，数模转换器DAC通过检测开关薄膜晶体管T2读取驱动薄膜晶体管T3的漏电极的电压，并记录第一检测读取电压Vsig。在一个示例中，驱动薄膜晶体管T3的检测阈值电压Vth可以近似为(Vref–Vsig)。考虑到Vsig的测量由于各种原因可能具有一定的误差(例如，由于第一充电持续时间t1不够长而导致充电不足)，这种关系并不总是正确的。例如，在第二阶段，驱动薄膜晶体管T3导通，因为在第三阶段，驱动薄膜晶体管T3的Vgd>Vth，Vref-V1>Vth，并且因为Vgd≤Vth，(Vref–Vsig)≤Vth，因此，驱动薄膜晶体管T3的检测阈值电压Vth具有[Vref-Vsig，Vref-V1]的数值范围。
在第四阶段，验证检测到的阈值电压Vth是否接近(Vref-Vsig)。在第四阶段，为了验证目的，将参考数据电压Vref写入驱动薄膜晶体管T3的栅电极，并且将第一检测读取电压Vsig施加到驱动薄膜晶体管T3的漏电极。在一个示例中，第四阶段包括第一时段和第二时段。在第一时段中，多条第一栅极线G1中的相应一条和多条第二栅极线G2中的相应一条都被配置为传输导通(ON)信号，分别导通开关薄膜晶体管T1和检测开关薄膜晶体管T2。多条数据线DL中的相应一条被配置为经由开关薄膜晶体管T1将参考数据电压Vref传输到第一节点Na，例如，参考数据电压Vref被写入驱动薄膜晶体管T3的栅电极。第一检测读取电压Vsig被写入第二节点Nb，例如，第一检测读取电压Vsig被传输到驱动薄膜晶体管T3的漏电极。
在第二时段中，多条第一栅极线G1中的相应一条和多条第二栅极线G2中的相应一条都被配置为传输关断(OFF)信号，分别关断开关薄膜晶体管T1和检测开关薄膜晶体管T2。在第二时段中，如果发光元件LE不发光，则检测过程结束，并且获得像素电路的驱动晶体管的阈值电压。在第二时段中，如果发光元件LE发光，则表示驱动薄膜晶体管T3的阈值电压的值或值范围太大，并且可以进一步调整。
为了获得驱动薄膜晶体管T3的正确阈值电压，可以采用多重近似法。例如，当向驱动薄膜晶体管T3的栅电极写入相同的参考数据电压Vref时，可直接选择大于第一检测读取电压Vsig的值作为第二检测读取电压Vsig2，写入驱动薄膜晶体管T3的漏电极，并且观察发光元件LE是否发光。当发光元件LE不发光时，检测过程结束；当发光元件LE仍发光时，增加第二检测读取电压Vsig2以重复上述过程，直到第N个检测读取电压Vsign被写入驱动薄膜晶体管T3的漏电极时，发光元件LE不发光为止，检测过程结束。检测到的阈值电压Vth＝Vref-Vsign。
在另一示例中，可以重复第二阶段和第三阶段，并且增加第三阶段中的第一充电持续时间t1，因此获得第二检测读取电压Vsig2，然后执行第四阶段的第二时段。在第二时段中，第二检测读取电压Vsig2被写入驱动薄膜晶体管T3的漏电极，以观察发光元件LE是否发光。当发光元件LE不发光时，检测过程结束；在发光元件LE仍然发光的情况下，连续重复第二阶段和第三阶段，并且连续增加第三阶段中的第一充电持续时间t1，并且执行第四阶段的另一个第二时段，直到获得第N个检测读取电压Vsign，以及在第N个检测读取电压Vsign被写入驱动薄膜晶体管T3的漏电极的情况下发光元件LE不发光，检测过程结束。检测到的阈值电压Vth＝Vref-Vsign。
在第五阶段，复位像素驱动电路中相应的一个。在一个示例中，多条第一栅极线G1中的相应一条和多条第二栅极线G2中的相应一条都被配置为传输关断(OFF)信号，分别关断开关薄膜晶体管T1和检测开关薄膜晶体管T2，并且像素驱动电路中的相应一个逐渐返回到第一阶段的状态。在另一示例中，多条第一栅极线G1中的相应一条被配置为传输关断信号，关断开关薄膜晶体管T1；并且多条第二栅极线G2中的相应一条被配置为传输导通信号，导通检测开关薄膜晶体管T2。低电压(例如，复位电压)被施加到多条检测和补偿线S1中的相应一条，从而复位第二节点Nb。
图7是根据本公开的一些实施例中阵列基板的最小平移重复单元的平面图。图8是图7的最小平移重复单元的第一电容器电极的平面图。图9是图7的最小平移重复单元的半导体电极层和有源层的平面图。图10是图7的最小平移重复单元的栅电极的平面图。图11是具有图7的最小平移重复单元的源电极和漏电极的层的平面图。图12是沿着图7的最小平移重复单元的A-A’线的剖视图。参照图7至图12，多个子像素Sp中的相应一个包括多个像素驱动电路中的相应一个。多个像素驱动电路中的每一个包括开关薄膜晶体管T1，检测开关薄膜晶体管T2和驱动薄膜晶体管T3。开关薄膜晶体管T1包括栅电极G1、源电极S1、漏电极D1和有源层ACT1。检测开关薄膜晶体管T2包括栅电极G2、源电极S2、漏电极D2和有源层ACT2。驱动薄膜晶体管T3包括栅电极G3、源电极S3、漏电极D3和有源层ACT3。
在一些实施例中，第一电容器电极CE1被配置为至少部分地屏蔽照射在多个像素驱动电路中的相应一个中的薄膜晶体管的有源层上的光。参考图8和图12，在一个示例中，第一电容器电极CE1被配置为至少部分地屏蔽照射在驱动薄膜晶体管T3的有源层ACT3上的光。此外，第一电容器电极CE1被配置为至少部分屏蔽照射在半导体电极层SEL上的光。可选地，第一电容器电极CE1在基底基板BS上的正投影至少部分地与多个像素驱动电路中的相应一个中的驱动薄膜晶体管T3的有源层ACT3在基底基板BS上的正投影重叠。可选地，第一电容器电极CE1在基底基板BS上的正投影至少部分地与多个像素驱动电路的相应一个中的半导体电极层SEL在基底基板BS上的正投影重叠。
在一些实施例中，第二电容器电极CE2与多个像素驱动电路中的相应一个中的薄膜晶体管的源电极在同一层中。参考图10和图12，在一个示例中，第二电容器电极CE2与检测开关薄膜晶体管T2的源电极S2在同一层中。此外，第二电容器电极CE2与开关薄膜晶体管T1的漏电极D1在同一层。可选地，第二电容器电极CE2与电连接半导体电极层SEL和开关薄膜晶体管T1的有源层ACT1的连接桥CB在同一层中。
这里使用的术语“同一层”指的是在同一步骤中同时形成的层之间的关系。在一个示例中，当第二电容器电极CE2，检测开关薄膜晶体管T2的源电极S2，开关薄膜晶体管T1的漏电极D1和连接桥CB作为在同一材料层中执行的相同图案化工艺的一个或多个步骤的结果而形成时，他们位于同一层中。在另一示例中，通过同时执行形成第二电容器电极CE2的步骤、形成检测开关薄膜晶体管T2的源电极S2的步骤、形成开关薄膜晶体管T1的漏电极D1的步骤和形成连接桥CB的步骤，可以在同一层中形成第二电容器电极CE2、检测开关薄膜晶体管T2的源电极S2、开关薄膜晶体管T1的漏电极D1和连接桥CB。术语“同一层”并不总是意味着该层的厚度或该层在截面图中的高度是相同的。
在一些实施例中，参照图9和图12，开关薄膜晶体管T1的半导体电极层SEL和有源层ACT1是整体结构的一部分。
在一些实施例中，参考图10和图12，驱动薄膜晶体管T3的栅电极G3包括延伸部分G3e。可选地，连接桥CB位于驱动薄膜晶体管T3的栅电极G3的延伸部分G3e远离基底基板BS的一侧。图13是示出根据本公开的一些实施例中的连接桥的结构的示意图。参考图13，在一些实施例中，连接桥CB包括与驱动薄膜晶体管T3的栅电极G3的延伸部分G3e直接接触的第一部分P1，与半导体电极层SEL直接接触的第二部分P2，和与开关薄膜晶体管T1的有源层ACT1直接接触的第三部分P3。可选地，参考图11至图13，第三部分P3用作开关薄膜晶体管T1的源电极S1。
在一些实施例中，参照图11，连接桥CB与驱动薄膜晶体管T3的源电极S3和漏电极D3在同一层中。参照图12，连接桥CB分别在驱动薄膜晶体管T3的栅电极G3的延伸部分G3e的两侧延伸穿过层间电介质层ILD，以分别连接到半导体电极层SEL的两个部分(P2和P3)。参照图10至图13，可选地，连接桥CB在基底基板BS上的正投影与驱动薄膜晶体管T3的栅电极G3在基底基板BS上的正投影部分重叠。在一个示例中，连接桥CB在基底基板BS上的正投影与驱动薄膜晶体管T3的栅电极G3的延伸部分G3e在基底基板BS上的正投影部分重叠。
在一些实施例中，参考图11和图12，在多个像素驱动电路的相应一个中的第二电容器电极CE2、检测开关薄膜晶体管T2的源电极S2和驱动薄膜晶体管T3的漏电极D3是整体结构的一部分。参考图12，在一些实施例中，阵列基板还包括在多个子像素中的相应一个中的第二电容器电极CE2和发光元件LE的阳极AD之间的钝化层PVX。多个子像素中相应一个中的发光元件LE的阳极AD延伸穿过钝化层PVX以连接到整体结构。
在一些实施例中，阵列基板还包括：第二绝缘层IN2(例如，树脂层)，其位于钝化层PVX远离基底基板BS的一侧上；以及像素限定层PDL，其位于第二绝缘层IN2远离基底基板BS的一侧上。像素限定层PDL限定了用于接收发光元件LE的发光层EML的子像素孔径。发光元件LE还包括位于发光层EML远离阳极AD一侧的阴极CD。
在一些实施例中，阵列基板还包括：辅助阴极，其位于基底基板上并且电连接到多条低电压信号线中的相应一条。图14是沿着图7的最小平移重复单元的B-B’线的剖视图。参照图7、图11和图14，阵列基板还包括在基底基板BS上的辅助阴极AC1。辅助阴极AC1电连接到多条低电压信号线Vss中的相应一条。可选地，发光元件的阴极CD至少延伸穿过钝化层PVX以连接到辅助阴极AC1。
在一些实施例中，如图14所示，阵列基板还包括：第二辅助阴极AC2，其位于第二绝缘层IN2远离基底基板BS的一侧上；第三绝缘层IN3，其位于第二辅助阴极AC2远离基底基板BS的一侧上；第三辅助阴极AC3，其位于第二辅助阴极AC2和第三绝缘层IN3远离基底基板BS的一侧上；和像素限定层PDL，其位于第三绝缘层IN3远离基底基板BS的一侧上。第三绝缘层IN3夹在第二辅助阴极AC2和第三辅助阴极AC3之间。
参考图14，阵列基板具有延伸穿过像素限定层PDL的阴极开口CAp和延伸穿过第二绝缘层IN2和钝化层PVX并暴露辅助阴极AC1的表面的辅助阴极开口AcAp。阴极CD延伸到阴极开口CAp中，通过第三辅助阴极AC3与第二辅助阴极AC2电连接。第二辅助阴极AC2延伸到辅助阴极开口AcAp中，以与辅助阴极AC1电连接。在一些实施例中，阴极CD不与第二辅助阴极AC2直接接触，也不与第三绝缘层IN3直接接触。第二辅助阴极AC2和第三绝缘层IN3通过第三辅助阴极AC3与阴极CD间隔开。
在一些实施例中，阴极CD与第三辅助阴极AC3直接接触。如图14所示，在一些实施例中，第二辅助阴极AC2和第三绝缘层IN3一起形成基本平坦的表面，并且第三辅助阴极AC3形成在基本平坦的表面上。反过来，阴极开口CAp中的阴极CD部分形成在第三辅助阴极AC3的基本平坦的表面上。如本文所用的，术语“基本平坦的表面”可以包括与平坦表面几何形状的小偏差，例如，由于制造工艺引起的偏差。
在一些实施例中，第三辅助阴极AC3与第二辅助阴极AC2直接接触，并且与第三绝缘层IN3直接接触。图15是根据本公开的一些实施例中阵列基板中的第三辅助阴极的平面图。参照图15，第三辅助阴极AC3和第二辅助阴极AC2之间的直接接触界面CI1基本上围绕第三辅助阴极AC3和第三绝缘层IN3之间的直接接触界面CI2。可选地，直接接触界面CI1和直接接触界面CI2彼此邻接，形成整体接触界面，如图15所示。
参考图14，在一些实施例中，阴极CD基本上在辅助阴极开口AcAp的外部。在一些实施例中，第三绝缘层IN3基本上在辅助阴极开口AcAp的内部。如本文所用，术语“基本上在……的外部”是指目标空间外部的至少70％，例如外部的至少75％，外部的至少80％，外部的至少85％，外部的至少90％，外部的至少95％，外部的至少99％，或完全外部。如本文所用，术语“基本上……的内部”是指目标空间的内部的至少70％，例如内部的至少75％、内部的至少80％、内部的至少85％、内部的至少90％、内部的至少95％、内部的至少99％或完全内部。
图16是根据本公开的一些实施例的阵列基板中的辅助阴极、第二辅助阴极、第三辅助阴极和第三绝缘层的平面图。参考图14和图16，在一些实施例中，第二辅助阴极AC2在基底基板BS上的正投影基本覆盖第三绝缘层IN3在基底基板BS上的正投影。在一些实施例中，第三辅助阴极AC3在基底基板BS上的正投影基本覆盖第三绝缘层IN3在基底基板BS上的正投影。如本文所用，术语“基本覆盖”是指一个正投影被另一个正投影覆盖至少50％、至少60％、至少70％、至少80％、至少90％、至少95％、至少99％或100％。可选地，第二辅助阴极AC2在基底基板BS上的正投影和第三辅助阴极AC3在基底基板BS上的正投影基本彼此重叠。如本文所用，术语“基本重叠”是指两个正投影彼此重叠至少50％，例如至少60％，至少70％，至少80％，至少90％，至少95％，至少99％。
在一些实施例中，第二辅助阴极AC2在基底基板BS上的正投影基本覆盖辅助阴极AC1在基底基板BS上的正投影。在一些实施例中，第三辅助阴极AC3在基底基板BS上的正投影基本覆盖辅助阴极AC1在基底基板BS上的正投影。在一些实施例中，第三绝缘层IN3在衬基底基板BS上的正投影基本覆盖辅助阴极AC1在基底基板BS上的正投影。在一些实施例中，第三绝缘层IN3在基底基板BS上的正投影基本覆盖辅助阴极AC1在基底基板BS上的正投影。在一些实施例中，辅助阴极AC1在基底基板BS上的正投影基本覆盖第三绝缘层IN3在基底基板BS上的正投影。
可以使用各种适当的材料和各种适当的制造方法来制造阴极CD。例如，可以通过等离子体增强化学气相沉积(PECVD)工艺或溅射工艺(例如磁控溅射工艺)来沉积导电材料。然后，沉积的导电材料层被图案化，例如通过光刻工艺。用于制造阴极CD的适当导电材料的示例包括但不限于各种金属材料，例如钼、铝、银、铬、钨、钛、钽、铜以及包含它们的合金或层压材料；和各种导电金属氧化物，例如氧化铟锡。可选地，阴极CD由诸如氧化物半导体材料的基本透明的导电材料制成。
可以使用各种适当的材料和各种适当的制造方法来制造阳极AD。例如，可以通过等离子体增强化学气相沉积(PECVD)工艺或溅射工艺(例如磁控溅射工艺)来沉积导电材料。然后，沉积的导电材料层被图案化，例如通过光刻工艺。用于制造阳极AD的适当导电材料的示例包括但不限于各种金属材料，例如钼、铝、银、铬、钨、钛、钽、铜以及包含它们的合金或层压材料；和各种导电金属氧化物，例如氧化铟锡。可选地，阳极AD由氧化物半导体材料制成。
各种适当的电极材料和各种适当的制造方法可以用于制造辅助电极AC1。例如，可以在基板上沉积电极材料(例如，通过溅射、气相沉积、溶液涂覆或旋涂)；并且图案化(例如，通过诸如湿法蚀刻工艺的光刻)以形成辅助电极AC1。用于制造辅助电极AC1的适当电极材料的示例包括但不限于各种金属材料，例如钼、铝、银、铬、钨、钛、钽、铜以及包含它们的合金或层压材料；和各种导电金属氧化物，例如氧化铟锡。可选地，辅助电极AC1由金属材料制成。
可以使用各种适当的材料和各种适当的制造方法来制造第二辅助电极AC2。例如，导电材料可以通过等离子体增强化学气相沉积(PECVD)工艺或溅射工艺(例如磁控溅射工艺)来沉积。然后，沉积的导电材料层被图案化，例如通过光刻工艺。用于制造第二辅助电极AC2的合适导电材料的例子包括但不限于各种金属材料，例如钼、铝、银、铬、钨、钛、钽、铜以及包含它们的合金或层压材料；和各种导电金属氧化物，例如氧化铟锡。可选地，第二辅助电极AC2由诸如氧化物半导体材料的基本透明的导电材料制成。如本文所用，术语“基本透明”是指透过其中的可见光波长范围内的入射光的至少50％(例如，至少60％、至少70％、至少80％、至少90％和至少95％)。
可选地，第二辅助电极AC2和阳极AD在同一层中，并且包括相同的材料。
可以使用各种适当的材料和各种适当的制造方法来制造第三辅助电极AC3。例如，可以通过等离子体增强化学气相沉积(PECVD)工艺或溅射工艺(例如磁控溅射工艺)来沉积导电材料。然后，沉积的导电材料层被图案化，例如通过光刻工艺。用于制造第三辅助电极AC3的适当的导电材料的示例包括但不限于各种金属材料，例如钼、铝、银、铬、钨、钛、钽、铜以及包含它们的合金或层压材料；和各种导电金属氧化物，例如氧化铟锡。可选地，第三辅助电极AC3由诸如氧化物半导体材料的基本透明的导电材料制成。
可以使用各种适当的绝缘材料和各种适当的制造方法来制造钝化层PVX。例如，可以通过等离子体增强化学气相沉积(PECVD)工艺在基板上沉积绝缘材料。用于制造钝化层PVX的适当的绝缘材料的示例包括但不限于氧化硅(SiOy)、氮化硅(SiNy，例如Si3N4)、氮氧化硅(SiOxNy)、树脂和聚酰亚胺。
可以使用各种适当的绝缘材料和各种适当的制造方法来制造像素限定层PDL。例如，可以通过等离子体增强化学气相沉积(PECVD)工艺在基板上沉积绝缘材料。用于制造像素限定层PDL的适当绝缘材料的示例包括但不限于氧化硅(SiOy)、氮化硅(SiNy，例如Si3N4)、氮氧化硅(SiOxNy)、树脂、光致抗蚀剂材料和聚酰亚胺。
可以使用各种适当的绝缘材料和各种适当的制造方法来制造绝缘层IN、第二绝缘层IN2和第三绝缘层IN3。例如，可以通过等离子体增强化学气相沉积(PECVD)工艺在衬底上沉积绝缘材料。用于制造绝缘层IN、第二绝缘层IN2和第三绝缘层IN3的适当的绝缘材料的示例包括但不限于氧化硅(SiOy)、氮化硅(SiNy，例如Si3N4)、氮氧化硅(SiOxNy)、树脂、光致抗蚀剂材料和聚酰亚胺。
另一方面，本发明提供了一种显示装置，该显示装置包括本文描述的或通过本文描述的方法制造的阵列基板，以及连接到阵列基板的一个或多个集成电路。适当的显示装置的示例包括但不限于电子纸、移动电话、平板电脑、电视、监视器、笔记本电脑、数字相册、GPS等。可选地，显示装置还包括连接到显示面板的一个或多个集成电路。
另一方面，本发明提供一种像素驱动电路。在一些实施例中，像素驱动电路包括存储电容器。可选地，存储电容器包括并联电连接的第一电容器和第二电容器。可选地，第一电容器包括半导体电极层、第一电容器电极以及半导体电极层和第一电容器电极之间的绝缘层。可选地，第二电容器包括半导体电极层、第二电容器电极和半导体电极层和第二电容器电极之间的层间电介质层。可选地，第一电容器电极被配置为至少部分地屏蔽照射在多个像素驱动电路中的相应一个中的薄膜晶体管的有源层上的光。可选地，第一电容器电极在基底基板上的正投影至少部分地与多个像素驱动电路中的相应一个中的薄膜晶体管的有源层在基底基板上的正投影重叠。可选地，第二电容器电极与多个像素驱动电路中的相应一个中的薄膜晶体管的源电极在同一层中。
在一些实施例中，像素驱动电路还包括驱动薄膜晶体管和开关薄膜晶体管。可选地，开关薄膜晶体管的源电极连接到多条数据线中的相应一条；开关薄膜晶体管的漏电极连接到半导体电极层；并且开关薄膜晶体管的栅电极连接到多条第一栅极线中相应的一条。可选地，驱动薄膜晶体管的源电极连接到多条电源线中相应的一条；驱动薄膜晶体管的漏电极连接到多个子像素中相应一个中的发光元件；并且驱动薄膜晶体管的栅电极连接到开关薄膜晶体管的漏电极。可选地，半导体电极层和开关薄膜晶体管的有源层是整体结构的一部分。可选地，多个像素驱动电路中相应的一个包括电连接半导体电极层和开关薄膜晶体管的有源层的连接桥。可选地，连接桥在驱动薄膜晶体管的栅电极的延伸部分远离基底基板的一侧。可选地，连接桥包括与驱动薄膜晶体管的栅电极的延伸部分直接接触的第一部分，与半导体电极层直接接触的第二部分和与开关薄膜晶体管的有源层直接接触的第三部分。可选地，第三部分用作开关薄膜晶体管的源电极。
在一些实施例中，连接桥与驱动薄膜晶体管的源电极和漏电极在同一层中。可选地，连接桥分别在驱动薄膜晶体管的栅电极的延伸部分的两侧延伸穿过层间电介质层，以分别连接到半导体电极层的两个部分。可选地，连接桥在基底基板上的正投影与驱动薄膜晶体管的栅电极在基底基板上的正投影部分重叠。
在一些实施例中，像素驱动电路还包括检测开关薄膜晶体管。可选地，检测开关薄膜晶体管的源电极连接到驱动薄膜晶体管的漏电极；检测开关薄膜晶体管的漏电极连接到多条检测和补偿线中相应的一条；并且检测开关薄膜晶体管的栅电极连接到多条第二栅极线中相应的一条。可选地，在多个像素驱动电路的相应一个中，第二电容器电极、检测开关薄膜晶体管的源电极和驱动薄膜晶体管的漏电极是整体结构的一部分。可选地，像素驱动电路还包括多个子像素中相应一个中的第二电容器电极和发光元件的阳极之间的钝化层。可选地，多个子像素中相应一个中的发光元件的阳极延伸穿过钝化层以连接到该整体结构。
另一方面，本发明提供一种阵列基板的制造方法。在一些实施例中，该方法包括形成多个子像素的阵列，该多个子像素的阵列包括多个子像素列，其分别被多个子像素间区域间隔开；形成多个像素驱动电路，其分别驱动多个子像素的发光；以及形成多个检测和补偿引线，其分别被配置为分别检测多个子像素中的信号并分别补偿多个子像素中的信号。可选地，多条检测和补偿引线中的一条将多个像素驱动电路中相应的一个电连接到数据检测和补偿电路。可选地，多条检测和补偿引线中的相应一条布置在两个直接相邻的子像素列之间的第一子像素间区域中。可选地，该多条检测和补偿引线中的相应一条与信号线被至少一个子像素列间隔开，该信号线被配置为传输交流电并沿着平行于该多条检测和补偿引线中的相应一条的方向布置。
在一些实施例中，该方法还包括形成：多条数据线，其被配置为分别向多个子像素传输数据信号。可选地，多条数据线和多条检测和补偿引线沿着基本相同的方向布置。可选地，多条检测和补偿引线中的相应一条与任何数据线被至少一个子像素列间隔开。可选地，在多个子像素间区域的至少第二子像素间区域中，多条数据线中的两条数据线形成在两个直接相邻的子像素列之间的同一子像素间区域中。
在一些实施例中，该方法还包括形成：多条低电压信号线，其被配置为向多个子像素中的相应一个中的发光元件的阴极提供低电压信号。可选地，多条低电压信号线和多条检测和补偿引线沿着基本相同的方向形成。可选地，多条低电压信号线中的相应一条以及多条检测和补偿引线中的相应一条形成在两个直接相邻的子像素列之间的同一子像素间区域中。
在一些实施例中，该方法还包括：形成多条电源线，其被配置为向多个像素驱动电路中的相应一个提供高电压信号的。可选地，多条电源线和多条检测和补偿引线沿着基本相同的方向形成。可选地，多条电源线中的相应一条形成在两个直接相邻的子像素列之间的第三子像素间区域中；并且第三子像素区域与第一子像素区域被至少一个子像素列间隔开。可选地，在多条电源线中最相邻的两条电源线之间形成多个子像素列中的N列、多条数据线中的N条数据线、多条检测和补偿引线中的相应一条以及多条低电压信号线中的相应一条，N>2。可选地，在多个子像素列的N列中的两个相邻最中间列之间的最中间子像素间区域中形成多条检测和补偿引线中的相应一条和多条低电压信号线中的相应一条。可选地，在多个子像素间区域的至少第二子像素间区域中，在两个直接相邻的子像素列之间的同一子像素间区域中形成多条数据线中的两条数据线。
在一些实施例中，该方法还包括：形成多条检测和补偿线，其电连接到多条检测和补偿引线。可选地，多条检测和补偿线中的相应一条将相应一行子像素中的像素驱动电路电连接到数据检测和补偿电路。可选地，在两个直接相邻的子像素行之间的子像素间区域中形成多条检测和补偿线中的相应一条。
在一些实施例中，形成多个像素驱动电路中的相应一个包括形成存储电容器。可选地，形成存储电容器包括形成第一电容器和形成并联电连接的第二电容器。可选地，形成第一电容器包括形成半导体电极层，第一电容器电极以及半导体电极层和第一电容器电极之间的绝缘层。可选地，形成第二电容器包括形成半导体电极层，第二电容器电极和半导体电极层和第二电容器电极之间的层间电介质层。可选地，第一电容器电极被配置为至少部分地屏蔽照射在多个像素驱动电路中的相应一个中的薄膜晶体管的有源层上的光。可选地，第一电容器电极在基底基板上的正投影与多个像素驱动电路中的相应一个中的薄膜晶体管的有源层在基底基板上的正投影至少部分地重叠。可选地，第二电容器电与多个像素驱动电路的相应一个中的薄膜晶体管的源电极形成在同一层中。
在一些实施例中，形成多个像素驱动电路中相应的一个还包括形成驱动薄膜晶体管和开关薄膜晶体管。可选地，开关薄膜晶体管的源电极连接到多条数据线中的相应一条；开关薄膜晶体管的漏电极连接到半导体电极层；和开关薄膜晶体管的栅电极连接到多条第一栅极线中相应的一条。可选地，驱动薄膜晶体管的源电极连接到多条电源线中相应的一条；驱动薄膜晶体管的漏电极连接到多个子像素中相应一个中的发光元件；和驱动薄膜晶体管的栅电极连接到开关薄膜晶体管的漏电极。可选地，半导体电极层和开关薄膜晶体管的有源层形成为整体结构的一部分。可选地，形成多个像素驱动电路中相应的一个包括形成电连接半导体电极层和开关薄膜晶体管的有源层的连接桥。可选地，连接桥形成在驱动薄膜晶体管的栅电极的延伸部分远离基底基板的一侧。可选地，连接桥形成为包括与驱动薄膜晶体管的栅电极的延伸部分直接接触的第一部分、与半导体电极层直接接触的第二部分和与开关薄膜晶体管的有源层直接接触的第三部分。可选地，第三部分用作开关薄膜晶体管的源电极。
在一些实施例中，连接桥形成在与驱动薄膜晶体管的源电极和漏电极的同一层中。可选地，连接桥分别在驱动薄膜晶体管的栅电极的延伸部分的两侧延伸穿过层间电介质层，以分别连接到半导体电极层的两个部分。可选地，连接桥在基底基板上的正投影与驱动薄膜晶体管的栅电极在基底基板上的正投影部分重叠。
在一些实施例中，形成多个像素驱动电路中相应的一个还包括形成检测开关薄膜晶体管。可选地，检测开关薄膜晶体管的源电极连接到驱动薄膜晶体管的漏电极；检测开关薄膜晶体管的漏电极连接到多条检测和补偿线中的相应一条；和检测开关薄膜晶体管的栅电极连接到多条第二栅极线中相应的一条。可选地，在多个像素驱动电路的相应一个中，第二电容器电极、检测开关薄膜晶体管的源电极和驱动薄膜晶体管的漏电极形成为整体结构的一部分。可选地，该方法还包括在多个子像素的相应一个中的第二电容器电极和发光元件的阳极之间形成钝化层。可选地，多个子像素中相应一个中的发光元件的阳极延伸穿过钝化层，以连接到该整体结构。可选地，多条检测和补偿线中的相应一条、多条第一栅极线中的相应一条以及多条第二栅极线中的相应一条形成在两个直接相邻的子像素行之间的同一子像素间区域中。
在一些实施例中，该方法还包括：在基底基板上形成辅助阴极，并电连接到多条低电压信号线中的相应一条；在辅助阴极远离基底基板的一侧上形成至少一个钝化层；和形成发光元件的阴极，其至少延伸穿过钝化层以连接到辅助阴极。
已经出于示意和描述的目的而呈现了本发明实施例的以上描述。其不旨在是穷举性的，也并非旨在将本发明限于所公开的确切形式或示例性实施例。因此，以上描述应当视为示意性的而非限制性的。显然，许多修改和变化对于本领域技术人员而言将是显而易见的。选择和描述这些实施例是为了解释本发明的原理及其最佳实施方式的实际应用，从而使得本领域技术人员能够理解本发明的各种实施例以及适于特定应用或所构思的实施方式的各种修改例。除非另外指明，否则本发明的范围旨在由所附权利要求及其等价形式限定，其中，所有术语应当被理解为其最宽泛的合理含义。因此，术语“所述发明”、“本发明”等并不一定将权利要求的范围限定在特定的实施例，并且对本发明示例性实施例的引用并不意味着对本发明的限制，也不应推断出任何这样的限制。本发明仅由所附权利要求的精神和范围所限定。此外，这些权利要求可适于在名词或元件之前使用“第一”、“第二”等。这些术语应当理解为一种命名法，而不应被理解为对这些命名法所修饰的元件的数量进行限制，除非已经给出了具体的数量。所描述的任何优点和益处可不适用于本发明的所有实施例。应当理解的是，在不脱离由所附权利要求限定的本发明的范围的情况下，本领域技术人员可以对所描述的实施例进行各种变化。此外，本公开的任何元件和组件均不旨在贡献给公众，无论所述元件或组件是否在所附权利要求中明确记载。

Claims (19)

1.一种阵列基板，包括：
多个子像素的阵列，其包括分别被多个子像素间区域间隔开的多个子像素列；
多个像素驱动电路，其分别驱动所述多个子像素发光；和
多条检测和补偿引线，其分别被配置为分别检测所述多个子像素中的信号并且分别补偿所述多个子像素中的信号；
其中所述多条检测和补偿引线中的一条将所述多个像素驱动电路中相应的一个电连接到数据检测和补偿电路；
所述多条检测和补偿引线中的相应一条设置在两个直接相邻的子像素列之间的第一子像素间区域中；和
所述多条检测和补偿引线中的相应一条与信号线被至少一个子像素列间隔开，所述信号线被配置成传输交流电并且沿着平行于所述多条检测和补偿引线中的相应一条的方向布置；
所述多个像素驱动电路中的相应一个包括存储电容器；
所述存储电容器包括并联电连接的第一电容器和第二电容器；
所述第一电容器包括半导体电极层、第一电容器电极以及所述半导体电极层和所述第一电容器电极之间的绝缘层；和
所述第二电容器包括所述半导体电极层、第二电容器电极以及所述半导体电极层和所述第二电容器电极之间的层间电介质层；
其中所述第一电容器电极被配置为至少部分地屏蔽照射在所述多个像素驱动电路中的相应一个中的薄膜晶体管的有源层上的光；
所述第一电容器电极在基底基板上的正投影与所述多个像素驱动电路中的相应一个中的薄膜晶体管的有源层在所述基底基板上的正投影至少部分地重叠；和
所述第二电容器电极与所述多个像素驱动电路中的相应一个中的薄膜晶体管的源电极在同一层中。
2.根据权利要求1所述的阵列基板，还包括多条数据线，所述多条数据线被配置为分别向所述多个子像素传输数据信号；
其中所述多条数据线以及所述多条检测和补偿引线沿着基本相同的方向布置；和
所述多条检测和补偿引线中的相应一条与任何数据线被至少一个子像素列间隔开。
3.根据权利要求2所述的阵列基板，其中，在所述多个子像素间区域的至少第二子像素间区域中，所述多条数据线中的两条数据线位于两个直接相邻的子像素列之间的同一子像素间区域中。
4.根据权利要求1至3中任一项所述的阵列基板，还包括多条低电压信号线，其被配置为向所述多个子像素中的相应一个中的发光元件的阴极提供低电压信号；
其中所述多条低电压信号线和所述多条检测和补偿引线沿着基本相同的方向布置；和
所述多条低电压信号线中的相应一条和所述多条检测和补偿引线中的相应一条位于两个直接相邻的子像素列之间的同一子像素间区域中。
5.根据权利要求4所述的阵列基板，还包括被配置为向所述多个像素驱动电路中的相应一个提供高电压信号的多条电源线；
其中所述多条电源线和所述多条检测和补偿引线沿着基本相同的方向布置；
所述多条电源线中的相应一条设置在两个直接相邻的子像素列之间的第三子像素间区域中；和
所述第三子像素间区域与所述第一子像素间区域被至少一个子像素列间隔开。
6.根据权利要求5所述的阵列基板，其中所述多个子像素列中的N列、多条数据线中的N条数据线、多条检测和补偿引线中的相应一条以及多数多条低电压信号线中的相应一条设置在所述多条电源线中最相邻的两条电源线之间，N>2。
7.根据权利要求6所述的阵列基板，其中，所述多条检测和补偿引线中的相应一条和所述多条低电压信号线中的相应一条设置在所述多个子像素列的N列中的两个相邻最中间列之间的最中间子像素间区域中；和
在所述多个子像素间区域的至少第二子像素间区域中，所述多条数据线中的两条数据线位于两个直接相邻的子像素列之间的同一子像素间区域中。
8.根据权利要求7所述的阵列基板，还包括电连接到所述多条检测和补偿引线的多条检测和补偿线；
其中所述多条检测和补偿线中的相应一条将相应一行子像素中的像素驱动电路电连接到所述数据检测和补偿电路；和
所述多条检测和补偿线中的相应一条设置在两个直接相邻的子像素行之间的子像素间区域中。
9.根据权利要求1所述的阵列基板，其中所述多个像素驱动电路中相应的一个还包括驱动薄膜晶体管和开关薄膜晶体管；
所述开关薄膜晶体管的源电极连接到多条数据线中的相应一条；
所述开关薄膜晶体管的漏电极连接到所述半导体电极层；
所述开关薄膜晶体管的栅电极连接到多条第一栅极线中相应的一条；
所述驱动薄膜晶体管的源电极连接到多条电源线中相应的一条；
所述驱动薄膜晶体管的漏电极连接到所述多个子像素中相应的一个子像素中的发光元件；
所述驱动薄膜晶体管的栅电极连接到所述开关薄膜晶体管的漏电极；
其中所述半导体电极层和所述开关薄膜晶体管的有源层是整体结构的一部分；
所述多个像素驱动电路中的相应一个包括电连接所述半导体电极层和所述开关薄膜晶体管的有源层的连接桥；
所述连接桥位于所述驱动薄膜晶体管的栅电极的延伸部分远离所述基底基板的一侧；
所述连接桥包括与所述驱动薄膜晶体管的栅电极的延伸部分直接接触的第一部分、与所述半导体电极层直接接触的第二部分和与所述开关薄膜晶体管的有源层直接接触的第三部分；
所述第三部分用作所述开关薄膜晶体管的源电极。
10.根据权利要求9所述的阵列基板，其中所述连接桥与所述驱动薄膜晶体管的源电极和漏电极在同一层中；
所述连接桥分别在所述驱动薄膜晶体管的栅电极的延伸部分的两侧延伸穿过层间电介质层，以分别连接到所述半导体电极层的两个部分；和
所述连接桥在所述基底基板上的正投影与所述驱动薄膜晶体管的栅电极在所述基底基板上的正投影部分重叠。
11.根据权利要求9所述的阵列基板，其中，所述多个像素驱动电路中的相应一个还包括检测开关薄膜晶体管；
所述检测开关薄膜晶体管的源电极连接到所述驱动薄膜晶体管的漏电极；
所述检测开关薄膜晶体管的漏电极连接到所述多条检测和补偿线中的相应一条；
所述检测开关薄膜晶体管的栅电极连接到多条第二栅极线中相应的一条；
所述多个像素驱动电路中的相应一个中的所述第二电容器电极、所述检测开关薄膜晶体管的源电极和所述驱动薄膜晶体管的漏电极是整体结构的一部分；
所述阵列基板还包括在所述第二电容器电极和所述多个子像素中相应一个中的发光元件的阳极之间的钝化层；和
所述多个子像素中相应一个中的发光元件的阳极延伸穿过所述钝化层以连接到所述整体结构。
12.根据权利要求11所述的阵列基板，其中，所述多条检测和补偿线中的相应一条、所述多条第一栅极线中的相应一条以及所述多条第二栅极线中的相应一条设置在两个直接相邻的子像素行之间的同一子像素间区域中。
13.根据权利要求4所述的阵列基板，进一步包括：
辅助阴极，其位于基底基板上并电连接到所述多条低电压信号线中的相应一条；
至少一个钝化层，其位于所述辅助阴极远离所述基底基板的一侧上；
其中发光元件的阴极至少延伸穿过所述钝化层以连接到所述辅助阴极。
14.一种显示装置，包括权利要求1至13中任一项所述的阵列基板、以及连接到所述阵列基板的一个或多个集成电路。
15.一种像素驱动电路，包括：存储电容器；
其中所述存储电容器包括并联电连接的第一电容器和第二电容器；
所述第一电容器包括半导体电极层、第一电容器电极以及所述半导体电极层和所述第一电容器电极之间的绝缘层；
所述第二电容器包括所述半导体电极层、第二电容器电极以及所述半导体电极层和所述第二电容器电极之间的层间电介质层；
其中所述第一电容器电极被配置为至少部分地屏蔽照射在多个像素驱动电路中的相应一个中的薄膜晶体管的有源层上的光；
所述第一电容器电极在基底基板上的正投影与所述多个像素驱动电路中的相应一个中的薄膜晶体管的有源层在所述基底基板上的正投影至少部分地重叠；和
所述第二电容器电极与所述多个像素驱动电路中的相应一个中的薄膜晶体管的源电极在同一层中。
16.根据权利要求15所述的像素驱动电路，还包括驱动薄膜晶体管和开关薄膜晶体管；
所述开关薄膜晶体管的源电极连接到多条数据线中的相应一条；
所述开关薄膜晶体管的漏电极连接到所述半导体电极层；
所述开关薄膜晶体管的栅电极连接到多条第一栅极线中相应的一条；
所述驱动薄膜晶体管的源电极连接到多条电源线中相应的一条；
所述驱动薄膜晶体管的漏电极连接到多个子像素中相应的一个中的发光元件；
所述驱动薄膜晶体管的栅电极连接到所述开关薄膜晶体管的漏电极；
其中所述半导体电极层和所述开关薄膜晶体管的有源层是整体结构的一部分；
所述多个像素驱动电路中的相应一个包括电连接所述半导体电极层和所述开关薄膜晶体管的有源层的连接桥；
所述连接桥位于所述驱动薄膜晶体管的栅电极的延伸部分远离所述基底基板的一侧；
所述连接桥包括与所述驱动薄膜晶体管的栅电极的延伸部分直接接触的第一部分、与所述半导体电极层直接接触的第二部分和与所述开关薄膜晶体管的有源层直接接触的第三部分；和
所述第三部分用作所述开关薄膜晶体管的源电极。
17.根据权利要求16所述的像素驱动电路，其中所述连接桥与所述驱动薄膜晶体管的源电极和漏电极在同一层中；
所述连接桥分别在所述驱动薄膜晶体管的栅电极的延伸部分的两侧延伸穿过所述层间电介质层，以分别连接到所述半导体电极层的两个部分；和
所述连接桥在所述基底基板上的正投影与所述驱动薄膜晶体管的栅电极在所述基底基板上的正投影部分重叠。
18.根据权利要求16所述的像素驱动电路，还包括：检测开关薄膜晶体管；
所述检测开关薄膜晶体管的源电极连接到所述驱动薄膜晶体管的漏电极；
所述检测开关薄膜晶体管的漏电极连接到所述多条检测和补偿线中的相应一条；
所述检测开关薄膜晶体管的栅电极连接到多条第二栅极线中相应的一条；
所述多个像素驱动电路中的相应一个中的所述第二电容器电极、所述检测开关薄膜晶体管的源电极和驱动薄膜晶体管的漏电极是整体结构的一部分；
所述像素驱动电路还包括在第二电容器电极和多个子像素的相应一个中的发光元件的阳极之间的钝化层；和
所述多个子像素中相应一个中的发光元件的阳极延伸穿过所述钝化层以连接到所述整体结构。
19.一种制造阵列基板的方法，包括：
形成多个子像素的阵列，所述多个子像素的阵列包括分别被多个子像素间区域间隔开的多个子像素列；
形成多个像素驱动电路，其分别驱动所述多个子像素发光；和
形成多条检测和补偿引线，其分别被配置为分别检测所述多个子像素中的信号并分别补偿所述多个子像素中的信号；
其中所述多条检测和补偿引线之一将所述多个像素驱动电路中相应的一个电连接到数据检测和补偿电路；
所述多条检测和补偿引线中的相应一条设置在两个直接相邻的子像素列之间的第一子像素间区域中；和
所述多条检测和补偿引线中的相应一条与信号线被至少一个子像素列间隔开，所述信号线被配置为传输交流电并沿着平行于所述多条检测和补偿引线中的相应一条的方向布置；
其中，所述多个像素驱动电路中的相应一个包括存储电容器；
所述存储电容器包括并联电连接的第一电容器和第二电容器；
所述第一电容器包括半导体电极层、第一电容器电极以及所述半导体电极层和所述第一电容器电极之间的绝缘层；和
所述第二电容器包括所述半导体电极层、第二电容器电极以及所述半导体电极层和所述第二电容器电极之间的层间电介质层；
其中所述第一电容器电极被配置为至少部分地屏蔽照射在所述多个像素驱动电路中的相应一个中的薄膜晶体管的有源层上的光；
所述第一电容器电极在基底基板上的正投影与所述多个像素驱动电路中的相应一个中的薄膜晶体管的有源层在所述基底基板上的正投影至少部分地重叠；和
所述第二电容器电极与所述多个像素驱动电路中的相应一个中的薄膜晶体管的源电极在同一层中。
CN201980001893.2A 2019-09-27 2019-09-27 阵列基板、显示装置、阵列基板的制造方法、及像素驱动电路 Active CN113228291B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/108573 WO2021056422A1 (en) 2019-09-27 2019-09-27 Array substrate, display apparatus, method of fabricating array substrate, and pixel driving circuit

Publications (2)

Publication Number Publication Date
CN113228291A CN113228291A (zh) 2021-08-06
CN113228291B true CN113228291B (zh) 2024-03-05

Family

ID=75164786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980001893.2A Active CN113228291B (zh) 2019-09-27 2019-09-27 阵列基板、显示装置、阵列基板的制造方法、及像素驱动电路

Country Status (3)

Country Link
EP (1) EP4035209A4 (zh)
CN (1) CN113228291B (zh)
WO (1) WO2021056422A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021103007A1 (zh) * 2019-11-29 2021-06-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
CN113130463B (zh) * 2021-04-16 2022-12-02 京东方科技集团股份有限公司 一种发光基板及其制备方法、显示装置
CN113299731A (zh) * 2021-06-30 2021-08-24 合肥鑫晟光电科技有限公司 显示基板及其制造方法和显示面板
WO2023130202A1 (en) * 2022-01-04 2023-07-13 Boe Technology Group Co., Ltd. Array substrate and display apparatus
CN115206253B (zh) * 2022-05-12 2024-08-13 京东方科技集团股份有限公司 一种显示基板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789266A (zh) * 2016-05-30 2016-07-20 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法、显示装置
CN108122536A (zh) * 2016-11-30 2018-06-05 乐金显示有限公司 显示装置
CN108877651A (zh) * 2017-05-12 2018-11-23 京东方科技集团股份有限公司 显示面板、显示设备及补偿方法
CN110060633A (zh) * 2019-05-23 2019-07-26 合肥鑫晟光电科技有限公司 一种显示面板、其驱动方法及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101971925B1 (ko) * 2012-09-19 2019-08-19 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 유기 발광 표시 장치
CN106959560B (zh) * 2017-03-25 2021-04-02 厦门天马微电子有限公司 阵列基板、触控显示面板和触控显示装置
CN110098243B (zh) * 2019-05-22 2022-05-24 京东方科技集团股份有限公司 一种显示基板、显示面板和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789266A (zh) * 2016-05-30 2016-07-20 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法、显示装置
CN108122536A (zh) * 2016-11-30 2018-06-05 乐金显示有限公司 显示装置
CN108877651A (zh) * 2017-05-12 2018-11-23 京东方科技集团股份有限公司 显示面板、显示设备及补偿方法
CN110060633A (zh) * 2019-05-23 2019-07-26 合肥鑫晟光电科技有限公司 一种显示面板、其驱动方法及显示装置

Also Published As

Publication number Publication date
EP4035209A1 (en) 2022-08-03
EP4035209A4 (en) 2022-11-09
WO2021056422A1 (en) 2021-04-01
CN113228291A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
CN113228291B (zh) 阵列基板、显示装置、阵列基板的制造方法、及像素驱动电路
US11437440B2 (en) Array substrate having detection and compensation lead lines, display apparatus, method of fabricating array substrate, and pixel driving circuit having connection bridge
CN108231830B (zh) 有机发光显示装置
CN108807466B (zh) 显示装置
EP3920233A1 (en) Display device
US8039841B2 (en) Organic light emitting diode display
KR101254644B1 (ko) 유기 전계발광 표시장치와 그의 제조 방법
CN109994525B (zh) 有机发光显示面板和使用它的有机发光显示设备
US8901549B2 (en) Organic light emitting diode touch display panel
US8330353B2 (en) Organic light emitting device and manufacturing method thereof
US7897975B2 (en) Light emitting display device and method for fabricating the same
KR20080002338A (ko) 유기 전계발광 표시장치와 그의 제조 방법
KR20070093831A (ko) 유기 일렉트로루미네선스 장치 및 전자 기기
KR20040042855A (ko) 유기 전계 발광 패널
US9959811B2 (en) Sensing unit, flexible device, and display device
WO2020210943A1 (en) Display substrate, display apparatus, method of fabricating display substrate
KR20170027362A (ko) 투명표시장치
CN110494986B (zh) 显示基板、显示装置和制造显示基板的方法
US9048458B2 (en) Method of fabricating pixel structure for organic light-emitting display
US8013523B2 (en) Organic light emitting device and manufacturing method thereof
CN111584547A (zh) 显示装置
WO2020066020A1 (ja) 表示装置およびその製造方法
US20080197354A1 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
KR20100025806A (ko) 발광 표시 패널 및 그의 제조 방법
KR20210072544A (ko) 표시패널 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant