CN113225893A - 前端模块 - Google Patents

前端模块 Download PDF

Info

Publication number
CN113225893A
CN113225893A CN202011083118.7A CN202011083118A CN113225893A CN 113225893 A CN113225893 A CN 113225893A CN 202011083118 A CN202011083118 A CN 202011083118A CN 113225893 A CN113225893 A CN 113225893A
Authority
CN
China
Prior art keywords
end module
substrate
radio frequency
insulating layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011083118.7A
Other languages
English (en)
Inventor
赵强大
千成钟
金世锺
宋镐宅
朴章皓
罗裕森
崔在爀
许荣植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200040211A external-priority patent/KR20210099985A/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN113225893A publication Critical patent/CN113225893A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1018—Means associated with receiver for limiting or suppressing noise or interference noise filters connected between the power supply and the receiver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供了一种前端模块，所述前端模块包括：基板，包括至少一个第一绝缘层和至少一个第一布线层交替地堆叠的第一连接构件、至少一个第二绝缘层和至少一个第二布线层交替地堆叠的第二连接构件以及设置在所述第一连接构件和所述第二连接构件之间的芯构件；射频组件，安装在所述基板的表面上并且被配置为对输入射频信号的主频带进行放大或者对所述主频带之外的频带进行滤波；电感器，所述电感器设置在所述芯构件的表面上并且电连接到所述射频组件；以及接地面，设置在所述芯构件的另一表面上。所述芯构件包括比所述至少一个第一绝缘层和所述至少一个第二绝缘层中的绝缘层厚的芯绝缘层。

Description

前端模块
本申请要求于2020年2月5日在韩国知识产权局提交的第10-2020-0013842号韩国专利申请和于2020年4月2日在韩国知识产权局提交的第10-2020-0040211号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
以下描述涉及一种前端模块。
背景技术
随着便携式终端的小型化和多功能化，轻、薄、短且小的组件的重要性正在增加。例如，为了模块小型化，已经通过各种方法对前端模块进行开发，所述各种方法包括设置具有从0.4mm×0.2mm减小为0.2mm×0.1mm的尺寸的小型化安装组件或者使安装组件的数量和/或安装组件的功能的数量最小化。
通常，应用于前端模块的印刷电路板(PCB)可为无源元件和有源元件提供安装空间。然而，随着工作频率增加，安装在基板上的组件的尺寸和数量增加。此外，将组件实现为基板内的单个模块存在限制。也就是说，由于对可安装在基板上的组件的数量和/或组件的功能的数量存在限制，因此可能难以减小前端模块的尺寸。
发明内容
提供本发明内容以按照简化的形式对所选择的构思进行介绍，并将在下面的具体实施方式中进一步描述所述构思。本发明内容既不意在限定所要求保护的主题的关键特征或必要特征，也不意在用于帮助确定所要求保护的主题的范围。
在一个总的方面，一种前端模块包括：基板，包括具有其中至少一个第一绝缘层和至少一个第一布线层交替地堆叠的第一堆叠结构的第一连接构件，具有其中至少一个第二绝缘层和至少一个第二布线层交替地堆叠的第二堆叠结构的第二连接构件以及设置在所述第一连接构件和所述第二连接构件之间的芯构件；射频组件，安装在所述基板的第一表面上并且被配置为对输入射频(RF)信号的主频带进行放大或者对所述主频带之外的一个或更多个频带进行滤波；电感器，设置在所述芯构件的第一表面的上方并且电连接到所述射频组件；以及接地面，设置在所述芯构件的第二表面上。所述芯构件包括比所述至少一个第一绝缘层和所述至少一个第二绝缘层中的绝缘层厚的芯绝缘层。
所述接地面可被设置为在所述芯构件的所述第一表面的法线方向上与所述电感器的至少一部分重叠。
所述接地面可电连接到所述射频组件。
所述基板可被配置为通过所述基板的第二表面接收放大之前的RF信号或滤波之前的RF信号，并且通过所述基板的所述第二表面提供经放大的RF信号或经滤波的RF信号。
所述前端模块还可包括安装在所述基板的所述第二表面上的第二射频组件。
所述前端模块还可包括电连接到所述射频组件的电抗组件。所述芯绝缘层可设置有其中设置所述电抗组件的腔。
所述基板还可包括第三连接构件，所述第三连接构件设置在所述第一连接构件和所述芯构件之间，并且具有其中至少一个第三绝缘层和至少一个第三布线层交替地堆叠的第三堆叠结构，所述芯绝缘层和所述第三连接构件可围绕所述腔。
所述基板可包括覆盖所述腔并且设置在所述第一连接构件和所述第二连接构件之间的金属层。所述金属层的至少一部分可设置在所述电抗组件的一个表面上。
所述电感器和所述接地面之间的距离可大于105μm。
所述电感器和所述接地面之间的距离可以是约147μm。
在另一总的方面，一种前端模块包括：基板，包括具有其中至少一个第一绝缘层和至少一个第一布线层交替地堆叠的第一堆叠结构的第一连接构件、具有其中至少一个第二绝缘层和至少一个第二布线层交替地堆叠的第二堆叠结构的第二连接构件以及设置在所述第一连接构件和所述第二连接构件之间的芯构件；射频组件，安装在所述基板的第一表面上并且被配置为对输入射频(RF)信号的主频带进行放大或者对所述主频带之外的一个或更多个频带进行滤波；以及电抗组件，电连接到所述射频组件。所述芯构件包括比所述至少一个第一绝缘层和所述至少一个第二绝缘层中的绝缘层厚的芯绝缘层，并且设置有其中设置所述电抗组件的腔。
所述基板还可包括第三连接构件，所述第三连接构件设置在所述第一连接构件和所述芯构件之间，并且具有第三堆叠结构，在所述第三堆叠结构中，至少一个第三绝缘层和至少一个第三布线层交替地堆叠。所述芯绝缘层和所述第三连接构件可围绕所述腔。
所述基板还可包括金属层，所述金属层覆盖所述腔并且设置在所述第一连接构件与所述第二连接构件之间。所述金属层的至少一部分可设置在所述电抗组件的一个表面上。
所述基板可被配置为通过所述基板的第二表面接收放大之前的RF信号或滤波之前的RF信号，并且通过所述基板的所述第二表面提供经放大的RF信号或经滤波的RF信号。
所述前端模块还可包括安装在所述基板的所述第二表面上的第二射频组件。
所述前端模块还可包括电连接到所述射频组件的第二电抗组件。所述芯绝缘层可设置有第二腔，所述第二电抗组件设置在所述第二腔中。
所述前端模块还可包括设置在所述芯构件的第一表面的上方并且电连接到所述射频组件的电感器。
所述前端模块还可包括接地面，所述接地面设置在所述芯构件的第二表面上并且电连接到所述射频组件。
通过以下具体实施方式、附图和权利要求，其他特征和方面将是显而易见的。
附图说明
图1A至图1D是根据实施例的前端模块的侧视图。
图2是示出根据实施例的前端模块的腔覆盖金属层、第二电抗组件和第二射频组件的侧视图。
图3A和图3B是根据实施例的前端模块的平面图。
图4是根据实施例的前端模块的其中设置有盲腔的基板的侧视图。
图5A至图5D是示出根据实施例的图4中示出的前端模块的制造工艺的侧视图。
图6是示出根据实施例的图4的前端模块安装在基底基板上的侧视图。
图7A是示出根据实施例的前端模块的改善的插入损耗的曲线图。
图7B是示出根据实施例的前端模块的改善的Q因数的曲线图。
在整个附图和具体实施方式中，相同的附图标记指代相同的元件。附图可不按比例绘制，并且为了清楚、说明和便利，可夸大附图中的元件的相对尺寸、比例和描绘。
具体实施方式
提供以下具体实施方式以帮助读者获得对这里描述的方法、设备和/或系统的全面理解。然而，在理解本申请的公开内容之后，这里描述的方法、设备和/或系统的各种改变、修改和等同物将是显而易见的。例如，这里所描述的操作的顺序仅仅是示例，并且不限于这里所阐述的示例，而是除了必须以特定顺序发生的操作之外，可做出在理解本申请的公开内容之后将是显而易见的改变。此外，为了提高清楚性和简洁性，可省略对已知的特征的描述。
这里所描述的特征可以以不同的形式来实现，并且将不被解释为限于这里所描述的示例。更确切的说，已经提供这里所描述的示例仅是为了示出在理解本申请的公开内容之后将是显而易见的实现这里所描述的方法、设备和/或系统的许多可行方式中的一些可行方式。
这里，注意的是，关于示例或实施例的术语“可”的使用(例如，关于示例或实施例可包括或实现什么)意味着存在其中包括或实现这样的特征的至少一个示例或实施例，而所有的示例和实施例不限于此。
在整个说明书中，当元件(诸如层、区域或基板)被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件，或者可存在一个或更多个介于其间的其他元件。相比之下，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于其间的其他元件。
如这里所使用的，术语“和/或”包括相关所列项中的任何一个和任何两个或更多个的任何组合。
尽管可在这里使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不受这些术语的限制。更确切的说，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，在这里描述的示例中所称的第一构件、第一组件、第一区域、第一层或第一部分也可被称为第二构件、第二组件、第二区域、第二层或第二部分。
为了便于描述，可在这里使用诸如“上方”、“上部”、“下方”、“下部”、“前”、“后”和“侧”的空间相对术语来描述如附图中所示的一个元件与另一元件的关系。这样的空间相对术语意图除了包含附图中所描绘的方位之外装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为相对于另一元件在“上方”或“上部”的元件将相对于另一元件在“下方”或“下部”。因此，根据装置的空间方位，术语“上方”包含上方和下方两种方位。对于另一示例，如果附图中的装置被反转，则被描述为相对于另一元件在“前”的元件于是将相对于另一元件在“后”。因此，根据装置的空间方位，术语“前”包含前和后两种方位。装置还可以以其他方式(例如，旋转90度或位于其他方位)定位，并且这里所使用的空间相对术语将被相应地解释。
这里使用的术语仅用于描述各种示例，并且不用于限制本公开。除非上下文另外清楚地指示，否则单数形式也意图包括复数形式。术语“包含”、“包括”和“具有”列举存在所陈述的特征、数量、操作、构件、元件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
由于制造技术和/或公差，可能发生附图中所示的形状的变化。因此，这里所描述的示例不限于附图中所示的特定形状，而是包括在制造期间发生的形状变化。
这里描述的示例的特征可以以如在理解本申请的公开内容之后将显而易见的各种方式进行组合。此外，尽管这里描述的示例具有各种构造，但是如在理解本申请的公开内容之后将显而易见的其他构造也是可行的。
图1A至图1D是根据实施例的前端模块100a的侧视图。
参照图1A，前端模块100a可包括，例如，第一连接构件190a、第二连接构件180a和芯构件160a。
第一连接构件190a可具有其中至少一个第一绝缘层191和至少一个第一布线层192交替堆叠的第一堆叠结构，并且还可包括第一过孔193，第一过孔193连接到至少一个第一布线层192并且设置为穿过至少一个第一绝缘层191。
第二连接构件180a可具有其中至少一个第二绝缘层181和至少一个第二布线层182交替堆叠的第二堆叠结构，并且还可包括第二过孔183，第二过孔183连接到至少一个第二布线层182并且设置为穿过至少一个第二绝缘层181。
例如，第一连接构件190a和第二连接构件180a可具有类似于印刷电路板(PCB)的堆叠结构。第一连接构件190a和第二连接构件180a的布线层和绝缘层的数量没有特别限制。
芯构件160a可设置在第一连接构件190a和第二连接构件180a之间，并且可包括芯绝缘层161和穿透芯绝缘层161以将第一连接构件190a和第二连接构件180a彼此电连接的芯过孔163。
参照图1A，前端模块100a还可包括射频组件110、电感器126和接地面127a。
射频组件110安装在第二连接构件180a的上表面上，并且可被配置为对输入射频(RF)信号的主频带进行放大或者对主频带之外的一个或更多个频带进行滤波。
例如，射频组件110可包括被配置为对输入RF信号的主频带进行放大的射频放大器110a和/或被配置为对RF信号的主频带之外的一个或更多个频带进行滤波的射频滤波器。放大的RF信号的功率可大于被放大之前的RF信号的功率，并且被滤波的RF信号的噪声可小于被滤波之前的RF信号的噪声。
例如，射频组件110可被实现为集成电路(IC)或半导体晶体管元件和/或阻抗元件的组合。
例如，射频放大器110a可包括被配置为对将要接收的RF信号进行放大的功率放大器和/或被配置为对接收的RF信号进行放大的低噪声放大器，并且可基于硅半导体或化合物半导体来实现，但不限于这些示例。
例如，射频放大器110a可包括具有共源极(CS)结构或共栅极(CG)结构的半导体晶体管元件，并且可利用基于半导体晶体管元件的跨导和输出阻抗的放大增益来放大RF信号。射频放大器110a的主频带可通过输出阻抗和寄生阻抗确定。
与半导体晶体管元件的所需尺寸相比，用于提供输出阻抗的装置的所需尺寸可相对大，并且与半导体晶体管元件的有源特性不同，用于提供输出阻抗的装置可具有无源特性。因此，用于提供输出阻抗的装置的至少一部分与射频放大器110a分开，从而减小射频放大器110a的尺寸或改善其总体性能(例如，放大效率、功耗、噪声因数)。
电感器126可以是用于提供输出阻抗的装置的至少一部分，并且可设置在芯构件160a的上表面的上方并且电连接到射频组件110。
例如，电感器126可向射频组件110提供电感，并且根据电感器126的设计，多个电感器可电磁耦合以形成变压器或平衡-不平衡变换器(balun)。
电感器126可具有小电阻，并且电阻可能引起RF信号的能量损耗或射频放大器110a的性能劣化。相应地，电感器126的电感与电阻的比可对应于电感器126的Q因数。此外，当电感器126具有小的电阻和高Q因数时，可改善前端模块100a的整体性能。
使电感器126的电阻增加的因素可能是基板的接地面。接地面可向整个前端模块提供电参考接地。对应于接地面的导电结构的上表面和下表面的表面积越大，接地面可越电稳定，并且因此，接地面可具有相对大的表面面积。
然而，接地面可能感应由与电感器126的电感对应的磁通量引起的涡流，并且涡流可充当电感器126的电阻。涡流可随着电感器126与接地面之间的距离增加而减小。
前端模块100a的接地面127a可设置在芯绝缘层161的下表面上。
芯绝缘层161可具有比第一绝缘层191和第二绝缘层181中的至少一者的单个绝缘层的厚度H9或H8大的厚度H6。例如，芯绝缘层161的厚度H6可大于第一绝缘层191中的每个绝缘层的厚度H9和第二绝缘层181中的每个绝缘层的厚度H8。
由于芯绝缘层161的相对大的厚度，可容易地增加接地面127a和电感器126之间的距离，并且可进一步增加电感器126的Q因数。另外，可改善前端模块100a的电特性(例如，能量损耗、功耗等)。
参照图1A，前端模块100a还可包括电连接到射频组件110的电抗组件120。
电抗组件120可向射频组件110提供电容和/或电感，并且可包括第一电抗组件120a。
在这方面，射频组件110可从外部接收高电抗，并且因此可具有进一步改善的性能或减小的射频组件110的尺寸，或者可执行更多的各种操作。
芯绝缘层161可提供其中设置电抗组件120的腔。也就是说，电抗组件120可构建在通过第一连接构件190a、第二连接构件180a和芯构件160a形成的基板中。
因此，前端模块100a不需要提供在其上布置电抗组件120的附加的上表面和下表面。因此，前端模块100a可针对其尺寸具有进一步改善的性能。
例如，芯绝缘层161具有相对大的厚度H6，并且因此可为腔提供更大的稳定性。可减少因腔的提供而引起的基板的翘曲。
例如，腔可被实现为完全穿过芯绝缘层161的贯穿腔或下面将参照图4至图5D描述的盲腔。
可通过从芯绝缘层161的上表面到芯绝缘层161的下表面去除芯绝缘层161的特定区域来形成贯通腔。然后可将支撑膜设置在芯绝缘层161的下表面或上表面上。电抗组件120可设置在支撑膜的上表面或下表面上。例如，可通过以下方式形成贯通腔：具有突出结构的机器在该机器向下推进特定区域时，在特定区域上照射激光或者若干细颗粒在特定区域上强烈碰撞。
例如，电抗组件120可设置为在竖直方向(例如，z方向)上与射频组件110重叠。因此，可简化射频组件110和电抗组件120之间的电路径，并且可减小射频组件110和电抗组件120之间的电长度。因此，前端模块100a可使由于射频组件110和电抗组件120之间的电长度以及电连接路径的寄生阻抗引起的传输损耗最小化，从而使得更有效地改善电特性。
参照图1A，前端模块100a还可包括电连接结构130和包封剂142a。
电连接结构130可包括至少一个第一电连接结构131、至少一个第二电连接结构132和至少一个第三电连接结构133。例如，电连接结构130可实现为焊球、垫、焊盘等，并且电连接结构130的至少一部分可具有比布线层低的熔点。
第一电连接结构131可设置在基板的下表面(例如，最下面的第一绝缘层191的下表面)上，并且可配置作为用于从外部输入前端模块100a的RF信号/将前端模块100a的RF信号输出到外部的路径。也就是说，基板可通过第一电连接结构131接收放大之前或滤波之前的RF信号，并且可通过基板的下表面上的第一电连接结构131提供被放大或被滤波的RF信号。
第二电连接结构132可形成在基板的下表面(例如，最下面的第一绝缘层191的下表面)上，并且可支撑前端模块100a在不同基板上的安装。第三电连接结构133可形成在最上面的第二绝缘层181的上表面上，并且可支撑射频组件110在基板上的安装。
包封剂142a可密封射频组件110的至少一部分。例如，包封剂142a可通过感光包封剂(PIE)、味之素堆积膜(ABF)、环氧树脂模塑料(EMC)等实现。例如，包封剂142a的一部分可填充在腔中的电抗组件120的不位于其中的间隙中。
参照图1B，根据实施例的前端模块100b可具有省略了图1A中所示的电感器的结构，并且电抗组件120与图1A的电感器类似地起作用。
射频组件110可包括射频滤波器110b，而不是图1A中所示的射频放大器。射频滤波器110b可配置为对输入RF信号的主频带之外的一个或更多个频带进行滤波。
例如，射频滤波器110b可具有与主频带的最小频率和/或最大频率对应的谐振频率和/或反谐振频率，并且可具有基于谐振频率和/或反谐振频率的衰减特性(例如，截止频率处的S参数的梯度，或裙边特性)。例如，射频滤波器110b可包括体声波(BAW)谐振滤波器。
由于射频滤波器110b的性能可由于衰减特性变强或插入损耗减小而改善，因此用于提供谐振频率和/或反谐振频率的装置可改善射频滤波器110b的性能。
用于提供谐振频率和/或反谐振频率的装置的尺寸可相对大且可具有不同于射频滤波器110b的滤波特性(例如，BAW谐振滤波器的特性)的无源特性。因此，用于提供谐振频率和/或反谐振频率的装置的至少一部分可与射频滤波器110b分开，以减小射频滤波器110b的尺寸或总体上改善射频滤波器110b的性能(例如，衰减特性或插入损耗)。
由于电抗组件120的电抗可对应于谐振频率和/或反谐振频率，因此电抗组件120向射频滤波器110b提供电抗以改善衰减特性。电抗组件120的高Q因数可减小射频滤波器110b的插入损耗。
芯绝缘层161可提供其中设置电抗组件120的腔。也就是说，电抗组件120可构建在通过第一连接构件190a、第二连接构件180a和芯构件160a形成的基板中。
因此，前端模块100b不需要提供在其上布置电抗组件120的附加的上表面和下表面。因此，前端模块100b可针对其尺寸具有高性能。
例如，芯绝缘层161具有相对大的厚度，并且因此可为腔提供更大的稳定性。可减少因腔的提供引起的基板的翘曲。
例如，芯绝缘层161的相对大的厚度可进一步增加电抗组件120的电抗的大小，并且促进相对高于电容器的电感器的安装。
参照图1C，根据实施例的前端模块100c可具有其中省略了图1A和图1B中所示的电抗组件和腔并且增加了电感器126与接地面127b之间的距离的结构，并且因此针对其尺寸具有改善的性能。
例如，接地面127b可电连接到射频组件110，并且可向射频组件110提供接地。
例如，接地面127b可设置为在芯构件160a的一个表面的法线方向(例如，z方向)上与电感器126的至少一部分重叠。因此，接地面127b可向整个前端模块100c提供更稳定的接地，并且可简化用于接地的布线层的布线。
参照图1D，根据实施例的前端模块100d可具有其中电感器126设置在比图1A中所示的电感器低的高度上的结构。也就是说，电感器126可嵌在通过第一连接构件190a、第二连接构件180a和芯构件160a形成的基板中。例如，电感器126可设置在第二连接构件180a中。
图2是示出根据实施例的前端模块100e的腔覆盖金属层151a、第二电抗组件120b和第二射频组件110c的侧视图。
参照图2，与图1A的前端模块100a相比，前端模块100e还可包括至少一个腔覆盖金属层151a、至少一个第二电抗组件120b以及至少一个第二射频组件110c。
腔覆盖金属层151a的至少一部分可设置在电抗组件120的一个表面上并且位于第一连接构件190a和第二连接构件180a之间。腔覆盖金属层151a可用于形成将参照图4至图5D描述的盲腔。
由于腔覆盖金属层151a可在芯构件160a中形成腔期间停止腔的形成，因此可减小电抗组件120与芯构件160a中的腔之间的尺寸差异，从而进一步提高包括芯构件160a的基板的稳定性并且减小基板的尺寸。
根据设计，芯构件160a可具有其中形成多个腔的结构，并且前端模块100e可包括独立地设置在多个腔中的第一电抗组件120a和第二电抗组件120b。
在这方面，可使前端模块100e能够顺利地实现更多数量的射频组件，并且可具有进一步改善的性能或减小的射频组件110的尺寸，或者执行更多的操作。
射频组件110的射频放大器110a和射频滤波器110b可设置在基板的第二连接构件180a的上表面上，并且第二射频组件110c可安装在基板的第一连接构件190a的下表面上。例如，第二射频组件110c可配置为执行与射频放大器110a或射频滤波器110b的操作不同的操作(例如，发送/接收切换)。
因此，前端模块100e可根据射频组件的数量来抑制尺寸的增加。因此，前端模块100e可针对其性能具有减小的尺寸。
前端模块100e可具有与图1A、图1C和图1D的实施例中的电感器126的类型不同的类型的安装电感器128。也就是说，包括在前端模块100e中的电感器128的类型没有特别限定。
图3A和图3B是根据实施例的前端模块的平面图。
参照图3A，电感器126可实现为从第二连接构件180a的第二布线层182延伸的线圈图案。
电感器126的至少一部分可在竖直方向(例如，z方向)上与接地面127b重叠。
参照图3B，芯绝缘层161可围绕电抗组件120a并且可提供其中设置芯过孔163的空间。芯过孔163可电连接到图3A中所示的电感器126的端部。
图4是根据实施例的前端模块100f的其中设置有盲腔的基板的侧视图。
参照图4，前端模块100f可包括第一连接构件190b、第二连接构件180b、第三连接构件170b和芯构件160b。
第三连接构件170b可具有其中至少一个第三绝缘层171和至少一个第三布线层172交替地堆叠的第三结构，并且第三连接构件170b还可包括第三过孔173，第三过孔173连接到至少一个第三布线层172并且设置为穿过至少一个第三绝缘层171。
第一电抗组件120a和第二电抗组件120b可独立地设置在多个腔中。芯构件160b和第三连接构件170b可围绕多个腔。
例如，通过第一连接构件190b、第二连接构件180b、第三连接构件170b和芯构件160b形成的基板可通过下面的工艺来提供多个腔：在其中设置有第二连接构件180b、第三连接构件170b和芯构件160b的构造中去除与多个腔对应的区域。
腔覆盖金属层151a可用于停止去除对与多个腔对应的区域的工艺，并且可通过粘合层152a附接到第一电抗组件120a和第二电抗组件120b。包封剂141可填充在多个腔的第一电抗组件120a和120b不位于其中的一部分中。
在腔的水平方向上的总宽度与基板的在水平方向上的总宽度相比大幅增加的情况下，可能降低基板的结构稳定性，并且可能存在基板翘曲的更高风险。与贯通腔相比，前端模块100f的盲腔可对通过第一连接构件190b、第二连接构件180b、第三连接构件170b和芯构件160b形成的基板中的结构稳定性或翘曲发生的可能性具有相对不显著的影响。
因此，即使当基板在水平方向上的总宽度小时，盲腔也可在水平方向上具有相对大的宽度。此外，即使当基板的水平方向上的总宽度小时，也可容易地增加盲腔的数量。
因此，前端模块100f可抑制由于第一电抗组件120a和第二电抗组件120b的存在而导致的尺寸增加，并且可针对其性能而具有减小的尺寸。
图5A至图5D是示出根据实施例的图4中示出的前端模块100f的制造工艺的侧视图。
参照图5A，可在第一操作1001中去除芯构件1160a中的其中将要设置芯过孔的部分。
参照图5A，在第二操作1002中，可形成穿过芯构件1160a的芯过孔1163，并且腔覆盖金属层1151和第二布线层1182可设置在芯构件1160a的上表面上，同时第三布线层1172设置在芯构件1160a的下表面上。
参照图5A，在第三操作1003中，可在芯构件1160a的下表面上设置第三绝缘层1171并且可在第三绝缘层1171中形成第三过孔1173。可在芯构件1160a的上表面上设置第二绝缘层1181，并且可在第二绝缘层1181中形成第二过孔1183。因此，可形成第三连接构件1170a的部分层和第二连接构件1180a的部分层。
参照图5B，在第四操作1004中，可增加第三绝缘层1171和第二绝缘层1181中的每个的厚度，并且可进一步堆叠第三布线层1172和第二布线层1182，同时可延长第三过孔1173和第二过孔1183。因此，可增加第三连接构件1170b的堆叠数量，并且可增加第二连接构件1180b的堆叠数量。
参照图5B，在第五操作1005中，可在芯构件1160b和第三连接构件1170c中形成第一腔和第二腔。例如，可通过使若干细颗粒或激光沿着+z方向碰撞在第三连接构件1170c和芯构件1160b的特定区域上而形成第一腔和第二腔。
参照图5B，在第六操作1006中，可在第一腔和第二腔中设置粘合层1152，并且可在第一腔和第二腔中分别设置第一电抗组件1120a和第二电抗组件1120b。
参照图5C，在第七操作1007中，可在第一腔和第二腔中的第一电抗组件1120a和第二电抗组件1120b不位于其中的部分中填充第一包封剂1141。
参照图5C，在第八操作1008中，可在第三连接构件1170c的下表面上设置第一绝缘层1191a，并且第一绝缘层1191a可具有用于设置第一过孔的空间1193a。因此，可形成第一连接构件1190a的部分层。
参照图5D，在第九操作1009中，可通过增加第一绝缘层1191a的厚度来形成第一绝缘层1191b，并且可在第一绝缘层1191b中形成第一布线层1192b和第一过孔1193b。因此，可增加第一连接构件1190b的堆叠数量。
参照图5D，在第十操作1010中，可通过增加第一绝缘层1191b的厚度来形成第一绝缘层1191c，并且可在第一绝缘层1191c中形成第一布线层1192c和第一过孔1193c。因此，可进一步增加第一连接构件1190c的堆叠数量。
图6是示出根据实施例的安装在基底基板200a上的前端模块100f的侧视图。
参照图6，前端模块100f可安装在基底基板200a的上表面上。基底基板200a可具有其中第四绝缘层201、第四布线层202和第四布线过孔203组合的结构，并且可具有与PCB的结构类似的结构。
多个第四电连接结构230可设置在基底基板200a的下表面上，并且可电连接到第四布线层202和第四过孔203。
多个第四电连接结构230可支撑片式天线的安装，并且片式天线可远程地发送和/或接收第二RF信号。此外，多个第四电连接结构230中的一部分可用作输入和/或输出基础信号的路径。
根据设计，片式天线可用实现为基底基板200a的第四布线层202上的图案的贴片天线图案代替。
基底基板200a可设置在电子设备中，并且可用作电子设备的通信装置的一部分。电子设备可以是智能电话、个人数字助理、数字摄像机、数码相机、网络系统、计算机、监视器、平板电脑、膝上型计算机、上网本、电视机、视频游戏机、智能手表或汽车设备，但不限于这些示例。
图7A是示出根据实施例的前端模块的改善的插入损耗的曲线图。
参照图7A，第二曲线S12表示在电感器和接地面之间的距离约为105μm的情况下射频滤波器的插入损耗(IL)，第一曲线S11表示在电感器和接地面之间的距离约为147μm的情况下射频滤波器的插入损耗(IL)。
第二曲线S12在3.8GHz处的插入损耗(IL)可以是大约0.287dB，但是第一曲线S11在3.8GHz处的插入损耗(IL)可以是大约0.086dB。
根据实施例，前端模块的电感器和接地面之间的距离可延伸至147μm，并且因此与电感器和接地面之间的距离为105μm的构造相比，可具有改善了约0.2dB的插入损耗。
此外，与对应于第二曲线S12的前端模块的射频放大器消耗的电流相比，根据实施例的对应于第一曲线S11的前端模块的射频放大器消耗的电流可减少约6mA。
图7B是示出根据实施例的前端模块的改善的Q因数的曲线图。
参照图7B，第四曲线S22表示在电感器和接地面之间的距离约为105μm的情况下的Q因数，第三曲线S21表示在电感器和接地面之间的距离约为147μm的情况下的Q因数。
第四曲线S22在3.8GHz处的Q因数可以是大约37.32，但是第三曲线S21在3.8GHz处的Q因数可以是大约43.27。
根据这里公开的实施例的前端模块的电感器和接地面之间的距离可从105μm延伸到147μm，并且因此可设置有Q因数提高了15％到20％的电感器。
这里所公开的布线层、过孔、接地面和电感器可包含金属(例如，导电材料(诸如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)，或者Al、Ag、Sn、Au、Ni、Pb或Ti的合金)，并且可通过镀覆方法(诸如，化学气相沉积(CVD)、物理气相沉积(PVD)、溅射法、减成法、加成法、半加成工艺(SAP)、改进的半加成工艺(MSAP))等形成，但不限于这些示例。
这里公开的绝缘层可通过热塑性树脂(诸如半固化片、FR-4)、热固性树脂(诸如环氧树脂)、其中热固性树脂或热塑性树脂与无机填料一起浸在芯材料(诸如，玻璃纤维、或玻璃布或玻璃织物)等中的树脂(味之素堆积膜(ABF)、双马来酰亚胺三嗪(BT))、感光介电(PID)树脂、覆铜层压板(CCL)、陶瓷基绝缘材料等来实现。
这里公开的RF信号可具有根据诸如以下协议的形式：无线保真(Wi-Fi；电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX；IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协、5G协议以及在上述协议之后指定的任意其他无线协议和有线协议，但不限于这些示例。此外，RF信号的频率没有特别限制。
这里公开的根据实施例的前端模块可针对其性能具有大幅减小的尺寸。
例如，这里公开的根据实施例的前端模块可为具有进一步改善的Q因数的电抗组件或电感器有效地提供空间。
此外，根据这里公开的实施例的前端模块可在组件之间具有简化的电连接路径，并且因此可具有电连接路径的进一步减小的传输损耗。
虽然本公开包括具体示例，但是在理解本申请的公开内容之后将显而易见的是，在不脱离权利要求及其等同物的精神和范围的情况下，可在这些示例中做出形式和细节上的各种改变。这里所描述的示例将仅被认为是描述性含义，而不是出于限制的目的。每个示例中的特征或方面的描述将被认为是可适用于其他示例中的类似特征或方面。如果按照不同的顺序执行描述的技术，和/或如果按照不同的方式组合所描述的系统、架构、设备或电路中的组件，和/或由其他组件或其等同物来替换或者补充所描述的系统、架构、设备或电路中的组件，则可获得合适的结果。此外，各个实施例可彼此组合。例如，在上述实施例中公开的接地层、电感器等可在一个前端模块中彼此组合使用。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同物限定，并且在权利要求及其等同物的范围内的全部变型将被解释为包含在本公开中。

Claims (19)

1.一种前端模块，包括：
基板，所述基板包括：
第一连接构件，具有第一堆叠结构，在所述第一堆叠结构中，至少一个第一绝缘层和至少一个第一布线层交替地堆叠；
第二连接构件，具有第二堆叠结构，在所述第二堆叠结构中，至少一个第二绝缘层和至少一个第二布线层交替地堆叠；以及
芯构件，设置在所述第一连接构件和所述第二连接构件之间；
射频组件，安装在所述基板的第一表面上并且被配置为对输入射频信号的主频带进行放大或者对所述主频带之外的一个或更多个频带进行滤波；
电感器，设置在所述芯构件的第一表面的上方并且电连接到所述射频组件；以及
接地面，设置在所述芯构件的第二表面上，
其中，所述芯构件包括比所述至少一个第一绝缘层和所述至少一个第二绝缘层中的绝缘层厚的芯绝缘层。
2.根据权利要求1所述的前端模块，其中，所述接地面设置为在所述芯构件的所述第一表面的法线方向上与所述电感器的至少一部分重叠。
3.根据权利要求1所述的前端模块，其中，所述接地面电连接到所述射频组件。
4.根据权利要求1所述的前端模块，其中，所述基板被配置为通过所述基板的第二表面接收放大之前的射频信号或滤波之前的射频信号，并且通过所述基板的所述第二表面提供经放大的射频信号或经滤波的射频信号。
5.根据权利要求4所述的前端模块，所述前端模块还包括安装在所述基板的所述第二表面上的第二射频组件。
6.根据权利要求1所述的前端模块，所述前端模块还包括电连接到所述射频组件的电抗组件，
其中，所述芯绝缘层设置有腔，所述电抗组件设置在所述腔中。
7.根据权利要求6所述的前端模块，其中，所述基板还包括第三连接构件，所述第三连接构件设置在所述第一连接构件和所述芯构件之间，并且所述第三连接构件具有至少一个第三绝缘层和至少一个第三布线层交替堆叠的第三堆叠结构，并且
其中，所述芯绝缘层和所述第三连接构件围绕所述腔。
8.根据权利要求6所述的前端模块，其中，所述基板包括金属层，所述金属层覆盖所述腔并且设置在所述第一连接构件和所述第二连接构件之间，并且
其中，所述金属层的至少一部分设置在所述电抗组件的一个表面上。
9.根据权利要求1-8中任意一项所述的前端模块，其中，所述电感器与所述接地面之间的距离大于105μm。
10.根据权利要求1-8中任意一项所述的前端模块，其中，所述电感器与所述接地面之间的距离为约147μm。
11.根据权利要求1-8中任意一项所述的前端模块，其中，所述电感器设置在所述基板的所述第一表面上或者嵌在所述基板中。
12.一种前端模块，包括：
基板，所述基板包括：
第一连接构件，具有第一堆叠结构，在所述第一堆叠结构中，至少一个第一绝缘层和至少一个第一布线层交替地堆叠；
第二连接构件，具有第二堆叠结构，在所述第二堆叠结构中，至少一个第二绝缘层和至少一个第二布线层交替地堆叠；以及
芯构件，设置在所述第一连接构件和所述第二连接构件之间；
射频组件，安装在所述基板的第一表面上并且被配置为对输入射频信号的主频带进行放大或者对所述主频带之外的一个或更多个频带进行滤波；以及
电抗组件，电连接到所述射频组件，
其中，所述芯构件包括比所述至少一个第一绝缘层和所述至少一个第二绝缘层中的绝缘层厚的芯绝缘层，并且所述芯绝缘层设置有腔，所述电抗组件设置在所述腔中。
13.根据权利要求12所述的前端模块，其中，所述基板还包括第三连接构件，所述第三连接构件设置在所述第一连接构件与所述芯构件之间，并且所述第三连接构件具有至少一个第三绝缘层和至少一个第三布线层交替堆叠的第三堆叠结构，并且
其中，所述芯绝缘层和所述第三连接构件围绕所述腔。
14.根据权利要求12所述的前端模块，其中，所述基板还包括金属层，所述金属层覆盖所述腔并且设置在所述第一连接构件和所述第二连接构件之间，并且
其中，所述金属层的至少一部分设置在所述电抗组件的一个表面上。
15.根据权利要求12所述的前端模块，其中，所述基板被配置为通过所述基板的第二表面接收放大之前的射频信号或滤波之前的射频信号，并且通过所述基板的所述第二表面提供经放大的射频信号或经滤波的射频信号。
16.根据权利要求15所述的前端模块，所述前端模块还包括安装在所述基板的所述第二表面上的第二射频组件。
17.根据权利要求12-16中任意一项所述的前端模块，所述前端模块还包括电连接到所述射频组件的第二电抗组件，
其中，所述芯绝缘层设置有第二腔，所述第二电抗组件设置在所述第二腔中。
18.根据权利要求12-16中任意一项所述的前端模块，所述前端模块还包括电感器，所述电感器设置在所述芯构件的第一表面的上方并且电连接到所述射频组件。
19.根据权利要求12-16中任意一项所述的前端模块，所述前端模块还包括接地面，所述接地面设置在所述芯构件的第二表面上并且电连接到所述射频组件。
CN202011083118.7A 2020-02-05 2020-10-12 前端模块 Pending CN113225893A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20200013842 2020-02-05
KR10-2020-0013842 2020-02-05
KR10-2020-0040211 2020-04-02
KR1020200040211A KR20210099985A (ko) 2020-02-05 2020-04-02 프론트-엔드 모듈

Publications (1)

Publication Number Publication Date
CN113225893A true CN113225893A (zh) 2021-08-06

Family

ID=77063005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011083118.7A Pending CN113225893A (zh) 2020-02-05 2020-10-12 前端模块

Country Status (2)

Country Link
US (1) US11502710B2 (zh)
CN (1) CN113225893A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115208431A (zh) * 2022-09-16 2022-10-18 深圳新声半导体有限公司 一种射频前端模组基板及制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102695146B1 (ko) * 2020-04-02 2024-08-13 삼성전기주식회사 칩 안테나

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090066361A (ko) 2007-12-19 2009-06-24 광운대학교 산학협력단 트리플렉서
JP2013093345A (ja) * 2011-10-24 2013-05-16 Hitachi Ltd 光モジュールおよび多層基板
US8890628B2 (en) * 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
JP5261624B1 (ja) * 2012-11-05 2013-08-14 太陽誘電株式会社 回路モジュール
KR101472638B1 (ko) 2012-12-31 2014-12-15 삼성전기주식회사 수동소자 내장기판
JP2014170893A (ja) * 2013-03-05 2014-09-18 Taiyo Yuden Co Ltd カメラモジュール
JP5456935B1 (ja) * 2013-10-30 2014-04-02 太陽誘電株式会社 回路モジュール
US10594019B2 (en) * 2016-12-03 2020-03-17 International Business Machines Corporation Wireless communications package with integrated antenna array
KR102101420B1 (ko) 2018-04-10 2020-05-15 알에프코어 주식회사 열방출을 향상시키는 반도체 패키지 구조
WO2019215988A1 (ja) * 2018-05-10 2019-11-14 株式会社村田製作所 高周波モジュール
US11081453B2 (en) * 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
US11031345B2 (en) * 2018-08-14 2021-06-08 Medtronic, Inc. Integrated circuit package and method of forming same
US12074123B2 (en) * 2020-04-03 2024-08-27 Macom Technology Solutions Holdings, Inc. Multi level radio frequency (RF) integrated circuit components including passive devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115208431A (zh) * 2022-09-16 2022-10-18 深圳新声半导体有限公司 一种射频前端模组基板及制备方法
CN115208431B (zh) * 2022-09-16 2022-11-25 深圳新声半导体有限公司 一种射频前端模组基板及制备方法

Also Published As

Publication number Publication date
US11502710B2 (en) 2022-11-15
US20210242892A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
JP5175260B2 (ja) 液晶性ポリマー及び多層ポリマーベースの無線周波／無線マルチバンド用途の受動信号処理コンポーネント
KR101079347B1 (ko) 다층의 유기 적층물을 이용하여 제조되는 집적 수동디바이스
US7489914B2 (en) Multi-band RF transceiver with passive reuse in organic substrates
KR101647852B1 (ko) 반도체 소자 및 그 제조방법
US6982612B2 (en) Duplexer and communication apparatus with a matching circuit including a trap circuit for harmonic suppression
JP2020102693A (ja) 高周波モジュールおよび通信装置
KR100725349B1 (ko) 분파기, 통신기
JP5230270B2 (ja) 分波器および無線通信機器
KR20110136700A (ko) 반도체 소자 및 그 제조 방법
SG172671A1 (en) Semiconductor device having balanced band-pass filter implemented with lc resonators
US20220021128A1 (en) Antenna apparatus
CN113225893A (zh) 前端模块
KR20230037543A (ko) 캡슐화 층에 위치된 인덕터 및 커패시터를 포함하는 기판
KR101522994B1 (ko) Ｆｂａｒ 듀플렉서 모듈 및 그 제조 방법
KR100803219B1 (ko) 듀플렉서 및 상기 듀플렉서를 구비한 휴대형 통신장치
US9190340B2 (en) Semiconductor device and method of forming RF FEM and RF transceiver in semiconductor package
US20210151889A1 (en) Antenna apparatus
CN113839193A (zh) 片式天线以及包括片式天线的天线模块和电子装置
US20140197915A1 (en) Electronic component
KR20210099985A (ko) 프론트-엔드 모듈
WO2022044532A1 (ja) 高周波モジュール、通信装置、及び、複数の高周波モジュールの製造方法
WO2022209749A1 (ja) 高周波モジュール及び通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination