CN113204082A - 光子半导体装置的制造方法 - Google Patents
光子半导体装置的制造方法 Download PDFInfo
- Publication number
- CN113204082A CN113204082A CN202110481460.0A CN202110481460A CN113204082A CN 113204082 A CN113204082 A CN 113204082A CN 202110481460 A CN202110481460 A CN 202110481460A CN 113204082 A CN113204082 A CN 113204082A
- Authority
- CN
- China
- Prior art keywords
- optical device
- mounting
- coupling
- substrate
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/4244—Mounting of the optical elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4266—Thermal aspects, temperature control or temperature monitoring
- G02B6/4268—Cooling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06E—OPTICAL COMPUTING DEVICES; COMPUTING DEVICES USING OTHER RADIATIONS WITH SIMILAR PROPERTIES
- G06E3/00—Devices not provided for in group G06E1/00, e.g. for processing analogue or hybrid data
- G06E3/008—Matrix or vector computation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/067—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- Biophysics (AREA)
- Mathematical Physics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Computing Systems (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- Computational Linguistics (AREA)
- Neurology (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Optical Couplings Of Light Guides (AREA)
- Semiconductor Lasers (AREA)
Abstract
本发明涉及光子集成电路领域,其提供了一种光子半导体装置的制造方法,包括:准备基板;在所述基板上通过无源耦合的对位方式安装一部分光学器件;在所述基板上通过有源耦合的对位方式安装剩余部分的光学器件的至少一部分光学器件。本发明的实施方式通过无源耦合与有源耦合结合的方式安装光学器件,有效地提高了光子半导体装置的封装效率。
Description
技术领域
本发明涉及光子集成电路领域,更为具体而言,涉及一种光子半导体装置的制造方法。
背景技术
近年来,人工智能技术快速发展,其中涉及的某些神经网络算法需要进行大量矩阵运算,这对处理器芯片的算力提出了很高的要求,目前已有基于图形处理单元(GPU)、现场可编程逻辑门阵列(FPGA)等开发出的专用于进行矩阵运算的处理器,上述芯片在物理实现上主要基于CMOS晶体管组成的集成电路。
目前,已有提出用光子计算进行上述计算,光子计算以光作为信息的载体,通过光学器件实现光的传输、计算等。在对光学器件进行安装时,需要对各器件进行准确的对位,采用合适手段进行安装,以保证光的正常传播以及光子计算的正常运行。
发明内容
本发明实施方式提供了一种光子半导体装置的制造方法,对装置中一部分光学器件/附加组件采取无源耦合的对位方式,而对一部分光学器件则采取有源耦合的对位方式,兼顾了安装效率和对位的准确性;另外,还通过合适的粘胶设置,避免溢胶产生的短路或电连接不稳定问题。
一方面,根据本发明实施方式,一种光子半导体装置的制造方法包括:
准备基板;
在所述基板上通过无源耦合的对位方式安装一部分光学器件;
通过有源耦合的对位方式安装剩余部分的光学器件中的至少一部分。
其中,“一部分光学器件”,指代光学器件中的至少一个;“剩余部分的光学器件的至少一部分”,指代其它待安装光学器件的至少一个。
在本发明的一些实施方式中,通过所述无源耦合或所述有源耦合的对位方式安装的光学器件中,至少有一个是半导体光学器件;所述有源耦合包括至少一次有源耦合工序;在所述有源耦合工序中,存在:(1)在一个时间段内仅移动一个光学器件进行有源耦合,以使该一个光学器件实现对位,或(2)在一个时间段内,移动两个以上的光学器件。
在本发明的一些实施方式中,所述通过无源耦合的对位方式安装一部分光学器件,包括采用无源耦合的对位方式安装PIC芯片、光源组件、棱镜、透镜中的一种或多种光学器件;和/或,所述通过有源耦合的对位方式安装剩余部分的光学器件中的至少一部分光学器件,包括采用有源耦合的对位方式安装透镜、棱镜中的一种或多种。
在本发明的一些实施方式中,所述通过无源耦合的对位方式安装一部分光学器件包括安装第一PIC芯片、第一光源组件、第一棱镜中的至少一个,以及所述通过有源耦合的对位方式安装剩余部分的光学器件中的至少一部分光学器件包括安装第一透镜;或所述通过无源耦合的对位方式安装一部分光学器件包括安装第一PIC芯片、第一光源组件、第一透镜中的至少一个,以及所述通过有源耦合的对位方式安装剩余部分的光学器件中的至少一部分光学器件包括安装第一棱镜。
在本发明的一些实施方式中,在所述基板上,通过无源耦合的对位方式安装附加组件;或通过所述无源耦合的对位方式安装的光学器件中,至少有一个是半导体光学器件;或通过所述有源耦合的对位方式安装的光学器件中,至少有一个是半导体光学器件。
在本发明的一些实施方式中,通过无源耦合的对位方式安装所述附加组件包括安装底板、透镜底座、制冷器组件中的至少一种。
另一方面,根据本发明的实施方式,一种光子半导体装置的制造方法包括:
准备基板;
在所述基板上安装第一光学器件和/或第一附加组件;
在所述基板上安装第二光学器件和/或第二附加组件;
所述第一光学器件和/或第一附加组件与所述第二光学器件和/或第二附加组件相邻,安装第一光学器件和/或第一附加组件的过程中使用具有导电特性的散热胶;
安装第二光学器件和/或第二附加组件的过程中采用绝缘胶。
在本发明的一些实施方式中,所述第一光学器件、第一附加组件、第二光学器件、第二附加组件的选取满足以下一个或多个条件:
(1),所述第一光学器件选自光源芯片或PIC芯片;
(2),所述第一附加组件选自制冷器组件;
(3),所述第二光学器件为透镜;
(4),所述第二附加组件为透镜底座。
在本发明的一些实施方式中,通过无源耦合的对位方式安装第一光学器件和/或第一附加组件;和/或,通过有源耦合的对位方式安装第二光学器件和/或第二附加组件;和/或,在所述基板上安装第三光学器件,所述第三光学器件包括PIC芯片。
再一方面,根据本发明的实施方式,一种光子计算装置的制造方法,采用上述任意一些实施方式的制造方法制造所述光子计算装置;其中,所述基板包含布线结构。
采用本发明实施方式具有以下有益效果:
在光子半导体装置的制造过程中,对部分光学器件通过无源耦合进行对位安装,对部分光学器件(例如透镜)通过有源耦合进行对位安装,提高了封装效果;还可在有源耦合的步骤中仅移动一个待耦合部件进行耦合,避免同时移动多个部件进行有源耦合时可能出现的难以对准问题,提高了制造/封装效率。
另外,在安装所述光学器件(或附加组件)的过程中,对于具有导电特性散热胶固定的部件,其相邻的光学器件(或其它附加组件)采用绝缘胶进行固定,从而避免由于两个相邻元器件之间对于溢胶的挤压而使得胶水爬升到元器件内部,导致元器件短路。例如,制冷器组件和透镜底座均采用导热银胶固定,所述导热银胶具有一定导电性,制冷器组件和透镜底座靠得非常近,封装时溢出导热银胶被挤压到制冷器组件中部的半导体柱子上,造成制冷器组件的PN结短路,而本发明实施方式的透镜底部选用绝缘胶,溢出的绝缘胶不会使制冷器组件的PN结短路。
本发明虽然基于光子计算装置提出,但是亦可用于其它光子半导体装置制造的过程中。
本发明实施方式的各个方面、特征、优点等将在下文结合附图进行具体描述。根据以下结合附图的具体描述,本发明的上述方面、特征、优点等将会变得更加清楚。
附图说明
图1是根据本发明的一种实施方式的光子半导体装置的制造方法的流程图;
图2示出了执行图1所示的制造方法的一些步骤后所述光子半导体装置的部分结构;
图3示出了在图2所示的结构的基础上进一步执行图1所示的制造方法的一些步骤后所述光子半导体装置的部分结构;
图4示出了在图3所示的结构的基础上进一步执行图1所示的制造方法的一些步骤后所述光子半导体装置的部分结构;
图5示出了在图3所示的结构的基础上进一步执行图1所示的制造方法的一些步骤后所述光子半导体装置的结构。
具体实施方式
为了便于理解本发明技术方案的各个方面、特征以及优点,下面结合附图对本发明进行具体描述。应当理解,下述的各种实施方式只用于举例说明,而非用于限制本发明的保护范围。
在本发明的一种实施方式中,制造光子半导体装置的方法包括:
S101,准备基板;
S102,在所述基板上通过无源耦合的对位方式安装一部分光学器件;
S103,在所述基板上通过有源耦合的对位方式安装剩余部分的光学器件中的至少一部分光学器件。
其中,基板可以包括已经安装好的光学器件或附加组件。另外,所述基板可包含电学布线结构,所述电学布线结构示例性的可以是焊料球,设置于基板开口中的导电结构,导电凸起等,基板内部/基板正面/基板背面的布线图案等。
上述S101、S102、S103仅表示对技术手段进行编号,而不表示按照编号顺序执行相关步骤。在一些实施例中,S102中无源耦合对位安装的光学器件包括第一光学器件、第二光学器件,S103中有源耦合对位安装的光学器件包括第三光学器件,安装的顺序可以是先无源耦合对位安装第一光学器件,再有源耦合对位安装第三光学器件,然后无源耦合对位安装第二光学器件。
对于有步骤顺序限定的方案,下文会特别指出步骤顺序,例如,图1示出了一种执行顺序的流程图(如图1中箭头表示执行顺序),该方案中包含了以步骤S101、S102、S103的顺序执行相关步骤。应当理解,本发明的制造光子半导体装置的方法并非必须按照图1所示的顺序执行。在本发明的可选实施方式中,也可以先执行S103,再执行S102,对此,S103中的“剩余部分”仅是指在S102所涉及的范围之外的其他光学器件。在本发明的其他可选实施方式中,在准备好基板后,可以先采用无源耦合的对位方式安装一些光学器件,然后采用有源耦合的对位方式安装一些光学器件,最后对剩余的光学器件再采用无源耦合的对位方式进行安装。
在一些实施例中,步骤S102/S103中安装的光学器件可选自第一光学器件、第二光学器件、第三光学器件、第四光学器件。光学器件通常理解为光产生/输出器件或者与光发生耦合的器件,可以是例如光源芯片或包括光源芯片的光源组件,在某些情况下,光源组件可以仅由光源芯片构成,光学器件还可以是透镜、棱镜、光子集成电路芯片(PIC)、光纤、光调制器、反射器等、导光结构等。其中,光源芯片可以用于产生光(也可认为是输出光),在某些情况下,光子集成电路(PIC)则既可以耦合光,又可以产生光输出。在制造光子半导体装置的方法中,通过无源耦合或有源耦合的对位方式安装的光学器件中,至少有一个是半导体材料制成的光学器件(即半导体光学器件)。在一些实施例中,制造光子半导体装置包括准备光学器件,所述光学器件中至少一个是半导体光学器件。在一些实施例中,无源耦合对位安装的光学器件包括第一光学器件,有源耦合对位安装的光学器件包括第二光学器件,其中第一光学器件是半导体光学器件和/或第二光学器件是半导体光学器件。
在安装光学器件的过程中,所述光学器件中的一部分采用无源耦合的对位方式进行安装,一部分采用有源耦合的对位方式进行安装。避免同时移动多个部件进行有源耦合时可能出现的难以对准问题,本发明实施方式提高了制造/封装效率。
在许多情况下,无源耦合的安装过程中可以包括同时移动两个或两个以上部件(光学器件和/或附加组件等)的例子,类似的,有源耦合的安装也可以同时移动两个或两个以上部件的例子,以此实现在整个光通路上相关部件的对准。
在某些情况下,发明人发现,在对两个以上的光学器件进行安装时(例如待安装的包括第一光学器件,第二光学器件),若同时移动两个以上的光学器件进行有源耦合对位安装,会存在信号接收端难以接收到信号或难以同时对准的问题。对此,可在一个有源耦合工序中,在其中某一时间段仅移动一个光学器件以实现对准,例如在第一有源耦合工序中,存在某一时间段仅移动第一光学器件,对其进行对位安装以实现对准。例如,其中第一有源耦合工序的时间段为T0至T5,其具有先后的时间点T0、T1、T2、T3、T4、T5,其中T0至T1时间段为准备阶段,光源关闭(或无外界光输入),第一光学器件、第二光学器件分别保持静止在P1、P2位置;在T1至T2时间段,光源保持开启状态(保持光输入状态),在该时间段内,移动第一光学器件,第二光学器件则保持静止在P2位置;在T2至T3时间段内,光源保持开启状态,移动第一光学器件使其在最终(T3时刻)处于P11位置,该P11位置为第一光学器件满足对准条件的位置,第二光学器件则始终保持静止在P2,其中对准条件指信号接收端的信号达到峰值或阈值;在T3至T4时间段内,光源保持开启状态(或保持光输入状态),移动第二光学器件,使其达到某一位置(该位置可以是满足条件,也可以未满足),第一光学器件保持静止;在T4至T5时间段内,光源开启(或保持光输入状态),第一光学器件、第二光学器件均保持静止。以上工序中第一光学器件在T2至T3过程中(子工序中)实现了对准,事实上,第一有源耦合工序也可仅由该子工序构成。在某些实施例中,例如在T3至T4的时间段内第二光学器件未实现对准(或在整个第一有源耦合工序中,第二光学器件未实现对准),则还可包括第二有源耦合工序,在该第二有源耦合工序中,存在某一时间段仅移动第二光学器件,以使得其实现对准。另外,也可以采用无源耦合工序对第一光学器件进行对位安装,而对第二光学器件进行有源耦合工序进行对位安装,在有源耦合的对位安装中存在某一时间段(或子工序)仅移动第二光学器件,这样避免同时移动第一光学器件、第二光学器件而难以准确对位。
示例性的实施例中,S101中准备好的基板,其可以已经安装有一个或多个(即两个以上)光学器件,或者,基板在制造过程中本身就包含有一个或多个(即两个以上)光学器件。
在本发明的一种实施方式中,在S102中,在所述基板上通过无源耦合的对位方式安装的部分光学器件包括PIC芯片、光源组件、透镜底座和棱镜;其中透镜底座可以为板状。在一些实施方式中,在S102中执行的步骤包括:在所述基板上采用无源耦合的对位方式安装PIC芯片和光源组件;在所述基板上,采用无源耦合的对位方式安装透镜底座,所述透镜底座在所述光源组件和所述PIC芯片之间;采用无源耦合的对位方式在所述PIC芯片上安装棱镜。上述对位安装过程中,根据不同的部件选取合适的有源耦合、无源耦合的方式对准,提高了封装效率。
在S103中,通过有源耦合的对位方式安装的光学器件包括透镜。在某些情况下,光学器件上还附带预先安装的支架,在对位安装的过程中,光学器件与支架作为一个整体光学器件的安装实质是伴随着支架的安装而完成的,这种对支架安装的步骤实质也视为对光学器件的对位安装。此处,支架也可以换成光学器件的其它附着物/固定物。
可选的,在基板上先安装有附加组件,例如透镜底座,附加组件并未实现光学功能,它们可以采用无源耦合的对位方式进行安装。示例性的,可包括步骤S104,在基板上通过无源耦合的对位方式安装透镜底座的步骤。透镜先安装在透镜底座上,然后透镜通过透镜底座安装在基板上。对应S104的步骤顺序并无特别限定。可见,在制造过程中,可结合实际需求对待安装部件采用无源耦合、有源耦合的方式进行对位安装(对准安装),对光学器件可采用有源耦合、无源耦合的方式,对附加组件则可采取无源耦合的方式。
安装透镜底座,具体而言,如图2所示,在准备的基板100上贴装底板200,并且基板100上设有各个光学器件的定位标记(未示出),包括:用于对齐PIC芯片的定位标记、用于对齐制冷器组件的定位标记、用于对齐透镜底座的定位标记等。以所述基板100上的用于对齐PIC芯片的定位标记为参考,在所述底板200上定位PIC芯片300,也就是说,以所述定位标记为参考点,在底板200上确定PIC芯片300的位置,并将PIC芯片300固定在底板200上。在本发明的一些实施方式中,可以采用导热银胶来固定所述PIC芯片300。并且,以所述基板100上的用于对齐制冷器组件的定位标记为参考,在所述底板200上定位并安装所述制冷器组件400,以及以所述基板上的用于对齐透镜底座的定位标记为参考,在所述底板200上定位并安装所述透镜底座500。在本发明的一些实施方式中,所述制冷器组件400包括半导体制冷器(TEC)及其热敏电阻(Thermistor)。在一些实施方式中,可以采用导热银胶将所述制冷器组件400固定在底板200上,采用绝缘胶将透镜底座500固定在底板200上。在本发明实施方式中,PIC芯片、制冷器组件和透镜底座没有特定的安装顺序,可以根据操作的便利性和安装有效性,按照任意顺序进行安装。另外,定位标记可以是各基板/各部件本身就带有的功能性结构,例如基板上的线路、焊球等;定位标记可以是各基板/各部件本身就固有的几何元素,例如底板的边,例如棱镜的边的一部分;也可以是额外设置的定位元素,例如基板上通过蚀刻产生的“十”字,制冷器上采用涂覆颜料产生的图形。
接着,以所述PIC芯片300上的定位标记(未示出)作为对位参考,如图3所示,在所述制冷器组件400上定位并安装所述光源组件。在一些实施方式中,所述光源组件包括贴装在所述制冷器组件400上的承载板601、以及贴装在该承载板601上的光源芯片602。在一些实施方式中,光源芯片602包括激光器芯片,激光器芯片与激光器芯片承载板之间采用共晶焊接工艺贴装到一起,组成激光器组件(COC),然后将整个激光器组件贴装到TEC上。其中,COC与TEC结合时可采用例如银胶固定,亦可采用其它导热胶。接着,在一些实施方式中,完成激光器芯片、制冷器组件、PIC芯片与基板之间的打线(wirebonding)操作(未图示)。
接着,如图4所示,将所述棱镜700对准所述PIC芯片300上的用于对齐棱镜的定位标记,将所述棱镜700固定在所述PIC芯片300上。在一些实施方式中,可以采用胶水将所述棱镜700固定在所述PIC芯片300上,所述胶水可以选取UV胶或热固化胶等。
本发明不是必须按照上述特定顺序进行安装,在本发明的可选实施方式中,可以在制冷器组件上安装光源组件后,再在底板上安装透镜底座。在本发明的其他实施方式中,也可以在所述棱镜安装在PIC芯片上后,再在底板上安装透镜底座。
在本发明的一种实施方式中,在S103中,在透镜底座上安装透镜的过程包括:如图5所示,使所述光源组件的光源芯片602发出光束,使所述光束穿过待安装的透镜800并射入所述棱镜700,所述棱镜700将所述光束耦合进入所述PIC芯片300,改变所述待安装的透镜的位置,并获取所述透镜800在不同位置时所述PIC芯片300内部的光电探测器(未示出)对所述光束的响应,根据所述响应与透镜位置的关系将所述透镜800定位在与峰值响应或大于阈值强度(某一规定值)对应的位置,并将所述透镜固定在该位置,其中阈值强度(某一规定值),可以是能够使得相关装置/PIC芯片达到特定工作状态或正常工作的条件下试验得到的值。在一些实施方式中,可以采用胶水将所述透镜800固定在透镜底座500上,所述胶水可以选取UV胶或热固化胶等。在本发明的可选实施方式中,可以通过夹爪夹取或者通过吸嘴吸取透镜800,使透镜800分别在x、y、z直角坐标系的一个或多个方向上移动,获得透镜800在各个位置点所对应的PIC芯片内PD(光电探测器)的光电流响应,并进一步建立光电流响应与透镜位置的函数关系,将透镜800定位在峰值响应点所对应的位置,然后点胶固化,实现透镜高精度的贴装。
在一些情况下,光子半导体装置在制造时需要进行较高程度的集成,例如制造光子计算芯片或者光子计算集成装置时,其包含的各部件(如光学器件、附加组件等)往往距离很近,在安装时,某些部件会有散热/传热需求,例如光源芯片、PIC芯片、制冷器组件等。具体的,制冷器组件和透镜底座均采用导热银胶固定,所述导热银胶具有一定导电性,制冷器组件和透镜底座靠得非常近,封装时溢出导热银胶被挤压到制冷器组件中部的半导体柱子/导电结构上,造成制冷器组件的PN结等短路,而本发明一个实施方式的透镜底部选用绝缘胶,溢出的绝缘胶不会使制冷器组件的PN结短路。在本发明的上述实施方式中,所述制冷器组件400和所述透镜底座500采用不同的胶水进行贴装。这是因为所述制冷器组件400和所述透镜底座500靠得非常近,如果所述透镜底座500和所述制冷器组件400均采用导热银胶,封装时溢出的导热银胶会被挤压到制冷器组件400中部的半导体柱子上,造成制冷器组件400的PN结短路,所以,在本发明的一种实施方式中,所述制冷器组件400选用导热银胶,所述透镜底座500底部选用绝缘胶,避免了所述短路。在本发明的可选实施方式中,除了所述透镜底座选用绝缘胶外,在安装所述光学器件的过程中,对于与采用导电胶固定的部件相邻的光学器件中的部分或全部,可以采用绝缘胶进行固定。在本发明的上述实施方式中,采用有源耦合的对位方式安装透镜,而对于其余光学器件均采用无源耦合的对位方式安装,由此可以在有源耦合的步骤中仅移动一个待耦合部件进行耦合,避免了现有技术同时移动多个部件进行耦合时的低效率的问题,缩短了耦合时间,提高了光子半导体装置的封装效率。本发明不限于此,在本发明的可选实施方式中,可以采用无源耦合的对位方式安装透镜,而采用有源耦合的对位方式安装棱镜。在本发明的其他实施方式中,可以对有源器件采用无源耦合的对位方式进行安装,而对无源器件可采用有源耦合的对位方式进行安装,例如,对于光路上的反射镜、校准器、耦合器等可以采用有源耦合的对位方式进行安装。
在本发明的一些实施方式中,根据上述实施方式制造的光子半导体装置包括光子计算装置。在本发明的一些实施方式中,根据上述实施方式的制造方法制造光子计算装置或其他半导体装置。
本领技术人员应当理解,以上所公开的仅为本发明的实施方式而已,当然不能以此来限定本发明之权利范围,依本发明实施方式所作的等同变化,仍属本发明权利要求所涵盖的范围。
Claims (10)
1.一种光子半导体装置的制造方法,其特征在于,所述制造方法包括:
准备基板;
在所述基板上通过无源耦合的对位方式安装一部分光学器件;
在所述基板上通过有源耦合的对位方式安装剩余部分的光学器件中的至少一部分光学器件。
2.如权利要求1所述的制造方法,其特征在于,
通过所述无源耦合或所述有源耦合的对位方式安装的光学器件中,至少有一个是半导体光学器件;
所述有源耦合包括至少一次有源耦合工序;
在所述有源耦合工序中,存在:(1)在一个时间段内仅移动一个光学器件进行有源耦合,以使该一个光学器件实现对位,或(2)在一个时间段内,移动两个以上的光学器件。
3.如权利要求1所述的制造方法,其特征在于,
所述通过无源耦合的对位方式安装一部分光学器件,包括采用无源耦合的对位方式安装PIC芯片、光源组件、棱镜、透镜中的一种或多种光学器件;和/或,
所述通过有源耦合的对位方式安装剩余部分的光学器件中的至少一部分光学器件,包括采用有源耦合的对位方式安装透镜、棱镜中的一种或多种。
4.如权利要求1所述的制造方法,其特征在于,
所述通过无源耦合的对位方式安装一部分光学器件包括安装第一PIC芯片、第一光源组件、第一棱镜中的至少一个,以及所述通过有源耦合的对位方式安装剩余部分的光学器件中的至少一部分光学器件包括安装第一透镜;
或
所述通过无源耦合的对位方式安装一部分光学器件包括安装第一PIC芯片、第一光源组件、第一透镜中的至少一个,以及所述通过有源耦合的对位方式安装剩余部分的光学器件中的至少一部分光学器件包括安装第一棱镜。
5.如权利要求1所述的制造方法,其特征在于,在所述基板上,通过无源耦合的对位方式安装附加组件;
或通过所述无源耦合的对位方式安装的光学器件中,至少有一个是半导体光学器件;
或通过所述有源耦合的对位方式安装的光学器件中,至少有一个是半导体光学器件。
6.如权利要求5所述的制造方法,其特征在于:
通过无源耦合的对位方式安装所述附加组件包括安装底板、透镜底座、制冷器组件中的至少一种。
7.一种光子半导体装置的制造方法,其特征在于,所述制造方法包括:
准备基板;
在所述基板上安装第一光学器件和/或第一附加组件;
在所述基板上安装第二光学器件和/或第二附加组件;
所述第一光学器件和/或第一附加组件与所述第二光学器件和/或第二附加组件相邻,安装第一光学器件和/或第一附加组件的过程中使用具有导电特性的散热胶;
安装第二光学器件和/或第二附加组件的过程中采用绝缘胶。
8.如权利要求7所述的制造方法,其特征在于,所述第一光学器件、第一附加组件、第二光学器件、第二附加组件的选取满足以下一个或多个条件:
(1),所述第一光学器件选自光源芯片或PIC芯片;
(2),所述第一附加组件选自制冷器组件;
(3),所述第二光学器件为透镜;
(4),所述第二附加组件为透镜底座。
9.如权利要求7所述的制造方法,其特征在于,通过无源耦合的对位方式安装第一光学器件和/或第一附加组件;和/或,通过有源耦合的对位方式安装第二光学器件和/或第二附加组件;和/或,在所述基板上安装第三光学器件,所述第三光学器件包括PIC芯片。
10.一种光子计算装置的制造方法,其特征在于,其采用权利要求1-9中任意一种制造方法制造所述光子计算装置;其中,所述基板包含布线结构。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210674274.3A CN115061246A (zh) | 2021-04-30 | 2021-04-30 | 光子半导体装置的制造方法 |
CN202110481460.0A CN113204082B (zh) | 2021-04-30 | 2021-04-30 | 光子半导体装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110481460.0A CN113204082B (zh) | 2021-04-30 | 2021-04-30 | 光子半导体装置的制造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210674274.3A Division CN115061246A (zh) | 2021-04-30 | 2021-04-30 | 光子半导体装置的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113204082A true CN113204082A (zh) | 2021-08-03 |
CN113204082B CN113204082B (zh) | 2022-12-23 |
Family
ID=77028180
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110481460.0A Active CN113204082B (zh) | 2021-04-30 | 2021-04-30 | 光子半导体装置的制造方法 |
CN202210674274.3A Pending CN115061246A (zh) | 2021-04-30 | 2021-04-30 | 光子半导体装置的制造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210674274.3A Pending CN115061246A (zh) | 2021-04-30 | 2021-04-30 | 光子半导体装置的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN113204082B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105259623A (zh) * | 2015-10-30 | 2016-01-20 | 武汉电信器件有限公司 | 一种激光器与光栅耦合器的封装结构及其方法 |
CN106019496A (zh) * | 2016-05-31 | 2016-10-12 | 武汉光迅科技股份有限公司 | 一种光源封装结构及其定位、耦合方法 |
CN108508551A (zh) * | 2018-03-30 | 2018-09-07 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
CN108776372A (zh) * | 2018-06-14 | 2018-11-09 | 青岛海信宽带多媒体技术有限公司 | 一种光发射器的耦合方法及光发射器 |
CN110412699A (zh) * | 2019-07-24 | 2019-11-05 | 大连藏龙光电子科技有限公司 | 一种eml激光发射和接收器一体化封装方法及封装结构 |
CN111181649A (zh) * | 2019-12-31 | 2020-05-19 | 武汉英飞光创科技有限公司 | 一种光模块双透镜系统光发射组件的新型耦光方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000074351A (ko) * | 1999-05-20 | 2000-12-15 | 마이클 디. 오브라이언 | 반도체패키지 및 그 제조방법 |
US7091469B2 (en) * | 2004-05-20 | 2006-08-15 | St Assembly Test Services Ltd. | Packaging for optoelectronic devices |
CN105278056B (zh) * | 2015-11-06 | 2017-05-03 | 武汉电信器件有限公司 | 一种波分复用/解复用光组件 |
US10107975B1 (en) * | 2017-11-13 | 2018-10-23 | Denselight Semiconductors Pte. Ltd. | Optoelectronic assembly for optical coupling |
CN210775923U (zh) * | 2019-09-18 | 2020-06-16 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
CN111308619B (zh) * | 2020-01-20 | 2022-04-15 | 武汉联特科技股份有限公司 | 一种发射光器件及其耦合方法 |
-
2021
- 2021-04-30 CN CN202110481460.0A patent/CN113204082B/zh active Active
- 2021-04-30 CN CN202210674274.3A patent/CN115061246A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105259623A (zh) * | 2015-10-30 | 2016-01-20 | 武汉电信器件有限公司 | 一种激光器与光栅耦合器的封装结构及其方法 |
CN106019496A (zh) * | 2016-05-31 | 2016-10-12 | 武汉光迅科技股份有限公司 | 一种光源封装结构及其定位、耦合方法 |
CN108508551A (zh) * | 2018-03-30 | 2018-09-07 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
CN108776372A (zh) * | 2018-06-14 | 2018-11-09 | 青岛海信宽带多媒体技术有限公司 | 一种光发射器的耦合方法及光发射器 |
CN110412699A (zh) * | 2019-07-24 | 2019-11-05 | 大连藏龙光电子科技有限公司 | 一种eml激光发射和接收器一体化封装方法及封装结构 |
CN111181649A (zh) * | 2019-12-31 | 2020-05-19 | 武汉英飞光创科技有限公司 | 一种光模块双透镜系统光发射组件的新型耦光方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113204082B (zh) | 2022-12-23 |
CN115061246A (zh) | 2022-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180372968A1 (en) | Wafer-level integrated opto-electronic module | |
Doany et al. | 160 Gb/s bidirectional polymer-waveguide board-level optical interconnects using CMOS-based transceivers | |
Doany et al. | Terabit/s-class optical PCB links incorporating 360-Gb/s bidirectional 850 nm parallel optical transceivers | |
US6808320B2 (en) | Parallel fiber optics communications module | |
CN110261966B (zh) | 用于制造硅光子封装的方法、用于光耦合的动态对准法和硅光子封装 | |
US20130207127A1 (en) | Apparatus and Method for Optical Communications | |
KR20120061788A (ko) | 광 전기 복합 배선 모듈 및 그 제조 방법 | |
JP4378285B2 (ja) | 製造可能な光接続アセンブリおよび方法 | |
US20110170831A1 (en) | Optical module and manufacturing method of the module | |
US20140241673A1 (en) | Heat dissipation device and method for use in an optical communications module | |
JP2001281485A (ja) | 光導波路送受信モジュール | |
CN103579376A (zh) | 具有倒装芯片衬底安装的光电子系统 | |
JP4643891B2 (ja) | パラレル光学系接続装置用の位置決め方法 | |
CN113204082B (zh) | 光子半导体装置的制造方法 | |
US20220113480A1 (en) | Packaging with substrate and printed circuit board cutouts | |
Nordin et al. | High performance optical datalink array technology | |
Benjamin et al. | Assembly development of 1.3 Tb/s full duplex optical module | |
US10830949B2 (en) | Optoelectronic circuit having one or more double-sided substrates | |
US7036999B2 (en) | Optoelectronic module and optoelectronic system | |
CN213602645U (zh) | 一种光模块 | |
US11510351B2 (en) | Systems and methods for precision placement of components | |
US20070164297A1 (en) | Optical-element integrated semiconductor integrated circuit and fabrication method thereof | |
TW201505387A (zh) | 光接收器之方法及裝置 | |
Lim et al. | Demonstration of high frequency data link on FR4 printed circuit board using optical waveguides | |
US7184646B2 (en) | Optical module with multiple optical sources |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |