CN113193873B - 编码方法、解码方法、编码装置及解码装置 - Google Patents

Abstract

本申请提供了一种编码方法、解码方法、编码装置及解码装置。所述编码方法包括：获取原始数据的第一比特流；当所述第一比特流的游程长度大于或等于所述预设游程长度时，对所述第一比特流进行第一类扩充，生成第一扩充比特流，并对所述第一扩充比特流进行编码数据处理，生成第一编码比特流；当所述第一比特流的游程长度小于所述预设游程长度时，对所述第一比特流进行第二类扩充，生成第二编码比特流。本申请中的第一编码比特流和第二编码比特流随着原始数据的变化而变化，进而有效改善电磁干扰，提高编码方法的可靠性。

Description

编码方法、解码方法、编码装置及解码装置

技术领域

本申请涉及数据传输领域，具体涉及一种编码方法、解码方法、编码装置及解码装置。

背景技术

数字信号编码技术旨在使二进制0/1数字数据变换成具有一定极性、幅度、比特速率，跳变规则的方波波形。信号在串行传输的过程中，传输的数据可以被编码成包含有时钟频率分量的码流，使得接收端可以从码流中提取时钟同步信息，时钟同步信息可以保证接收端按照正确的时序从接收到的信号中再生出原始数据。

现有的很多时钟嵌入的数据都会有固定的由逻辑低电平转态到逻辑高电平的信号转态动作。这个固定的信号转态动作，并不会因为数据信号的变化而消失。也就是说，已知的时钟嵌入数据信号的传输方式中，会因为周期性产生的扩充位信号所具有的固定的转态现象，而产生电磁干扰。

因此，有必要提供一种编码方法、解码方法、编码装置及解码装置，以解决上述问题。

发明内容

本申请提出一种编码方法、解码方法、编码装置及解码装置旨在解决现有技术中存在的由于周期性产生的扩充位信号所具有的固定的转态现象，而产生电磁干扰的技术问题。

第一方面，本申请提供了一种编码方法，所述方法包括：

获取原始数据的第一比特流；

当所述第一比特流的游程长度大于或等于所述预设游程长度时，对所述第一比特流进行第一类扩充，生成第一扩充比特流，并对所述第一扩充比特流进行编码数据处理，生成第一编码比特流；

当所述第一比特流的游程长度小于所述预设游程长度时，对所述第一比特流进行第二类扩充，生成第二编码比特流。

在本申请一些可能的实现方式中，所述对所述第一比特流进行第一类扩充，生成第一扩充比特流包括：

在所述第一比特流的第零位之前增加一个前置扩充位，在所述第一比特流的第末位之后增加一个后置扩充位，生成初始扩充比特流；

将所述第一比特流的第零位赋值为初始扩充比特流的前置扩充位，将所述第一比特流的第末位取反后，赋值为所述初始扩充比特流的后置扩充位，生成所述第一扩充比特流。

在本申请一些可能的实现方式中，所述对所述第一扩充比特流进行编码数据处理，生成第一编码比特流包括：

对所述第一扩充比特流的中间位中的至少一位进行取反处理，生成所述第一编码比特流。

在本申请一些可能的实现方式中，所述第一比特流为10位数据，所述第一扩充比特流为12位数据；所述对所述第一扩充比特流的中间位中的至少一位进行取反处理，生成所述第一编码比特流包括：

将所述第一扩充比特流的第三位、第五位、第七位和第九位的逻辑值进行取反处理，生成所述第一编码比特流。

在本申请一些可能的实现方式中，所述对所述第一比特流进行第二类扩充，生成第二编码比特流包括：

在所述第一比特流的第零位之前增加一个前置扩充位，在所述第一比特流的第末位之后增加一个后置扩充位，生成初始扩充比特流；

将所述第一比特流的第零位取反后，赋值为初始扩充比特流的前置扩充位，将所述第一比特流的第末位取反后，赋值为所述初始扩充比特流的后置扩充位，生成所述第二编码比特流。

在本申请一些可能的实现方式中，所述游程长度为取值相同的连续多位比特位的位数，当所述第一比特流的第零位和所述第一比特流的第一位的取值相同时，所述预设游程长度为M/2；

当所述第一比特流的第零位和所述第一比特流的第一位的取值不相同时，所述预设游程长度为M/2+2；其中，M为所述第一比特流的位宽。

另一方面，本申请还提供了一种解码方法，所述方法包括：

获取待解码数据的编码比特流；

识别所述编码比特流中的扩充位；

判断所述编码比特流的第零位和所述编码比特流的第一位的取值是否相同；

若所述编码比特流的第零位和所述编码比特流的第一位的取值不相同，则删除所述扩充位，获得第一解码比特流；

若所述编码比特流的第零位和所述编码比特流的第一位的取值相同，则对所述编码比特流进行解码数据处理，并删除所述扩充位，获得第二解码比特流。

在本申请一些可能的实现方式中，所述对所述编码比特流进行解码数据处理包括：

获取所述编码比特流中的预设位；

对所述预设位的逻辑值进行取反处理。

另一方面，本申请还提供了一种编码装置，所述编码装置包括：

数据获取单元，用于获取原始数据的第一比特流；

第一编码单元，用于当所述第一比特流的游程长度大于或等于所述预设游程长度时，对所述第一比特流进行第一类扩充，生成第一扩充比特流，并对所述第一扩充比特流进行编码数据处理，生成第一编码比特流；

第二编码单元，用于当所述第一比特流的游程长度小于所述预设游程长度时，对所述第一比特流进行第二类扩充，生成第二编码比特流。

在本申请一些可能的实现方式中，所述第一编码单元具体用于：在所述第一比特流的第零位之前增加一个前置扩充位，在所述第一比特流的第末位之后增加一个后置扩充位，生成初始扩充比特流；

将所述第一比特流的第零位赋值为初始扩充比特流的前置扩充位，将所述第一比特流的第末位取反后，赋值为所述初始扩充比特流的后置扩充位，生成所述第一扩充比特流。

在本申请一些可能的实现方式中，所述第一编码单元具体用于：对所述第一扩充比特流的中间位中的至少一位进行取反处理，生成所述第一编码比特流。

在本申请一些可能的实现方式中，所述第二编码单元用于：在所述第一比特流的第零位之前增加一个前置扩充位，在所述第一比特流的第末位之后增加一个后置扩充位，生成初始扩充比特流；

将所述第一比特流的第零位取反后，赋值为初始扩充比特流的前置扩充位，将所述第一比特流的第末位取反后，赋值为所述初始扩充比特流的后置扩充位，生成所述第二编码比特流。

另一方面，本申请还提供了一种解码装置，所述解码装置包括：编码获取单元，用于获取待解码数据的编码比特流；

识别单元，用于识别所述编码比特流中的扩充位；

第一解码单元，用于若所述编码比特流的第零位和所述编码比特流的第一位的取值不相同时，删除所述扩充位，获得第一解码比特流；

第二解码单元，用于当所述编码比特流的第零位和所述编码比特流的第一位的取值相同时，对所述编码比特流进行解码数据处理，并删除所述扩充位，获得第二解码比特流。

在本申请一些可能的实现方式中，所述第二解码单元具体用于：获取所述编码比特流中的预设位；

对所述预设位的逻辑值进行取反处理。

另一方面，本申请还提供一种计算机设备，所述计算机设备包括：

一个或多个处理器；

存储器；以及

一个或多个应用程序，其中所述一个或多个应用程序被存储于所述存储器中，并配置为由所述处理器执行以实现上述任一项所述的编码方法，或者配置为由所述处理器执行以实现上述任一项所述的解码方法。

另一方面，本申请还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器进行加载，以执行上述任一项所述的编码方法中的步骤，或者以执行上述任一项所述的解码方法中的步骤。

本申请提供的编码方法、解码方法、编码装置及解码装置，在编码的过程中，根据第一比特流的游程长度是否大于预设游程长度的判断结果，对第一比特流进行第一类扩充和编码数据处理或对第一比特流进行第二类扩充，以使第一编码比特流和第二编码比特流随着原始数据的变化而变化，进而有效改善电磁干扰，提高编码方法的可靠性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的编码方法的一个实施例流程示意图；

图2是本申请实施例提供的步骤S103的一个实施例流程示意图；

图3是本申请实施例提供的生成第一编码比特流的数据转换示意图；

图4是本申请实施例提供的步骤S103的进一步实施例流程示意图；

图5是本申请实施例提供的生成第二编码比特流的数据转换示意图；

图6是本申请实施例提供的解码方法的一个实施例流程示意图；

图7是本申请实施例提供的步骤S605的一个实施例流程示意图；

图8是本申请实施例提供的生成第二解码比特流的数据转换示意图；

图9是本申请实施例提供的编码装置的一个实施例结构示意图；

图10是本申请实施例提供的解码装置的一个实施例结构示意图；

图11是本申请实施例提供的服务器的一个实施例结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

本申请提供了一种编码方法、解码方法、编码装置及解码装置，以下分别进行详细说明。

第一方面，本申请实施例提供了一种编码方法，该编码方法包括：获取原始数据的第一比特流；当所述第一比特流的游程长度大于或等于所述预设游程长度时，对所述第一比特流进行第一类扩充，生成第一扩充比特流，并对所述第一扩充比特流进行编码数据处理，生成第一编码比特流；当所述第一比特流的游程长度小于所述预设游程长度时，对所述第一比特流进行第二类扩充，生成第二编码比特流。

如图1所示，为本申请实施例中编码方法的一个实施例流程示意图，该方法包括：

S101、获取原始编码数据的第一比特流；

具体的，该原始编码数据可以是发送器(Transmitter，TX)需要传输到接收器(Receiver，RX)的数据。该原始编码数据为比特流形式，第一比特流中每一比特位上的数据为“0”或“1”。

S102、当第一比特流的游程长度大于或等于预设游程长度时，对第一比特流进行第一类扩充，生成第一扩充比特流，并对第一扩充比特流进行编码数据处理，生成第一编码比特流；

S103、当第一比特流的游程长度小于预设游程长度时，对第一比特流进行第二类扩充，生成第二编码比特流。

其中，游程长度(Run-Length，RL)，简称游程或游长，指的是由字符(或信号取样值)构成的数据流中各个字符重复出现而形成的字符的长度，即：取值相同的连续多位比特位的位数。例如：当第一比特流为“0111111101”时，游程长度为7。

本申请提供的编码方法，在编码的过程中，根据第一比特流的游程长度是否大于预设游程长度的判断结果，对第一比特流进行第一类扩充和编码数据处理或对第一比特流进行第二类扩充，以使第一编码比特流和第二编码比特流随着原始数据的变化而变化，进而有效改善电磁干扰，提高编码方法的可靠性。

进一步地，如图2所示，S102包括：

S201、在第一比特流的第零位之前增加一个前置扩充位，在第一比特流的第末位之后增加一个后置扩充位，生成初始扩充比特流；

S202、将第一比特流的第零位赋值为初始扩充比特流的前置扩充位，将第一比特流的第末位取反后，赋值为初始扩充比特流的后置扩充位，生成第一扩充比特流。

即：第一扩充比特流比第一比特流多两位比特位，分别是前置扩充位和后置扩充位。具体地：当第一比特流的第零位的逻辑值为“0”时，前置扩充位的逻辑值也为“0”，当第一比特流的第末位的逻辑值为“0”时，后置扩充位的逻辑值为“1”。

进一步地，由于信号在传输过程中游程长度过长时(即：连续的0或者连续的1的个数过多)，接收器中数据恢复时很容易会发生相位移位或者频率偏差，这种错误被称为误码。

为了避免发生误码，在本申请的一些实施例中，如图3所示，S102还包括：对第一扩充比特流的中间位中的至少一位进行取反处理，生成第一编码比特流。

通过上述设置，可避免第一编码比特流的游程长度过长，进而避免在数据恢复时发生误码，提高数据传输的可靠性和安全性。

进一步地，在本申请的一些实施例中，可对前置扩充位和后置扩充位的处理进行互换，即在步骤S202中，将第一比特流的第零位取反后，赋值为初始扩充比特流的前置扩充位，将第一比特流的末位赋值为初始扩充比特流的后置扩充位，生成第一扩充比特流。

进一步地，在本申请的一些实施中，第一比特流为10位数据，第一扩充比特流为12位数据；则对第一扩充比特流的中间位中的至少一位进行取反处理，生成第一编码比特流包括：

将第一扩充比特流的第三位、第五位、第七位和第九位的逻辑值进行取反处理，生成第一编码比特流。

具体地，如图3所示，在本申请的一个具体实施例中，第一比特流为10位数据，预设游程长度为5，第一比特流中的数据为“0111111100”，其游程长度为7，大于预设游程长度，则在第一比特流的第零位之前增加一个前置扩充位，在第一比特流的第末位之后增加一个后置扩充位，生成初始扩充比特流；并将第一比特流的第零位赋值为初始扩充比特流的前置扩充位，将第一比特流的第末位取反后，赋值为初始扩充比特流的后置扩充位，生成第一扩充比特流，第一扩充比特流中的数据为“001111111001”；在获得第一扩充比特流后对将第一扩充比特流的第三位、第五位、第七位和第九位的逻辑值进行取反处理，生成第一编码比特流，则第一编码比特流中的数据为“00101010101101”。

通过上述编码方法，可以看出生成的第一编码比特流中的游程长度为2小于预设游程长度，降低了当数据恢复时，数据易出现误码的现象。

进一步地，在本申请的另外一些实施例中，如图4所示，步骤S103包括：

S401、在第一比特流的第零位之前增加一个前置扩充位，在第一比特流的第末位之后增加一个后置扩充位，生成初始扩充比特流。

S402、将第一比特流的第零位取反后，赋值为初始扩充比特流的前置扩充位，将第一比特流的第末位取反后，赋值为初始扩充比特流的后置扩充位，生成所述第二编码比特流。

即：第二编码比特流比第一比特流多两位比特位，分别是前置扩充位和后置扩充位。具体地：当第一比特流的第零位的逻辑值为“0”时，前置扩充位的逻辑值为“1”，当第一比特流的第末位的逻辑值为“0”时，后置扩充位的逻辑值为“1”。

具体地，如图5所示，在本申请的一个具体实施例中，第一比特流为10位数据，预设游程长度为5，第一比特流中的数据为“1111010101”，其游程长度为4，小于预设游程长度，则在第一比特流的第零位之前增加一个前置扩充位，在第一比特流的第末位之后增加一个后置扩充位，生成初始扩充比特流；并将第一比特流的第零位取反后，赋值为初始扩充比特流的前置扩充位，将第一比特流的第末位取反后，赋值为初始扩充比特流的后置扩充位，生成第二编码比特流，第二编码比特流中的数据为“011110101010”。

进一步地，在本申请实施例中，当第一比特流的第零位和第一比特流的第一位的取值相同时，预设游程长度为M/2；

当第一比特流的第零位和第一比特流的第一位的取值不相同时，预设游程长度为M/2+2；

其中，M为所述第一比特流的位宽。

具体地，当第一比特流的数据为“1111010101”时，由于第一比特流的第零位和第一位的取值相同，则预设游程长度为5；而当第一比特流的数据为“0111111100”时，由于第一比特流的第零位和第一位的取值不相同，则预设游程长度为7。

通过上述设置，可保证第一编码比特流的游程长度不超过第一编码比特流位宽的一半，第二编码比特流的游程长度不超过第二编码比特流位宽的一半，即：对于10位的第一比特流来说，第一编码比特流和第二编码比特流的游程长度均布超过6。

进一步地，在本申请的一些实施例中，在S103之后，编码方法还包括：判断第一编码比特流或第二编码比特流是串行数据还是并行数据；若第一编码比特流或第二编码比特流为并行数据，则将第一编码比特流或第二编码比特流转换成串行数据。

通过上述设置，可减少第一编码比特流或第二编码比特流在传输过程中的走线，节省资源。

另一方面，本申请实施例还提供了一种解码方法，该解码方法包括：获取待解码数据的编码比特流；识别所述编码比特流中的扩充位；判断所述编码比特流的第零位和所述编码比特流的第一位的取值是否相同；若所述编码比特流的第零位和所述编码比特流的第一位的取值不相同，则删除所述扩充位，获得解码比特流；若所述编码比特流的第零位和所述编码比特流的第一位的取值相同，则对所述编码比特流进行解码数据处理，并删除所述扩充位，获得解码比特流。

如图6所示，为本申请实施例中解码方法的一个实施例流程示意图，该方法包括：

S601、获取待解码数据的编码比特流；

具体的，该待解码数据可以是接收器(Receiver，RX)接收发送器(Transmitter，TX)传输的数据。该原始编码数据为比特流形式，原始比特流中每一比特位上的数据为“0”或“1”。

S602、识别编码比特流中的扩充位；

具体地：编码比特流中的扩充位包括前置扩充位和后置扩充位，前置扩充位为编码比特流的第零位，后置扩充位为编码比特流的第末位。

S603、判断编码比特流的第零位和编码比特流的第一位的取值是否相同；

S604、若编码比特流的第零位和编码比特流的第一位的取值不相同，则删除扩充位，获得第一解码比特流；

S605、若编码比特流的第零位和编码比特流的第一位的取值相同，则对编码比特流进行解码数据处理，并删除扩充位，获得第二解码比特流。

本申请实施例提供的解码方法，在解码的过程中，根据编码比特流第零位和第一位取值的相同或不相同，对编码比特流中的扩充位进行识别并删除，获得第一解码比特流，或对编码比特流进行解码数据处理后在对扩充位进行删除，获得第二解码比特流，简单、可靠。

进一步地，在本申请的一些实施例中，如图7所示，S605具体包括：

步骤S701、获取编码比特流中的预设位；

具体地，编码比特流中的预设位是在编码比特流生成过程中确定的，其可以是在编码比特流生成的过程中附带生成的标签，在解码过程中，识别标签即可获得预设位。

步骤S702、对预设位的逻辑值进行取反处理。

具体地，如图8所示，编码比特流为“001010101101”，由于其第零位和第一位的取值相同，因此，获取编码比特流中的预设位，在本申请的一些实施例中，预设位为第三位、第五位、第七位和第九位，则进行解码数据处理后的数据为“001111111001”，并删除扩充位，获得第二解码比特流，第二解码比特流为“0111111100”。

进一步地，在本申请的一些实施例中，在步骤S601之前还包括：判断编码比特流是串行数据还是并行数据；若编码比特流为串行数据，则将编码比特流转换成并行数据。

通过上述设置，可进一步提高数据传输的速率。

另一方面，为了更好实施本发明实施例中的编码方法，在编码方法基础之上，对应的，如图9所示，本发明实施例中还提供一种编码装置，该编码装置900包括：

数据获取单元901，用于获取原始数据的第一比特流；

第一编码单元902，用于当第一比特流的游程长度大于或等于预设游程长度时，对第一比特流进行第一类扩充，生成第一扩充比特流，并对第一扩充比特流进行编码数据处理，生成第一编码比特流；

第二编码单元903，用于当第一比特流的游程长度小于预设游程长度时，对第一比特流进行第二类扩充，生成第二编码比特流。

本申请提供的编码装置900，在编码的过程中，第一编码单元902和第二编码单元903根据第一比特流的游程长度是否大于预设游程长度的判断结果，分别对第一比特流进行第一类扩充和编码数据处理或对第一比特流进行第二类扩充，以使第一编码比特流和第二编码比特流随着原始数据的变化而变化，进而有效改善电磁干扰，提高编码装置编码时的可靠性。

在本申请一些可实施例中，第一编码单元902具体用于：在第一比特流的第零位之前增加一个前置扩充位，在第一比特流的第末位之后增加一个后置扩充位，生成初始扩充比特流；将第一比特流的第零位赋值为初始扩充比特流的前置扩充位，将第一比特流的第末位取反后，赋值为初始扩充比特流的后置扩充位，生成第一扩充比特流。

进一步地，在本申请的一些实施例中，第一编码单元902具体用于：对第一扩充比特流的中间位中的至少一位进行取反处理，生成第一编码比特流。

在本申请的一些实施例中，第二编码单元903用于：在第一比特流的第零位之前增加一个前置扩充位，在第一比特流的第末位之后增加一个后置扩充位，生成初始扩充比特流；将第一比特流的第零位取反后，赋值为初始扩充比特流的前置扩充位，将第一比特流的第末位取反后，赋值为初始扩充比特流的后置扩充位，生成所述第二编码比特流。

另一方面，如图10所示，本申请还提供了一种解码装置1000，解码装置1000包括：

编码获取单元1001，用于获取待解码数据的编码比特流；

识别单元1002，用于识别编码比特流中的扩充位；

第一解码单元1003，用于若编码比特流的第零位和编码比特流的第一位的取值不相同时，删除扩充位，获得第一解码比特流；

第二解码单元1004，用于当编码比特流的第零位和编码比特流的第一位的取值相同时，对编码比特流进行解码数据处理，并删除扩充位，获得第二解码比特流。

进一步地，在本申请的一些实施例中，第二解码单元1004具体用于：获取编码比特流中的预设位；对预设位的逻辑值进行取反处理。

本申请实施例提供的解码装置1000，在解码的过程中，根据编码比特流第零位和第一位取值的相同或不相同，通过第一解码单元1003对编码比特流中的扩充位进行识别并删除，获得第一解码比特流，或通过第二解码单元1004对编码比特流进行解码数据处理后在对扩充位进行删除，获得第二解码比特流，简单、可靠。

本申请实施例还提供一种计算机设备，其集成了本申请实施例所提供的任一种编码装置或者解码装置，所述计算机设备包括：

一个或多个处理器；

存储器；以及

一个或多个应用程序，其中所述一个或多个应用程序被存储于所述存储器中，并配置为由所述处理器执行上述编码方法实施例中任一实施例中所述的编码方法中的步骤，或者，配置为由所述处理器执行上述解码方法实施例中任一实施例中所述的解码方法中的步骤。

本申请实施例提供的一种计算机设备，其集成了本申请实施例所提供的任一种编码装置和解码装置。如图11所示，其示出了本申请实施例所涉及的计算机设备的结构示意图，具体来讲：

该计算机设备可以包括一个或者一个以上处理核心的处理器1101、一个或一个以上计算机可读存储介质的存储器1102、电源1103和输入单元1104等部件。本领域技术人员可以理解，图11中示出的计算机设备结构并不构成对计算机设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。其中：

处理器1101是该计算机设备的控制中心，利用各种接口和线路连接整个计算机设备的各个部分，通过运行或执行存储在存储器1102内的软件程序和/或模块，以及调用存储在存储器1102内的数据，执行计算机设备的各种功能和处理数据，从而对计算机设备进行整体监控。可选的，处理器1101可包括一个或多个处理核心；优选的，处理器1101可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、操作用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器1101中。

存储器1102可用于存储软件程序以及模块，处理器1101通过运行存储在存储器1102的软件程序以及模块，从而执行各种功能应用以及数据处理。存储器1102可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据计算机设备的使用所创建的数据等。此外，存储器1102可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。相应地，存储器1102还可以包括存储器控制器，以提供处理器1101对存储器1102的访问。

计算机设备还包括给各个部件供电的电源1103，优选的，电源1103可以通过电源管理系统与处理器1101逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。电源1103还可以包括一个或一个以上的直流或交流电源、再充电系统、电源故障检测电路、电源转换器或者逆变器、电源状态指示器等任意组件。

该计算机设备还可包括输入单元1104，该输入单元1104可用于接收输入的数字或字符信息，以及产生与操作用户设置以及功能控制有关的键盘、鼠标、操作杆、光学或者轨迹球信号输入。

尽管未示出，计算机设备还可以包括显示单元等，在此不再赘述。具体在本实施例中，计算机设备中的处理器1101会按照如下的指令，将一个或一个以上的应用程序的进程对应的可执行文件加载到存储器1102中，并由处理器1201来运行存储在存储器1102中的应用程序，从而实现各种功能，如下：

获取原始数据的第一比特流；

当所述第一比特流的游程长度大于或等于所述预设游程长度时，对所述第一比特流进行第一类扩充，生成第一扩充比特流，并对所述第一扩充比特流进行编码数据处理，生成第一编码比特流；

当所述第一比特流的游程长度小于所述预设游程长度时，对所述第一比特流进行第二类扩充，生成第二编码比特流。

或者，

获取待解码数据的编码比特流；

识别所述编码比特流中的扩充位；

判断所述编码比特流的第零位和所述编码比特流的第一位的取值是否相同；

若所述编码比特流的第零位和所述编码比特流的第一位的取值不相同，则删除所述扩充位，获得第一解码比特流；

若所述编码比特流的第零位和所述编码比特流的第一位的取值相同，则对所述编码比特流进行解码数据处理，并删除所述扩充位，获得第二解码比特流。

本领域普通技术人员可以理解，上述实施例的各种方法中的全部或部分步骤可以通过指令来完成，或通过指令控制相关的硬件来完成，该指令可以存储于一计算机可读存储介质中，并由处理器进行加载和执行。

为此，本申请实施例提供一种计算机可读存储介质，该存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取记忆体(RAM，Random Access Memory)、磁盘或光盘等。其上存储有计算机程序，所述计算机程序被处理器进行加载，以执行本申请实施例所提供的任一种编码方法或解码方法中的步骤。例如，所述计算机程序被处理器进行加载可以执行如下步骤：

获取原始数据的第一比特流；

当所述第一比特流的游程长度大于或等于所述预设游程长度时，对所述第一比特流进行第一类扩充，生成第一扩充比特流，并对所述第一扩充比特流进行编码数据处理，生成第一编码比特流；

当所述第一比特流的游程长度小于所述预设游程长度时，对所述第一比特流进行第二类扩充，生成第二编码比特流。

或者，

获取待解码数据的编码比特流；

识别所述编码比特流中的扩充位；

判断所述编码比特流的第零位和所述编码比特流的第一位的取值是否相同；

若所述编码比特流的第零位和所述编码比特流的第一位的取值不相同，则删除所述扩充位，获得第一解码比特流；

若所述编码比特流的第零位和所述编码比特流的第一位的取值相同，则对所述编码比特流进行解码数据处理，并删除所述扩充位，获得第二解码比特流。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对其他实施例的详细描述，此处不再赘述。

具体实施时，以上各个单元或结构可以作为独立的实体来实现，也可以进行任意组合，作为同一或若干个实体来实现，以上各个单元或结构的具体实施可参见前面的方法实施例，在此不再赘述。

以上对本申请所提供的编码方法、解码方法、编码装置及解码装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种编码方法，其特征在于，所述方法包括：

获取原始数据的第一比特流；

当所述第一比特流的游程长度大于或等于预设游程长度时，对所述第一比特流进行第一类扩充，生成第一扩充比特流，并对所述第一扩充比特流进行编码数据处理，生成第一编码比特流；

当所述第一比特流的游程长度小于所述预设游程长度时，对所述第一比特流进行第二类扩充，生成第二编码比特流；

其中，所述对所述第一比特流进行第一类扩充，生成第一扩充比特流包括：

在所述第一比特流的第零位之前增加一个前置扩充位，在所述第一比特流的第末位之后增加一个后置扩充位，生成初始扩充比特流；

将所述第一比特流的第零位赋值为初始扩充比特流的前置扩充位，将所述第一比特流的第末位取反后，赋值为所述初始扩充比特流的后置扩充位，生成所述第一扩充比特流；

所述对所述第一比特流进行第二类扩充，生成第二编码比特流包括：

在所述第一比特流的第零位之前增加一个前置扩充位，在所述第一比特流的第末位之后增加一个后置扩充位，生成初始扩充比特流；

将所述第一比特流的第零位取反后，赋值为初始扩充比特流的前置扩充位，将所述第一比特流的第末位取反后，赋值为所述初始扩充比特流的后置扩充位，生成所述第二编码比特流。

2.根据权利要求1所述的编码方法，其特征在于，所述对所述第一扩充比特流进行编码数据处理，生成第一编码比特流包括：

对所述第一扩充比特流的中间位中的至少一位进行取反处理，生成所述第一编码比特流。

3.根据权利要求2所述的编码方法，其特征在于，所述第一比特流为10位数据，所述第一扩充比特流为12位数据；所述对所述第一扩充比特流的中间位中的至少一位进行取反处理，生成所述第一编码比特流包括：

将所述第一扩充比特流的第三位、第五位、第七位和第九位的逻辑值进行取反处理，生成所述第一编码比特流。

4.根据权利要求1所述的编码方法，其特征在于，所述游程长度为取值相同的连续多位比特位的位数，当所述第一比特流的第零位和所述第一比特流的第一位的取值相同时，所述预设游程长度为M/2；

当所述第一比特流的第零位和所述第一比特流的第一位的取值不相同时，所述预设游程长度为M/2+2；其中，M为所述第一比特流的位宽。

5.一种解码方法，其特征在于，所述方法包括：

获取待解码数据的编码比特流；

识别所述编码比特流中的扩充位；

判断所述编码比特流的第零位和所述编码比特流的第一位的取值是否相同；

若所述编码比特流的第零位和所述编码比特流的第一位的取值不相同，则删除所述扩充位，获得第一解码比特流；

若所述编码比特流的第零位和所述编码比特流的第一位的取值相同，则对所述编码比特流进行解码数据处理，并删除所述扩充位，获得第二解码比特流。

6.根据权利要求5所述的解码方法，其特征在于，所述对所述编码比特流进行解码数据处理包括：

获取所述编码比特流中的预设位；

对所述预设位的逻辑值进行取反处理。

7.一种编码装置，其特征在于，所述编码装置包括：

数据获取单元，用于获取原始数据的第一比特流；

第一编码单元，用于当所述第一比特流的游程长度大于或等于预设游程长度时，对所述第一比特流进行第一类扩充，生成第一扩充比特流，并对所述第一扩充比特流进行编码数据处理，生成第一编码比特流；

第二编码单元，用于当所述第一比特流的游程长度小于所述预设游程长度时，对所述第一比特流进行第二类扩充，生成第二编码比特流；

其中，所述对所述第一比特流进行第一类扩充，生成第一扩充比特流包括：

在所述第一比特流的第零位之前增加一个前置扩充位，在所述第一比特流的第末位之后增加一个后置扩充位，生成初始扩充比特流；

将所述第一比特流的第零位赋值为初始扩充比特流的前置扩充位，将所述第一比特流的第末位取反后，赋值为所述初始扩充比特流的后置扩充位，生成所述第一扩充比特流；

所述对所述第一比特流进行第二类扩充，生成第二编码比特流包括：

在所述第一比特流的第零位之前增加一个前置扩充位，在所述第一比特流的第末位之后增加一个后置扩充位，生成初始扩充比特流；

将所述第一比特流的第零位取反后，赋值为初始扩充比特流的前置扩充位，将所述第一比特流的第末位取反后，赋值为所述初始扩充比特流的后置扩充位，生成所述第二编码比特流。

8.一种解码装置，其特征在于，所述解码装置包括：

编码获取单元，用于获取待解码数据的编码比特流；

识别单元，用于识别所述编码比特流中的扩充位；

第一解码单元，用于若所述编码比特流的第零位和所述编码比特流的第一位的取值不相同时，删除所述扩充位，获得第一解码比特流；

第二解码单元，用于当所述编码比特流的第零位和所述编码比特流的第一位的取值相同时，对所述编码比特流进行解码数据处理，并删除所述扩充位，获得第二解码比特流。

Images