CN113192943A - 半导体电路及其制造方法 - Google Patents

半导体电路及其制造方法 Download PDF

Info

Publication number
CN113192943A
CN113192943A CN202110611931.5A CN202110611931A CN113192943A CN 113192943 A CN113192943 A CN 113192943A CN 202110611931 A CN202110611931 A CN 202110611931A CN 113192943 A CN113192943 A CN 113192943A
Authority
CN
China
Prior art keywords
chip
substrate
circuit structure
metal substrate
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110611931.5A
Other languages
English (en)
Inventor
王敏
左安超
谢荣才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Huixin Semiconductor Co Ltd
Original Assignee
Guangdong Huixin Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Huixin Semiconductor Co Ltd filed Critical Guangdong Huixin Semiconductor Co Ltd
Priority to CN202110611931.5A priority Critical patent/CN113192943A/zh
Publication of CN113192943A publication Critical patent/CN113192943A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开一种半导体电路，包括由金属基板与散热片一体成型的散热基板，所述散热基板的金属基板端上构造有绝缘层，所述绝缘层上构造有电路结构、阻容元件、功率器件芯片及控制IC芯片，所述散热基板的金属基板端上还构造有用于包覆所述电路结构、阻容元件、功率器件芯片及控制IC芯片的塑封外壳。本发明所提出的半导体电路的金属基板与散热片为一体成型设计，不存在中间导热层，可大大提升热量传导效率，提高散热能力，并且免除了现有安装散热片时所涉及的复杂操作，降低复杂操作后可能导致半导体电路所存在的各种不良问题，如：导热层容易存在厚度不一致、空洞、干涸等情况，提升半导体电路的整体性能并降低综合成本。

Description

半导体电路及其制造方法
技术领域
本发明涉及功率半导体领域，具体涉及一种半导体电路及其制造方法。
背景技术
半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品，集成了智能控制IC和用于功率输出的IGBT、MOSFET、FRD等大功率器件及一些阻容元件，这些元器件通过锡基焊料焊接在铝基板上。
半导体电路实际使用时，因为存在高电压大电流输出，其内部的大功率器件会大量发热。为保证散热，如图1所示，通常会将铝基板1与外接散热片2通过螺丝3或其它夹具固定，并且在铝基板1与外接散热片2之间涂覆有导热层4，如导热硅脂、导热凝胶、导热布等，以增强半导体电路与外接散热片2之间的热传递。
然而，由于现有的半导体电路和外接散热片之间需设置导热层，然后通过螺丝或其它夹具紧固，因此增加了材料和人工成本，并且存在组装困难的问题，同时在组装过程中可能会对半导体电路造成机械损伤。此外，导热层容易存在厚度不一致、空洞、干涸等情况，进而影响半导体电路的散热性能，从而影响整个半导体电路的工作寿命和可靠性。而且，导热层本身的热导率通常只有1-6W/mK，远低于散热片本身的铝材料，如常用的6063T5铝合金的热导率为209W/mK。
发明内容
本发明的主要目的在于提出一种半导体电路，旨在解决现有半导体电路外接散热片所存在的散热性能不良的技术问题。
为实现上述目的，本发明提出一种半导体电路，该半导体电路包括由金属基板与散热片一体成型的散热基板，所述散热基板的金属基板端上构造有绝缘层，所述绝缘层上构造有电路结构、阻容元件、功率器件芯片及控制IC芯片，所述散热基板的金属基板端上还构造有用于包覆所述电路结构、阻容元件、功率器件芯片及控制IC芯片的塑封外壳。
优选地，所述散热片包括底板和若干间隔设于所述底板上的散热鳍片，所述散热鳍片安装于所述底板远离所述金属基板端的一面。
优选地，所述底板远离所述金属基板端的一面上构造有安装座，所述安装座上设有若干散热风扇。
优选地，若干所述散热风扇位于所述电路结构、阻容元件、功率器件芯片及控制IC芯片的正下方区域内。
优选地，所述阻容元件、功率器件芯片及控制IC芯片分别通过内引线与所述电路结构电连接。
优选地，所述电路结构上还构造有与其电连接的金属引脚，所述金属引脚显露于所述塑封外壳的外部。
本发明还提出一种半导体电路制造方法，该半导体电路制造方法包括：
通过绝缘层和铜箔在金属基板上压合形成电路基材；
在电路基材上通过刻蚀工艺形成电路结构；
在电路结构上组装阻容元件、功率器件芯片及控制IC芯片，组装完成后，利用塑封模具对电路结构、阻容元件、功率器件芯片及控制IC芯片进行塑封；
利用金属化工艺分别在金属基板的外露面和散热片上制作金属镀层；
将金属基板的镀层面与散热片的镀层面进行烧结，以得到一体成型的散热基板，所述金属基板上的金属镀层与所述散热片上的金属镀层形成烧结层。
优选地，所述金属镀层为镍-铜-银镀层，通过无压纳米银膏或普通银膏将所述金属基板与所述散热片烧结为整体。
本发明还提出一种半导体电路制造方法，该半导体电路制造方法包括：
制作金属基板与散热片为一体的散热基板；
通过绝缘层和铜箔在金属基板上压合形成电路基材；
在电路基材上通过刻蚀工艺形成电路结构；
在电路结构上组装阻容元件、功率器件芯片及控制IC芯片，组装完成后，利用塑封模具对电路结构、阻容元件、功率器件芯片及控制IC芯片进行塑封。
优选地，在利用塑封模具对电路结构、阻容元件、功率器件芯片及控制IC芯片进行塑封的步骤之前，还包括：
将内引线的一端焊接于电路结构上，另一端焊接于阻容元件、功率器件芯片或控制IC芯片上。
与现有技术相比，本发明实施例的有益技术效果在于：
本发明实施例所提出的半导体电路的金属基板与散热片为一体成型设计，不存在中间导热层，可大大提升热量传导效率，提高散热能力，并且免除了现有安装散热片时所涉及的复杂操作，降低复杂操作后可能导致半导体电路所存在的各种不良问题，如：导热层容易存在厚度不一致、空洞、干涸等情况，从而提升半导体电路的整体性能并降低综合成本。
附图说明
图1为现有技术的半导体电路装配散热片的结构示意图；
图2为本发明半导体电路一实施例的结构示意图；
图3为本发明半导体电路另一实施例的结构示意图；
图4为现有技术的半塑封半导体电路的结构示意图；
图5为本发明半导体电路通过烧结工艺制造的结构示意图；
图6为图5所示半导体电路的成品结构示意图；
图7为本发明半导体电路的散热基板的结构示意图；
图8为本发明半导体电路制造方法第一实施例的流程图；
图9为本发明半导体电路制造方法第二实施例的流程图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制，基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提到的半导体电路，是一种将功率开关器件和高压驱动电路等集成在一起，并在外表进行密封封装的一种电路模块，在电力电子领域应用广泛，如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。这里的半导体电路还有多种其他的名称，如模块化智能功率系统(Modular Intelligent Power System，MIPS)、智能功率模块(Intelligent Power Module，IPM)，或者称为混合集成电路、功率半导体模块、功率模块等名称。在本发明的以下实施例中，统一称为模块化智能功率系统(MIPS)。
实施例一
本发明实施例提出一种自带散热功能的MIPS，参见图2，该自带散热功能的MIPS包括由金属基板11与散热片12一体成型的散热基板10，散热基板10的金属基板11端上构造有绝缘层，绝缘层上构造有电路结构20、阻容元件30、功率器件芯片40及控制IC芯片50，散热基板10的金属基板11端上还构造有用于包覆电路结构20、阻容元件30、功率器件芯片40及控制IC芯片50的塑封外壳60。
本发明实施例所提出的散热基板10是由金属基板11与散热片12一体成型的，其不需要在金属基板11与散热片12之间设置导热层，阻容元件30、功率器件芯片40及控制IC芯片50所散发出的热量将直接通过散热基板10散发至空气中，而无需再经中间的导热层，从而极大提高MIPS的散热能力。散热基板10的上方区域被构造为金属基板11，散热基板10的下方区域则被构造为散热片12，金属基板11上设置有绝缘层，在绝缘层上压合铜箔，铜箔再通过光罩、刻蚀等方式制得电路结构20。需要说明的是，上述所涉及的上下描述以图中所示方向为参考，此处的上下仅表示两者的相对位置关系。
电路结构20上设置有分别与其电连接的阻容元件30、功率器件芯片40及控制IC芯片50，阻容元件30、功率器件芯片40及控制IC芯片50通过锡铅焊料、锡基无铅焊料或环氧树脂粘接胶固定在金属基板11上。需要说明的是，电路结构20上预留有多个用于焊接阻容元件30、功率器件芯片40及控制IC芯片50的焊盘，每个焊盘的形状及大小分别与待焊接的阻容元件30、功率器件芯片40及控制IC芯片50相匹配。
本发明实施例所提出的MIPS的金属基板11与散热片12为一体成型设计，因不存在中间导热层，可大大提升热量传导效率，提高散热能力，并且免除了现有安装散热片12时所涉及的复杂操作，降低复杂操作后可能导致MIPS所存在的各种不良问题，如：导热层容易存在厚度不一致、空洞、干涸等情况，从而提升MIPS的整体性能并降低综合成本。
实施例二
参见图2，本发明实施例所提出的散热片12包括底板121和若干间隔设于底板121上的散热鳍片122，散热鳍片122安装于底板121远离金属基板11端的一面。本实施例中，底板121的一面与金属基板11接触，另一面则与若干散热鳍片122接触，金属基板11又与阻容元件30、功率器件芯片40及控制IC芯片50接触，因此，阻容元件30、功率器件芯片40及控制IC芯片50所散发的热量将依次经过金属基板11、底板121、散热鳍片122传导致外部空气，从而达到及时且快速地散热。需要说明的是，散热片12所包括的底板121与散热鳍片122是一体成型的，也即金属基板11、底板121、散热鳍片122三者一体成型，无需在相邻两者之间增设导热层，从而能够极大的提高MIPS的散热性能。
实施例三
参见图3，本发明实施例所提出的底板121远离金属基板11的一面上构造有安装座70，安装座70上设有若干散热风扇80。本实施例中，在底板121上设置有风扇安装位，风扇安装位上设置有安装座70，然后通过安装座70安装散热风扇80，散热风扇80能够加速散热片12所在位置处的空气流动，从而将传导于散热片12上的热量快速的散发至空气中，进而达到快速散热的目的，以进一步提高本发明实施例所提出的MIPS的散热性能。作为优选，本发明实施例所提出的散热风扇80设置为两个，两个散热风扇80并排设置于底板121上。
实施例四
参见图3，本发明实施例所提出的若干散热风扇80位于所述电路结构20、阻容元件30、功率器件芯片40及控制IC芯片50的正下方区域内。本实施例中，如图2所示，阻容元件30、功率器件芯片40及控制IC芯片50位于散热片12的中部区域处，其所散发出的大部分热量将通过散热片12的中部区域传导至外部空气中，因此将散热风扇80设置在阻容元件30、功率器件芯片40及控制IC芯片50的正下方区域内，而不将其设置在散热片12的边缘区域处，以提高本发明实施例所提出的MIPS的散热性能。
实施例五
参见图2或图3，本发明实施例所提出的阻容元件30、功率器件芯片40及控制IC芯片50分别通过内引线90与电路结构20电连接。本实施例中，阻容元件30也即电阻、电容类电子元器件，其在电路结构20上通过内引线90与其电连接，功率器件也即IGBT、MOSFET、FRD等，其在电路结构20上亦是通过内引线90与其电连接，而功率器件芯片40及控制IC芯片50在电路结构20上也是通过内引线90与其电连接的。
实施例六
参见图2或图3，本发明实施例所提出的电路结构20上还构造有与其电连接的金属引脚100，金属引脚100显露于塑封外壳60的外部。本实施例中，在电路结构20的预设位置上安装有金属引脚100，金属引脚100通过其根部折弯位置和电路结构20电连接，金属引脚100从塑封外壳60的一侧穿出并显露于塑封外壳60的外部。
实施例七
参见图8，本发明还提出一种基于前述各实施例所提出的自带散热功能的MIPS制造方法，该自带散热功能的MIPS制造方法包括以下步骤：
S10，通过绝缘层和铜箔在金属基板11上压合形成电路基材；
S20，在电路基材上通过刻蚀工艺形成电路结构20；
S30，在电路结构20上组装阻容元件30、功率器件芯片40及控制IC芯片50，组装完成后，利用塑封模具对电路结构20、阻容元件30、功率器件芯片40及控制IC芯片50进行塑封；
S40，利用金属化工艺分别在金属基板11的外露面和散热片12上制作金属镀层200；
S50，将金属基板11的镀层面与散热片12的镀层面进行烧结，以得到一体成型的散热基板10，金属基板11上的金属镀层200与散热片12上的金属镀层200形成烧结层300。
本实施例中，按照步骤S10～S30所涉及的方法制作得到的是现有的半塑封MIPS，如图4所示，而后再利用金属化工艺在金属基板11的外露面上和散热片12上制作金属镀层200，金属化工艺可以是电镀、溅射等工艺，然后再将制作好的半塑封MIPS的金属镀层200与散热片12的金属镀层200烧结为整体，以得到一体成型的散热基板10。需要说明的是，金属基板11上的金属镀层200与散热片12上的金属镀层200经烧结工艺后将形成烧结层300，如图5-6所示。
本发明实施例所提出的MIPS制造方法，其无需改变现有的半塑封MIPS的制作方法，包括工艺、设备、材料等，仅需要在金属基板11的外露面上设置金属镀层200即可。
实施例八
本发明实施例所提出的金属镀层200为镍-铜-银镀层，通过无压纳米银膏或普通银膏将金属基板11与散热片12烧结为整体。本实施例中，通过电镀或溅射等工艺在金属基板11的外露面上制作镍-铜-银镀层，而后再在散热片12与金属基板11对应的一面上制作镍-铜-银镀层，然后再通过无压纳米银膏或普通银膏将金属基板11与散热片12烧结为整体，并且在金属基板11与散热片12之间形成有烧结层300。
实施例九
参见图9，本发明还提出一种基于前述各实施例所提出的自带散热功能的MIPS制造方法，该自带散热功能的MIPS制造方法包括以下步骤：
S100，制作金属基板11与散热片12为一体的散热基板10；
S200，通过绝缘层和铜箔在金属基板11上压合形成电路基材；
S300，在电路基材上通过刻蚀工艺形成电路结构20；
S400，在电路结构20上组装阻容元件30、功率器件芯片40及控制IC芯片50，组装完成后，利用塑封模具对电路结构20、阻容元件30、功率器件芯片40及控制IC芯片50进行塑封。
本实施例中，先制作如图7所示的散热基板10，散热基板10由金属基板11和散热片12一体成型，其可通过冲压的方式得到，包括但不限于此，此仅为示例性的，而非限制性的，本领域技术人员可根据实际情况进行选择。在制作得到散热基板10后，在散热基板10的金属板端上通过绝缘层和铜箔压合形成电路基材，而后在电路基材上通过刻蚀工艺形成电路结构20，然后在电路结构20上组装阻容元件30、功率器件芯片40及控制IC芯片50，组装完成后，利用塑封模具对电路结构20、阻容元件30、功率器件芯片40及控制IC芯片50进行热压注塑，灌注环氧树脂为主要成分的塑封材料，固化成型后形成塑封外壳60。本实施例中，塑封材料为环氧树脂、酚醛树脂、填充料(二氧化硅或其他固体粉末)以及脱模剂、染色剂、阻燃剂等其他材料组成的混合物。
实施例十
本发明实施例所提出的自带散热功能的MIPS制造方法还包括：
将内引线90的一端焊接于电路结构20上，另一端焊接于阻容元件30、功率器件芯片40或控制IC芯片50上。
本实施例中，阻容元件30、功率器件芯片40及控制IC芯片50分别通过内引线90与电路结构20电连接，在制作MIPS时，先在金属基板11上制作电路结构20，而后在电路结构20的预设位置上组装阻容元件30、功率器件芯片40及控制IC芯片50，然后再将阻容元件30与电路结构20之间的内引线90分别焊接在两者之上，同理，再将功率器件芯片40与电路结构20之间的内引线90分别焊接在两者之上，最后再将控制IC芯片50与电路结构20之间的内引线90分别焊接在两者之上。
以上的仅为本发明的部分或优选实施例，无论是文字还是附图都不能因此限制本发明保护的范围，凡是在与本发明一个整体的构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明保护的范围内。

Claims (10)

1.一种半导体电路，其特征在于，包括由金属基板与散热片一体成型的散热基板，所述散热基板的金属基板端上构造有绝缘层，所述绝缘层上构造有电路结构、阻容元件、功率器件芯片及控制IC芯片，所述散热基板的金属基板端上还构造有用于包覆所述电路结构、阻容元件、功率器件芯片及控制IC芯片的塑封外壳。
2.根据权利要求1所述的半导体电路，其特征在于，所述散热片包括底板和若干间隔设于所述底板上的散热鳍片，所述散热鳍片安装于所述底板远离所述金属基板端的一面。
3.根据权利要求2所述的半导体电路，其特征在于，所述底板远离所述金属基板端的一面上构造有安装座，所述安装座上设有若干散热风扇。
4.根据权利要求3所述的半导体电路，其特征在于，若干所述散热风扇位于所述电路结构、阻容元件、功率器件芯片及控制IC芯片的正下方区域内。
5.根据权利要求1所述的半导体电路，其特征在于，所述阻容元件、功率器件芯片及控制IC芯片分别通过内引线与所述电路结构电连接。
6.根据权利要求1所述的半导体电路，其特征在于，所述电路结构上还构造有与其电连接的金属引脚，所述金属引脚显露于所述塑封外壳的外部。
7.一种基于权利要求1-6任一项所述的半导体电路制造方法，其特征在于，包括：
通过绝缘层和铜箔在金属基板上压合形成电路基材；
在电路基材上通过刻蚀工艺形成电路结构；
在电路结构上组装阻容元件、功率器件芯片及控制IC芯片，组装完成后，利用塑封模具对电路结构、阻容元件、功率器件芯片及控制IC芯片进行塑封；
利用金属化工艺分别在金属基板的外露面和散热片上制作金属镀层；
将金属基板的镀层面与散热片的镀层面进行烧结，以得到一体成型的散热基板，所述金属基板上的金属镀层与所述散热片上的金属镀层形成烧结层。
8.根据权利要求7所述的半导体电路制造方法，其特征在于，所述金属镀层为镍-铜-银镀层，通过无压纳米银膏或普通银膏将所述金属基板与所述散热片烧结为整体。
9.一种基于权利要求1-6任一项所述的半导体电路制造方法，其特征在于，包括：
制作金属基板与散热片为一体的散热基板；
通过绝缘层和铜箔在金属基板上压合形成电路基材；
在电路基材上通过刻蚀工艺形成电路结构；
在电路结构上组装阻容元件、功率器件芯片及控制IC芯片，组装完成后，利用塑封模具对电路结构、阻容元件、功率器件芯片及控制IC芯片进行塑封。
10.根据权利要求9所述的半导体电路制造方法，其特征在于，在利用塑封模具对电路结构、阻容元件、功率器件芯片及控制IC芯片进行塑封的步骤之前，还包括：
将内引线的一端焊接于电路结构上，另一端焊接于阻容元件、功率器件芯片或控制IC芯片上。
CN202110611931.5A 2021-06-01 2021-06-01 半导体电路及其制造方法 Pending CN113192943A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110611931.5A CN113192943A (zh) 2021-06-01 2021-06-01 半导体电路及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110611931.5A CN113192943A (zh) 2021-06-01 2021-06-01 半导体电路及其制造方法

Publications (1)

Publication Number Publication Date
CN113192943A true CN113192943A (zh) 2021-07-30

Family

ID=76986199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110611931.5A Pending CN113192943A (zh) 2021-06-01 2021-06-01 半导体电路及其制造方法

Country Status (1)

Country Link
CN (1) CN113192943A (zh)

Similar Documents

Publication Publication Date Title
CN105190874B (zh) 半导体模块及半导体装置
US6291880B1 (en) Semiconductor device including an integrally molded lead frame
US6690087B2 (en) Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
JP4634497B2 (ja) 電力用半導体モジュール
JP5936310B2 (ja) パワー半導体モジュール及びその取り付け構造
US20100019379A1 (en) External heat sink for bare-die flip chip packages
US20090243079A1 (en) Semiconductor device package
WO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP4967701B2 (ja) 電力半導体装置
CN112864113A (zh) 功率器件、功率器件组件与相关装置
CN111276447B (zh) 双侧冷却功率模块及其制造方法
CN207381382U (zh) 电力电子模块和电力电子元器件封装基板
WO2013047231A1 (ja) 半導体装置及びその製造方法
CN111696936A (zh) 一种集成散热器的功率模块及其制作方法
CN113113401A (zh) 半导体电路和半导体电路的制造方法
KR20150071336A (ko) 전력 모듈 패키지 및 그 제조방법
CN216145615U (zh) 半导体电路
CN110676237A (zh) 基于微小级别ssop封装的散热智能功率半导体模块及其制备方法与应用
CN113192943A (zh) 半导体电路及其制造方法
CN210379025U (zh) 功率器件封装结构
JP7290420B2 (ja) パワー半導体装置
CN114730748A (zh) 用于消耗装置的可控电功率供应的具有被封装的功率半导体的功率模块及用于生产该功率模块的方法
CN219085965U (zh) 表面贴装金属散热块的半导体电路组件和散热组件
CN219553614U (zh) 一种半导体电路和散热器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination