CN113189808A - 一种阵列基板、显示面板及显示设备 - Google Patents

Abstract

本发明公开了一种阵列基板、显示面板及显示设备，该阵列基板包括：阵列栅极驱动GOA模组以及多根时钟信号线。每根时钟信号线分别通过走线与GOA模组连接，用于为GOA模组提供时钟信号；其中，至少一根走线设置有补偿段，用于补偿不同时钟信号线的负载差异。这样能够有效地降低GOA模组的不同时钟信号线之间的负载差异，有利于改善面板内部因驱动差异导致的横纹等显示不良。

Description

一种阵列基板、显示面板及显示设备

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示设备。

背景技术

随着电子技术的发展，显示器广泛应用在各行各业以及各种场景，并且对显示器的要求也越来越高。阵列栅极驱动(Gate driver On Array，简称GOA)技术是一种将液晶显示器栅极驱动集成电路(Gate Driver Integrated Circuit)集成在阵列(Array)基板上的技术。GOA产品是目前面板厂的主流趋势，现有市场的大部分产品已经切换成了GOA产品。但GOA产品中仍然存在如横纹等显示不良的问题，针对性地改善显示不良，成为提高产品质量的重要途径。

发明内容

鉴于上述问题，本说明书实施例提供了一种阵列基板、显示面板及显示设备，能够有效地降低GOA模组的不同时钟信号线之间的负载差异，从而有利于改善面板内部因驱动差异导致的横纹等显示不良。

第一方面，本说明书实施例提供了一种阵列基板，包括：

阵列栅极驱动GOA模组；

多根时钟信号线，每根所述时钟信号线分别通过走线与所述GOA模组连接，用于为所述GOA模组提供时钟信号；

其中，至少一根所述走线设置有补偿段，所述补偿段用于补偿不同所述时钟信号线的负载差异。

进一步地，所述补偿段用于补偿走线长度，所述时钟信号线和所述GOA模组之间的距离与所述补偿段的长度负相关，以减少不同时钟信号线的走线电阻差异。

进一步地，不同所述时钟信号线与所述GOA模组之间的走线长度相等。

进一步地，所述补偿段用于补偿走线与彩膜基板的交叠面积，不同所述时钟信号线的所述走线与所述彩膜基板的交叠面积相等，以减小不同时钟信号线的所述走线耦合电容之间的差异。

进一步地，所述补偿段为Zig-zag形绕线。

进一步地，所述多根时钟信号线设置在所述阵列基板中的信号层，所述走线设置在所述阵列基板中的走线层，所述补偿段设置于所述走线层中的非交叠区域，所述非交叠区域为与所述信号层中的信号线不存在重叠的区域。

进一步地，所述多根时钟信号线设置在所述阵列基板中的信号层，所述走线设置在所述阵列基板中的走线层，所述信号层中至少一根目标信号线的交叠区域开设有缝隙，其中，所述交叠区域为所述目标信号线与所述走线的交叠区域。

进一步地，所述信号层的同一类信号线中等间隔开设有相同形状以及尺寸的所述缝隙。

第三方面，本说明书实施例提供了一种显示面板，包括第二方面所述的阵列基板。

第四方面，本说明书实施例提供了一种显示设备，包括第三方面所述的显示面板。

本说明书实施例中提供的技术方案，至少具有如下技术效果或优点：

本说明书实施例提供的阵列基板、显示面板及显示设备，通过在GOA模组与相应时钟信号线之间的至少一根走线设置补偿段，用于补偿不同时钟信号线之间的负载差异，能够有效地降低GOA模组的不同时钟信号线之间的负载差异，增强GOA模组对面内驱动的均一性，从而有利于改善面板内部因驱动差异导致的横纹等显示不良。

上述说明仅是本说明书技术方案的概述，为了能够更清楚了解本说明书的技术手段，而可依照说明书的内容予以实施，并且为了让本说明书的上述和其它目的、特征和优点能够更明显易懂，以下特举本说明书的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本说明书的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1为一种阵列基板的结构示意图；

图2为本说明书实施例中一种示例性阵列基板的结构示意图；

图3为本说明书实施例中一种示例性信号层的示意图；

图4为本说明书实施例中一种示例性交叠区域的示意图；

图5为本说明书实施例中一种示例性缝隙分布示意图；

图6为本说明书实施例中一种显示面板的结构示意图；

图7为本说明书实施例中一种显示设备的结构示意图。

具体实施方式

如图1所示，采用GOA技术的液晶显示面板中，阵列基板10包括：显示区100和驱动电路区。驱动电路区包括：阵列栅极驱动GOA模组101以及用于为GOA模组101提供时钟信号的时钟信号线102，时钟信号线102有多根，每根时钟信号线102与GOA模组101之间分别通过走线(如图1中示出的L1、L2、L3、L4、L5和L6)连接。需要说明的是，图1中以6根时钟信号线为例，示出了6根时钟信号线与GOA模组101中一组GOA单元(图中未示出)的走线，具体走线数量根据实际GOA模组101中GOA单元的组数确定。

具体来讲，GOA模组101布置在显示面板的显示区域侧边，用于在一帧时间内，顺序对各行像素的栅线输出高电平方波，将这些栅线对应的像素薄膜晶体管(TFT)逐行开启，以便数据线对像素区内所有子像素完成一次充电刷新。GOA模组101包括多个级联的GOA单元，每一级GOA单元对应驱动一行水平扫描线。各个GOA单元均有时钟信号输入端和信号输出端，信号输出端在输入信号的驱动下输出信号，并且信号输出端输出的信号同时作为同一行的栅极驱动信号和下一级GOA单元的输入信号。

发明人对消除显示不良的问题进行了长期研究，发现面板设计之初GOA部分的设计细节上的疏忽会容易导致后面产品的缺陷。其中一点需要注意的细节就是，为了尽量减小走线负载，走线是按照最短走线路径布设的，例如，如图1所示的沿垂直于时钟信号线102的方向延伸。然而，由于不同时钟信号线102与GOA模组101之间的距离不同，相应走线的长度也就不同，越靠近GOA模组101的时钟信号线102，与GOA模组101之间的走线长度越短，而越远离GOA模组101的时钟信号线102，与GOA模组101的走线长度越长。也就是说，不同时钟信号线(CLK)到GOA模组101的走线长度存在差异，如图1中的走线长度：L1＞L2＞L3＞L4＞L5＞L6，而这个差异会导致CLK的至少以下两种负载差异：

(1)走线的电阻差异，距离GOA模组最远即最外侧的CLK连接到GOA模组的走线长度最长，电阻最大；

(2)电容差异，最外侧的CLK对应的走线长，与彩膜基板(CF)侧的交叠面积大，随之产生的耦合电容也就越大。

上述两方面的差异会影响GOA模组101的输入波形的上升及下降沿，使得GOA模组101中不同GOA单元输出信号的上升沿和下降沿存在不同程度的延迟，导致相应像素行的栅线开启和关闭时间存在不同程度的延迟，从而导致这些像素行的充电存在差异，即亮度存在差异，最终导致显示出现如横纹等不良。

有鉴于此，为了解决或部分解决以上问题，本说明书实施例提供了一种阵列基板、显示面板以及显示设备。下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

请参考图2，为本说明书实施例中阵列基板20的结构图。如图2所示，该阵列基板20包括：阵列栅极驱动GOA模组201以及多根时钟信号线(如图2中示出的CLK1、CLK2、CLK3、CLK4、CLK5以及CLK6)。需要说明的是，为了更突出本说明书实施例提供的技术方案，图2中未示出阵列基板20中除了GOA模组201以及时钟信号线以外的其他构件如显示区构件，并且仅示出了显示面板一侧的GOA模组201以及相应时钟信号线。

具体来讲，时钟信号线有偶数根，可以根据实际应用场景的需要设置，例如，可以为2根、4根、6根或8根等(图2中以6CLK即6根时钟信号线为例进行示出，并忽略了时钟信号线和相应走线的线宽)。每根时钟信号线分别通过走线与GOA模组201连接，用于为GOA模组201提供时钟信号。

其中，至少一根走线设置有补偿段，该补偿段用于补偿不同时钟信号线的负载差异。这样能够有效地降低GOA模组201的不同时钟信号线之间的负载差异，增强GOA模组201对面内驱动的均一性，从而有利于改善显示面板内部因驱动差异导致的横纹等显示不良。

在一种可选的实施方式中，上述补偿段可以设置在走线的路径方向上，用于补偿走线长度，以减少不同时钟信号线的走线的电阻差异。具体来讲，补偿段的长度基于时钟信号线与GOA模组201的距离确定，时钟信号线和GOA模组之间的距离与所述补偿段的长度呈负相关。也就是说，在两根以上不同时钟信号线的上述走线上设置补偿段时，从距离GOA模组201最近的时钟信号线到最远的时钟信号线，补偿段的长度依次减小。为了方便设计，补偿段的线宽可以设置为与走线中其他段的线宽相同。

例如，通过补偿段对走线长度进行补偿，可以使得不同时钟信号线与GOA模组201之间的走线长度相等。需要说明的是，此处的“相等”为广义上的相等，即不同时钟信号线与GOA模组201之间走线长度的最大差异值在可接受的误差范围内。此时，可以认为不同时钟信号线与GOA模组201之间的走线长度相等，即不同时钟信号线的走线电阻差异接近于零，消除了不同时钟信号线的走线电阻差异。

在一种可选的实施方式中，可以将上述设置有补偿段的走线中，除补偿段以外的剩余走线段称为基准段。也就是说，上述设置有补偿段的走线可以包括基准段和补偿段，基准段的一端和补偿段的一端连接，相应时钟信号线通过基准段走线和补偿段走线与GOA模组201连接。补偿段走线的延伸方向与基准段走线的延伸方向不同，例如，基准段可以是沿走线最短路径延伸，如可以是沿垂直于时钟信号线的方向延伸，而补偿段为相对于基准段的延伸方向设置的绕线，以增加整个走线的长度，使得各时钟信号线的走线长度相当，从而降低各走线的电阻差异。

举例来讲，可以以最外侧时钟信号线与GOA模组201之间的走线长度为基准长度，在除最外侧时钟信号线以外的其他每根时钟信号线与GOA模组201之间的走线上设置补偿段(如图2中的Lc2、Lc3、Lc4、Lc5以及Lc6)。例如，如图2所示，以6CLK为例，从CLK1到CLK6，与GOA模组201之间的距离越来越小。例如，CLK1与GOA模组201之间的走线可以沿垂直于CLK1的方向布设，以尽量减少走线长度，从而降低CLK1的负载，而CLK2至CLK6与GOA模组201之间的走线均包括基准段和补偿段，基准段可以沿垂直于CLK2至CLK6的方向布设。补偿段与基准段连接组成完整的走线，补偿段可以设置在GOA模组201与相应时钟信号线之间的位置，例如，Lc2可以设置在CLK2与CLK3之间，Lc3可以设置在CLK3与CLK4之间，Lc4可以设置在CLK4与CLK5之间，Lc5可以设置在CLK5与CLK6之间，Lc6可以设置在CLK6与GOA模组201之间或者是设置在CLK6与其他信号线之间，具体位置可以根据实际需要设置，此处不做限定。

或者，也可以另外根据实际需要设置一个基准长度，在每根时钟信号线与GOA模组201之间的走线上均设置补偿段，以使得各时钟信号线与GOA模组201之间的走线达到上述基准长度。

另外，上述补偿段除了用于对走线长度也就是对走线电阻进行补偿外，还用于补偿走线与彩膜基板(Color Filter，CF)的交叠面积，以减小不同时钟信号线的走线与CF侧耦合电容之间的差异。可以理解的是，在各时钟信号线的走线线宽相同的情况下，各时钟信号线的走线长度相等，所对应的走线表面积也就相等，即与CF侧的交叠面积相当。这样对于原本走线长度相对较短的时钟信号线，在走线中设置补偿段后，一方面增加了走线长度即补偿了与其他时钟信号线的走线电阻差异，另一方面也增加了与CF侧的交叠面积，使得不同时钟信号线与GOA模组的走线与CF侧交叠面积的差异在可接受的误差范围内，可以认为不同时钟信号线的走线与CF侧的交叠面积相等，这样就可以补偿不同长度的走线与CF侧的耦合电容差异。

举例来讲，补偿段可以是在布设走线时能够布设的任意形状的绕线。需要说明的是，绕线是相对于最短走线路径而言的，即未沿相应时钟信号线与GOA模组201的最短走线路径延伸，呈现绕行状态的线段，如图2所示。例如，补偿段可以是Zig-zag形(之字形)绕线或者其他形状的绕线，如可以是不规则的弯曲线，图2中示出的绕线形状只是作为示意，不作为限制，能够实现走线长度差异补偿以及与CF侧的交叠面积差异补偿即可。另外，补偿段可以是一段绕线，也可以包含多段绕线，且在包含多段绕线时，多段绕线可以等间隔设置，也可以不等间隔设置，本实施例对此不做限定。

需要说明的是，时钟信号线与GOA模组201之间，走线的路径以及所包含的补偿段的位置和形状可以根据实际需要设置。在根据需要设计好走线路径以及相应补偿段的位置、长度和形状后，就可以通过刻蚀等工艺完成对各走线的加工。

当然，在本说明书其他实施例中，除了在走线路径方向上设置补偿段以减小不同时钟信号线的负载差异以外，补偿段还可以有其他设置方式，例如，补偿段也可以设置在走线的宽度方向上，例如可以设置凸块布线作为补偿段，以补偿走线长度差异和/或走线与CF侧的交叠面积差异。

具体实施时，为了方便布线，上述多根时钟信号线与走线是布设在阵列基板的不同层中的。例如，上述多根时钟信号线可以设置在阵列基板中的信号层，而时钟信号线与GOA模组201之间的走线设置在阵列基板中的走线层。当然，如图3所示，信号层300除了时钟信号线301以外，还可以布设其他信号线302如电源信号线以及其他控制信号线等。走线层中的横向走线与阵列基板中的纵向信号线存在交叠会产生耦合电容。

因此，在一种可选的实施方式中，为了尽量避免所设置的补偿段在补偿走线长度差异的同时，增加与信号层中各信号线的交叠面积，从而增加与信号层之间的耦合电容，影响GOA模组201的驱动能力，如图3所示，补偿段可以设置于走线层中的非交叠区域。其中，非交叠区域为与信号层300中的信号线(包括时钟信号线301以及其他信号线302)不存在重叠的区域。这样就可以避开信号层300中的信号线，避免与信号线存在交叠带来耦合电容的增加。

需要说明的是，各走线的补偿段在上述非交叠区域的布设位置可以根据实际需要确定，本实施例对此不做限定。例如，在图2示出的示例中，除了在图2中示出的布设位置布设Lc2至Lc5以外，也可以将Lc2至Lc5也布设在CLK6与GOA模组或CLK6与其他信号线之间的非交叠区域。

进一步地，发明人还在研究中发现，上述时钟信号线的负载大小一方面会影响TFT的打开效果，另一方面还会影响驱动信号下降沿的延迟，而延迟越大，充电效果也就越差。也就是说，上述时钟信号线的负载会影响到GOA模组201的驱动能力，从而影响面内像素的充电率，可能导致显示残像等不良。

因此，为了降低时钟信号线的负载，本说明书实施例提供的阵列基板中，还可以在上述信号层中的信号线与上述走线的交叠处开设缝隙(slit)，例如，可以在相应信号线上过(Cross)走线的区域开设缝隙，和/或，在相应走线的与信号线交叉的区域开设缝隙。这样可以减小上述走线与信号层中信号线的交叠面积，从而减少在交叠处产生的耦合电容，降低时钟信号线的负载，有利于增强GOA模组201的驱动能力，提升像素充电率，对显示残像等不良均有改善效果。

具体实施时，考虑到信号线的线宽相对较大，更方便加工缝隙，作为一种实施方式，上述阵列基板的信号层中，至少一根目标信号线的交叠区域开设有缝隙。其中，目标信号线为与走线存在交叠的信号线，交叠区域为目标信号线与走线的交叠区域。由于所开设的缝隙覆盖其中一部分交叠区域，以消除该部分交叠区域处形成的耦合电容，从而能够有效地减小相应时钟信号线的负载。具体实施时，为了尽量减小时钟信号线的负载，增强GOA模组201的驱动能力，可以在每根目标信号线的交叠区域开设上述缝隙。当然，也可以根据实际需要，选择性地在信号层中某些目标信号线如与上述走线存在交叠的时钟信号线上开设缝隙，本实施例对此不做限定。

需要说明的是，缝隙的形状可以根据实际需要以及工艺难易度设置，例如，缝隙形状可以设置为矩形、圆形或椭圆形等，本实施例对此不作限制。缝隙尺寸可以根据实际走线的分布以及走线的线宽确定，缝隙尺寸不超过信号线的线宽，以避免导致信号线断开。例如，可以通过刻蚀工艺在信号线上刻蚀掉相应位置处的导电材料实现上述缝隙的加工，或者，也可以采用其他加工方式，此处不做限定。

例如，以矩形缝隙为例，如图4所示，信号层中某信号线400Cross了三条上述走线(如图4中示出的411、412和413)，那么，该信号线400上开设的缝隙420可以贯穿这三条走线的Cross区域，以减小这三条走线与该信号线400形成的耦合电容。

进一步地，作为一种实施方式，上述信号层的同一类信号线中等间隔开设有相同形状以及尺寸的缝隙。也就是说，在保证上述目标信号线的交叠区域开设有缝隙的基础上，还可以该在目标信号线中除上述交叠区域的其他区域，以及在信号层中与该目标信号线同类型的信号线上等间隔开设相同形状以及尺寸的缝隙。这样可以保证信号层中同一类信号线上均匀分布有间隙，不仅方便加工，也有利于保证同一类型的信号线上单位长度的电阻分布均衡，避免发生突变。例如，如图5所示，可以在信号层中所有的时钟信号线500上等间隔开设相同形状以及尺寸的缝隙520。

基于同一发明构思，本说明书实施例还提供了一种显示面板。如图6所示，该显示面板60包括前述的阵列基板20。同样具有与前述提供的阵列基板20相同的结构和有益效果。

由于本说明书实施例所介绍的显示面板60包括的阵列基板20在前述已经进行说明，故而基于本说明书实施例所介绍的阵列基板20，本领域所属人员能够了解该显示面板60的具体结构及效果原理，故而在此不再赘述。凡是包括本说明书实施例的阵列基板20的显示面板60都属于本说明书所欲保护的范围。

基于同一发明构思，本说明书实施例还提供了一种显示设备，如图7所示，该显示设备70包括前述的显示面板60。同样具有与前述提供的阵列基板20相同的结构和有益效果。

需要说明的是，该显示设备70可以为：手机、液晶面板、电子纸、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。

由于本说明书实施例所介绍的显示设备70包括的阵列基板20在前述已经进行说明，故而基于本说明书实施例所介绍的阵列基板20，本领域所属人员能够了解该显示设备70的具体结构及效果原理，故而在此不再赘述。凡是包括本说明书实施例的阵列基板20的显示设备70都属于本说明书所欲保护的范围。

本说明书实施例中提供的技术方案，至少具有如下技术效果或优点：

通过在GOA模组与相应时钟信号线之间的至少一根走线设置补偿线，用于补偿不同时钟信号线之间的负载差异，能够有效地降低GOA模组的不同时钟信号线之间的负载差异，增强GOA模组对面内驱动的均一性，从而有利于改善面板内部因驱动差异导致的横纹等显示不良。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本说明书的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本说明书的示例性实施例的描述中，本说明书的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本说明书要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本说明书的单独实施例。

本领域那些技术人员可以理解，可以对实施例中的装置中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个装置中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

此外，本领域的技术人员能够理解，尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本说明书的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

应该注意的是上述实施例对本说明书进行说明而不是对本说明书进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本说明书可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

Claims (10)

1.一种阵列基板，其特征在于，包括：

阵列栅极驱动GOA模组；

多根时钟信号线，每根所述时钟信号线分别通过走线与所述GOA模组连接，用于为所述GOA模组提供时钟信号；

其中，至少一根所述走线设置有补偿段，所述补偿段用于补偿不同所述时钟信号线的负载差异。

2.如权利要求1所述的阵列基板，其特征在于，所述补偿段用于补偿走线长度，所述时钟信号线和所述GOA模组之间的距离与所述补偿段的长度负相关，以减少不同时钟信号线的走线电阻差异。

3.如权利要求2所述的阵列基板，其特征在于，不同所述时钟信号线与所述GOA模组之间的走线长度相等。

4.如权利要求1所述的阵列基板，其特征在于，所述补偿段用于补偿走线与彩膜基板的交叠面积，不同所述时钟信号线的所述走线与所述彩膜基板的交叠面积相等，以减小不同时钟信号线的走线耦合电容之间的差异。

5.如权利要求1所述的阵列基板，其特征在于，所述补偿段为Zig-zag形绕线。

6.如权利要求1所述的阵列基板，其特征在于，所述多根时钟信号线设置在所述阵列基板中的信号层，所述走线设置在所述阵列基板中的走线层，所述补偿段设置于所述走线层中的非交叠区域，所述非交叠区域为与所述信号层中的信号线不存在重叠的区域。

7.如权利要求1所述的阵列基板，其特征在于，所述多根时钟信号线设置在所述阵列基板中的信号层，所述走线设置在所述阵列基板中的走线层，所述信号层中至少一根目标信号线的交叠区域开设有缝隙，其中，所述交叠区域为所述目标信号线与所述走线的交叠区域。

8.如权利要求7所述的阵列基板，其特征在于，所述信号层的同一类信号线中等间隔开设有相同形状以及尺寸的所述缝隙。

9.一种显示面板，其特征在于，包括权利要求1-8中任一项所述的阵列基板。

10.一种显示设备，其特征在于，包括权利要求9所述的显示面板。

Images