CN113179096A - 延时电路、电机装置以及电机系统 - Google Patents

延时电路、电机装置以及电机系统 Download PDF

Info

Publication number
CN113179096A
CN113179096A CN202110449252.2A CN202110449252A CN113179096A CN 113179096 A CN113179096 A CN 113179096A CN 202110449252 A CN202110449252 A CN 202110449252A CN 113179096 A CN113179096 A CN 113179096A
Authority
CN
China
Prior art keywords
signal
module
electrically connected
switch module
delay circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110449252.2A
Other languages
English (en)
Other versions
CN113179096B (zh
Inventor
林乃劲
敖文彬
黄秋鸣
卢宝平
李湘
吴文贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN202110449252.2A priority Critical patent/CN113179096B/zh
Publication of CN113179096A publication Critical patent/CN113179096A/zh
Application granted granted Critical
Publication of CN113179096B publication Critical patent/CN113179096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00323Delay compensation
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
    • H02P29/02Providing protection against overload without automatic interruption of supply
    • H02P29/032Preventing damage to the motor, e.g. setting individual current limits for different drive conditions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Electronic Switches (AREA)

Abstract

本申请提供了一种延时电路、电机装置以及电机系统,该延时电路的第一端用于接收第一信号,延时电路的第二端用于与信号发生设备以及信号接收设备之间的连接支路电连接,延时电路用于在第一信号的电压变化的绝对值大于预定阈值时,将连接支路上的第二信号的电压调整为0。在第一信号的电压变化的绝对值大于预定阈值时,延时电路通过将连接支路上的第二信号的电压调整为0,使得信号接收设备无法识别到调整后的第二信号,从而不响应第二信号,这样避免了电压变化较大时信号接收设备出现异常情况,保证了信号接收设备的正常工作。

Description

延时电路、电机装置以及电机系统
技术领域
本申请涉及延时领域,具体而言,涉及一种延时电路、电机装置以及电机系统。
背景技术
延时的应用在电路设计中经常出现,延时电路是指能对一个或多个信号进行延迟一段时间处理的电路。常见的延时方法有软件延时和硬件延时两种方式。软件延时需配合主控芯片的指令周期进行编程设计,当主控芯片为不可编程的专用芯片时,软件延时不可实现;硬件延时电路由寄存器、计数器、功率器件、电阻及电容等电气元件组合搭建从而完成延时功能,硬件延时无需编程,适用范围较软件延迟更广。
当电机正反转切换运行时,通常电机绕组通电逻辑的电平高或低代表正转或者反转信号。而电机运行时,在励磁电压PWM(Pulse width modulation,脉冲宽度调制)占空比不变的情况下,绕组通电逻辑的电平跳变,会出现启动抖动及电流过冲停机等异常情况,导致电机无法正常工作。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解,因此,背景技术中可能包含某些信息,这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种延时电路、电机装置以及电机系统,以解决现有技术中电机运转时,在励磁电压PWM占空比不变情况下,绕组通电逻辑的电平跳变导致电机无法正常工作的问题。
为了实现所述目的,根据本申请的一个方面,提供了一种延时电路,所述延时电路的第一端用于接收第一信号,所述延时电路的第二端用于与信号发生设备以及信号接收设备之间的连接支路电连接,所述延时电路用于在所述第一信号的电压变化的绝对值大于预定阈值时,将所述连接支路上的第二信号的电压调整为0。
可选地,所述第一信号为高电平信号或低电平信号,所述延时电路包括第一延时单元和第二延时单元,其中,所述第一延时单元用于在所述第一信号从所述低电平信号变为所述高电平信号时,将所述第二信号的电压调整为0并持续第一预定时间;所述第二延时单元用于在所述第一信号从所述高电平信号变为所述低电平信号时,将所述第二信号的电压调整为0并持续第二预定时间。
可选地,所述第一延时单元包括第一电容模块和第一开关模块,其中,所述第一电容模块的第一端用于接收所述第一信号;所述第一开关模块包括第一端、第二端以及第三端,所述第一开关模块的第一端用于与所述连接支路电连接,所述第一开关模块的第二端与所述第一电容模块的第二端电连接,所述第一开关模块的第三端接地。
可选地,所述第一延时单元还包括第二开关模块,所述第二开关模块的第一端与所述第一电容模块的第二端电连接,所述第二开关模块的第二端接地。
可选地,所述第一延时单元还包括第一分压模块,所述第一分压模块的第一端与所述第一电容模块的第二端电连接,所述第一分压模块的第二端与所述第一开关模块的第二端电连接。
可选地,所述第二延时单元包括第三开关模块、第二电容模块以及第四开关模块,其中,所述第三开关模块包括第一端、第二端和第三端,所述第三开关模块的第一端用于与电源电连接,所述第三开关模块的第二端用于接收所述第一信号,所述第三开关模块的第三端接地;所述第二电容模块的第一端用于与所述电源电连接;所述第四开关模块包括第一端、第二端和第三端,所述第四开关模块的第一端用于与所述连接支路电连接,所述第四开关模块的第二端与所述第二电容模块的第二端电连接,所述第四开关模块的第三端接地。
可选地,所述第二延时单元还包括第五开关模块,所述第五开关模块的第一端与所述第四开关模块的第二端电连接,所述第五开关模块的第二端接地。
可选地,所述第二延时单元还包括第二分压模块、第三分压模块以及第四分压模块,其中,所述第二分压模块的第一端与所述第二电容模块的第二端电连接,所述第二分压模块的第二端与所述第四开关模块的第二端电连接;所述第三分压模块的第一端用于与所述电源电连接,所述第三分压模块的第二端与所述第三开关模块的第一端电连接;所述第四分压模块的第一端用于接收所述第一信号,所述第四分压模块的第二端与所述第三开关模块的第二端电连接。
可选地,所述延时电路还包括第五分压模块,所述第五分压模块的第一端用于与所述连接支路电连接,所述第五分压模块的第二端分别与所述第一延时单元以及所述第二延时单元电连接。
为了实现所述目的,根据本申请的一个方面,提供了一种电机装置,包括电机以及任一种所述的延时电路,所述电机用于与信号发生设备电连接。
为了实现所述目的,根据本申请的另一方面,提供了一种电机系统,包括所述的电机装置以及信号发生设备。
本申请所述的延时电路中,其第一端用于接收第一信号,其第二端用于与连接支路电连接,所述连接支路为信号发生设备以及信号接收设备之间的连接支路,所述信号发生设备通过所述连接支路传输第二信号,在所述第一信号的电压变化的绝对值大于预定阈值时,所述延时电路通过将所述连接支路上的第二信号的电压调整为0,使得所述信号接收设备无法识别到调整后的所述第二信号,从而不响应所述第二信号,这样避免了电压变化较大时所述信号接收设备出现异常情况,保证了所述信号接收设备的正常工作。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了根据本申请的实施例的延时电路的示意图;
图2和图3分别示出了根据本申请的实施例的第一信号以及第二信号的时序图;
图4示出了根据本申请的实施例的延时电路的控制流程图。
其中,上述附图包括以下附图标记:
100、第一电容模块;101、第一开关模块;102、第二开关模块;103、第一分压模块;200、第三开关模块;201、第二电容模块;202、第四开关模块;203、第五开关模块;204、第二分压模块;205、第三分压模块;206、第四分压模块;207、电源;300、第五分压模块。
具体实施方式
应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是,当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时,该元件可直接在该另一元件上,或者也可存在中间元件。而且,在说明书以及权利要求书中,当描述有元件“连接”至另一元件时,该元件可“直接连接”至该另一元件,或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的,现有技术中电机运转时,在励磁电压PWM占空比不变情况下,绕组通电逻辑的电平跳变导致电机无法正常工作,为了解决如上问题,本申请提出了一种延时电路、电机装置以及电机系统。
根据本申请的一种典型的实施例,提供了一种延时电路,上述延时电路的第一端用于接收第一信号,上述延时电路的第二端用于与信号发生设备以及信号接收设备之间的连接支路电连接,上述延时电路用于在上述第一信号的电压变化的绝对值大于预定阈值时,将上述连接支路上的第二信号的电压调整为0。
上述的延时电路中,其第一端用于接收第一信号,其第二端用于与连接支路电连接,上述连接支路为信号发生设备以及信号接收设备之间的连接支路,上述信号发生设备通过上述连接支路传输第二信号,在上述第一信号的电压变化的绝对值大于预定阈值时,上述延时电路通过将上述连接支路上的第二信号的电压调整为0,使得上述信号接收设备无法识别到调整后的上述第二信号,从而不响应上述第二信号,这样避免了电压变化较大时上述信号接收设备出现异常情况,保证了上述信号接收设备的正常工作。
一种具体的实施例中,当上述信号接收设备为电机中的芯片,上述第二信号为PWM占空比信号的情况下,在励磁电压PWM占空比不变,且绕组通电逻辑的电平跳变时,通过本申请上述的延时电路,可以使得上述芯片无法识别PWM占空比信号,从而进入停机续流状态,保证电机在正反转切换时,不会出现启动抖动及电流过冲停机等异常情况,保证了电机的正常工作。当然,上述信号接收设备并不限于上述的芯片,其还可以为现有技术中任意可行的信号接收设备;上述第二信号也并不限于上述的PWM占空比信号。
根据本申请的一种具体的实施例,上述第一信号为高电平信号或低电平信号,上述延时电路包括第一延时单元和第二延时单元,其中,上述第一延时单元用于在上述第一信号从上述低电平信号变为上述高电平信号时,将上述第二信号的电压调整为0并持续第一预定时间;上述第二延时单元用于在上述第一信号从上述高电平信号变为上述低电平信号时,将上述第二信号的电压调整为0并持续第二预定时间。上述延时电路,在上述第一信号从上述低电平信号变为上述高电平信号时,通过上述第一延时单元将上述第二信号的电压调整为0并持续第一预定时间,在上述第一信号从上述高电平信号变为上述低电平信号时,通过上述第二延时单元将上述第二信号的电压调整为0并持续第二预定时间,这样进一步地避免了电平跳变时,上述信号接收设备出现异常情况,进一步地保证了信号接收设备的正常运行。
根据本申请的另一种具体的实施例,如图1所示,上述第一延时单元包括第一电容模块100和第一开关模块101,其中,上述第一电容模块100的第一端用于接收上述第一信号;上述第一开关模块101包括第一端、第二端以及第三端,上述第一开关模块101的第一端用于与上述连接支路电连接,上述第一开关模块101的第二端与上述第一电容模块的第二端电连接,上述第一开关模块101的第三端接地。在上述第一信号从上述低电平信号变为上述高电平信号时,上述第一电容模块由无电位差状态变为“左正右负”的充电状态,此时,第一电容模块左极板的正电荷由高电平信号提供,第一电容模块右极板的负电荷可以通过GND(地)经过上述第一开关模块提供,此时第一开关模块导通,将连接支路的上述第二信号的电压下拉为0。
在实际的应用过程中,上述第一电容模块包括第一电容,一种具体的实施例中,上述第一电容模块为上述第一电容。
在实际的应用过程中,上述第一开关模块包括三端子晶体管,如三极管、场效应管以及晶闸管等。本申请的一种具体的实施例中,上述第一开关模块为第一NPN三极管。当然,上述第一开关模块还可以为NMOS管等三端子晶体管。
根据本申请的再一种具体的实施例,如图1所示,上述第一延时单元还包括第二开关模块102,上述第二开关模块102的第一端与上述第一电容模块100的第二端电连接,上述第二开关模块102的第二端接地。在上述第一信号从上述高电平信号变为上述低电平信号时,上述第一电容模块由“左正右负”状态转变为无电位差状态,此时第一电容模块左极板的正电荷可以通过流向低电平信号端泄放掉,第一电容模块右极板的负电荷可以通过GND(地)以及第二开关模块泄放掉。
一种具体的实施例中,上述第二开关模块为第一二极管,上述第一二极管的阳极接地,上述第一二极管的阴极与上述第一电容模块的第二端电连接。当然,上述第二开关模块并不限于上述的第一二极管,其还可以为现有技术中任意可行的开关元件。
本申请的一种具体的实施例中,如图1所示,上述第一延时单元还包括第一分压模块103,上述第一分压模块103的第一端与上述第一电容模块100的第二端电连接,上述第一分压模块103的第二端与上述第一开关模块101的第二端电连接。
在实际的应用过程中,上述第一分压模块可以包括电阻以及电感等元件,当然,上述第一分压模块还可以包括现有技术中其他任意可行的分压器件。具体的一种实施例中,上述第一分压模块为第一电阻。
在实际的应用过程中,上述第一预定时间为上述第一电容模块的充电时间,上述第一电容模块的充电时间Ψ1=R1C1,其中R1为上述第一分压模块的电阻,C1为上述第一电容模块的电容值。
根据本申请的另一种具体的实施例,如图1所示,上述第二延时单元包括第三开关模块200、第二电容模块201以及第四开关模块202,其中,上述第三开关模块200包括第一端、第二端和第三端,上述第三开关模块200的第一端用于与电源207电连接,上述第三开关模块200的第二端用于接收上述第一信号,上述第三开关模块200的第三端接地;上述第二电容模块201的第一端用于与上述电源207电连接;上述第四开关模块202包括第一端、第二端和第三端,上述第四开关模块202的第一端用于与上述连接支路电连接,上述第四开关模块202的第二端与上述第二电容模块201的第二端电连接,上述第四开关模块202的第三端接地。在上述第一信号由上述高电平信号变为上述低电平信号的情况下,上述第三开关模块由导通转为关闭,此时上述第二电容模块由上述电源进行充电,上述第二电容模块的状态为左正右负,上述第二电容模块的左极板由上述电源提供正电荷,上述第二电容模块的右极板由地(GND)经上述第四开关模块提供负电荷,上述第四开关模块导通,将上述第二信号下拉为0。
在实际的应用过程中,上述第三开关模块以及上述第四开关模块均可以包括三端子晶体管,如三极管、场效应管以及晶闸管等。本申请的一种具体的实施例中,上述第三开关模块为第二NPN三极管,上述第四开关模块为第三NPN三极管,当然,上述第三开关模块以及上述第四开关模块还可以为NMOS管等。当然,上述第三开关模块以及上述第四开关模块还可以为不同种类的三端子晶体管。本领域技术人员可以根据实际情况进行灵活选择上述第三开关模块以及上述第四开关模块的种类。
一种具体的实施例中,上述第二电容模块可以包括第二电容,本申请的更为具体的一种实施例中,上述第二电容模块为第二电容。
本申请的再一种具体的实施例中,如图1所示,上述第二延时单元还包括第五开关模块203,上述第五开关模块203的第一端与上述第四开关模块202的第二端电连接,上述第五开关模块203的第二端接地。在上述第一信号由低电平信号变为高电平信号时,上述第二开关模块由关闭转为导通,上述第三开关模块导通将上述电源的输出下拉为0,同时,上述第二电容模块的左极板的正电荷经上述第三开关模块进行泄放,上述第二电容模块右极板的负电荷经上述第五开关模块进行泄放。
在实际的应用过程中,上述第五开关模块为第二二极管,上述第二二极管的阳极接地,上述第二二极管的阴极与上述第四开关模块的第二端电连接。
在实际的应用过程中,如图1所示,上述第二延时单元还包括第二分压模块204、第三分压模块205以及第四分压模块206,其中,上述第二分压模块204的第一端与上述第二电容模块201的第二端电连接,上述第二分压模块204的第二端与上述第四开关模块202的第二端电连接;上述第三分压模块205的第一端用于与上述电源电连接,上述第三分压模块205的第二端与上述第三开关模块200的第一端电连接;上述第四分压模块206的第一端用于接收上述第一信号,上述第四分压模块206的第二端与上述第三开关模块200的第二端电连接。
在实际的应用过程中,上述第二分压模块、上述第三分压模块以及上述第四分压模块均可以包括电阻以及电感等元件,当然,上述第二分压模块、上述第三分压模块以及上述第四分压模块还可以包括现有技术中其他任意可行的分压器件。具体的一种实施例中,上述第二分压模块为第二电阻、上述第三分压模块为第三电阻,上述第四分压模块为第四电阻。
在实际的应用过程中,上述第二预定时间为上述第二电容模块的充电时间,上述第二电容模块的充电时间Ψ2=R2C2,其中R2为上述第二分压模块的电阻,C2为上述第二电容模块的电容值。
根据本申请的又一种具体的实施例,如图1所示,上述延时电路还包括第五分压模块300,上述第五分压模块300的第一端用于与上述连接支路电连接,上述第五分压模块300的第二端分别与上述第一延时单元以及上述第二延时单元电连接。
在实际的应用过程中,上述第五分压模块可以包括电阻以及电感等元件,当然,上述第五分压模块还可以包括现有技术中其他任意可行的分压器件。具体的一种实施例中,上述第五分压模块为第五电阻。
一种具体的实施例中,上述第一电容模块100为第一电容,上述第一开关模块101为第一NPN晶体管,上述第二开关模块102为第一二极管,上述第一分压模块103为第一电阻,上述第三开关模块200为第二NPN晶体管,上述第二电容模块201为第二电容,上述第四开关模块202为第三NPN晶体管,上述第五开关模块203为第二二极管,上述第二分压模块204为第二电阻,上述第三分压模块205为第三电阻,上述第四分压模块206为第四电阻,上述第五分压模块300为第五电阻,上述元件的连接关系如图1所示。
当上述第一信号恒为上述高电平信号的情况下,上述第一延时单元由上述第一电容模块100隔断;上述第二延时单元通过上述第三开关模块200将电源207输出的电压下拉为0,上述第二电容模块201隔断了上述第二信号与地的连接,此时上述第一延时单元以及上述第二延时单元均不能将上述第二信号调整为0,此时上述第二信号不受影响,上述信号接收设备接收上述第二信号,并根据上述第二信号正常工作。
当上述第一信号恒为上述低电平信号的情况下,上述第一延时单元由上述第一电容模块100隔断;上述第二延时单元中,上述第三开关模块200不导通,上述第二延时单元通过上述第三开关模块200将上述第一信号隔断,上述电源207的输出被上述第三开关模块200以及上述第二电容模块201隔断,此时上述第一延时单元以及上述第二延时单元均不能将上述第二信号调整为0,此时上述第二信号不受影响,上述信号接收设备接收上述第二信号,并根据上述第二信号正常工作。
当上述第一信号从上述低电平信号变为上述高电平信号时,上述第一延时单元中,上述第一电容模块100由无电位差状态变为“左正右负”的充电状态,此时,第一电容模块100左极板的正电荷由高电平信号提供,第一电容模块100右极板的负电荷可以通过GND(地)经过上述第一开关模块101提供,此时第一开关模块101导通,将连接支路的上述第二信号的电压下拉为0,而上述第一电容模块100的充电时间为上述第一开关模块101的导通时间,即为上述第一预定时间,上述第一电容模块100的充电时间为Ψ1=R1C1,其中R1为上述第一分压模块103的电阻,C1为上述第一电容模块100的电容值。此时,上述第二延时单元中的上述第三开关模块200由关闭转为导通,上述第二电容模块201的左极板的电荷经上述第三开关模块200泄放,且上述第三开关模块200导通将上述电源207的输出下拉为0,上述第二电容模块201的右极板的电荷经上述第二分压模块204以及上述第五开关模块203泄放。图2示出了第一信号由低电平信号变为高电平信号时上述第二信号的时序图,其中,横坐标为时间,纵坐标为电压值,在上述第一信号由低电平信号变为高电平信号时,上述第二信号的电压在第一预定时间t1~t2内为0。
当上述第一信号从上述高电平信号变为上述低电平信号时,上述第一延时单元中,上述第一电容模块100由左正右负状态转变为无电位差状态,上述第一电容模块100左极板的正电荷通过流向上述第一信号泄放掉,上述第一电容模块100右极板的负电荷通过GND(地)、上述第二开关模块102以及上述第一分压模块103泄放。上述第二延时单元中,上述第三开关模块200由导通变为关闭,此时,上述第二电容模块201的状态为左正右负,上述第二电容模块201左极板的正电荷由上述电源207提供,上述第二电容模块201右极板的负电荷由地经上述第四开关模块202以及上述第二分压模块204提供,上述第二电容模块201的充电时间为Ψ2=R2C2,其中R2为上述第二分压模块204的电阻,C2为上述第二电容模块201的电容值,上述第四开关模块202导通,将上述第二信号的电压值调整为0,上述第四开关模块202的导通时间,即上述第二预定时间,为上述第二电容模块201的充电时间。图3示出了第一信号由高电平信号变为低电平信号时上述第二信号的时序图,其中,横坐标为时间,纵坐标为电压值,在上述第一信号由高电平信号变为低电平信号时,上述第二信号的电压在第二预定时间t3~t4内为0。
根据本申请的另一种典型的实施例,提供了一种电机装置,包括电机以及任一种上述的延时电路,上述电机用于与信号发生设备电连接。
上述的电机装置中,包括电机以及任一种上述的延时电路,上述电机用于与信号发生设备电连接,上述延时电路与连接支路电连接,上述连接支路为上述电机与上述信号发生设备之间的连接支路。上述电机装置,在励磁电压PWM占空比不变,且绕组通电逻辑的电平跳变时,通过上述延时电路,可以使得电机的芯片无法识别上述信号发生设备发出的第二信号,即PWM占空比信号,从而使得上述芯片进入停机续流状态,保证电机在正反转切换时,不会出现启动抖动及电流过冲停机等异常情况,保证了电机的正常工作,较好地解决了现有技术中电机运转时,在励磁电压PWM占空比不变情况下,绕组通电逻辑的电平跳变导致电机无法正常工作的问题。
一种具体的实施例中,该电机装置的控制流程图如图4所示,在第一信号由高电平信号变为低电平信号时,第二延时单元将第二信号的电压调整为0;在第一信号由低电平信号变为高电平信号时,第一延时单元将第二信号的电压调整为0;当第一信号为横高电平信号或者横低电平信号时,延时电路不动作。
根据本申请的再一种典型的实施例,提供了一种电机系统,包括上述的电机装置以及信号发生设备。
上述的电机系统,包括上述的电机装置以及信号发生设备。上述电机系统,在励磁电压PWM占空比不变,且绕组通电逻辑的电平跳变时,通过上述延时电路,可以使得电机的芯片无法识别上述信号发生设备发出的第二信号,即PWM占空比信号,从而使得上述芯片进入停机续流状态,保证电机在正反转切换时,不会出现启动抖动及电流过冲停机等异常情况,保证了电机的正常工作,较好地解决了现有技术中电机运转时,在励磁电压PWM占空比不变情况下,绕组通电逻辑的电平跳变导致电机无法正常工作的问题。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
1)、本申请上述的延时电路中,其第一端用于接收第一信号,其第二端用于与连接支路电连接,上述连接支路为信号发生设备以及信号接收设备之间的连接支路,上述信号发生设备通过上述连接支路传输第二信号,在上述第一信号的电压变化的绝对值大于预定阈值时,上述延时电路通过将上述连接支路上的第二信号的电压调整为0,使得上述信号接收设备无法识别到调整后的上述第二信号,从而不响应上述第二信号,这样避免了电压变化较大时上述信号接收设备出现异常情况,保证了上述信号接收设备的正常工作。
2)、本申请上述的电机装置中,包括电机以及任一种上述的延时电路,上述电机用于与信号发生设备电连接,上述延时电路与连接支路电连接,上述连接支路为上述电机与上述信号发生设备之间的连接支路。上述电机装置,在励磁电压PWM占空比不变,且绕组通电逻辑的电平跳变时,通过上述延时电路,可以使得电机的芯片无法识别上述信号发生设备发出的第二信号,即PWM占空比信号,从而使得上述芯片进入停机续流状态,保证电机在正反转切换时,不会出现启动抖动及电流过冲停机等异常情况,保证了电机的正常工作,较好地解决了现有技术中电机运转时,在励磁电压PWM占空比不变情况下,绕组通电逻辑的电平跳变导致电机无法正常工作的问题。
3)、本申请上述的电机系统,包括上述的电机装置以及信号发生设备。上述电机系统,在励磁电压PWM占空比不变,且绕组通电逻辑的电平跳变时,通过上述延时电路,可以使得电机的芯片无法识别上述信号发生设备发出的第二信号,即PWM占空比信号,从而使得上述芯片进入停机续流状态,保证电机在正反转切换时,不会出现启动抖动及电流过冲停机等异常情况,保证了电机的正常工作,较好地解决了现有技术中电机运转时,在励磁电压PWM占空比不变情况下,绕组通电逻辑的电平跳变导致电机无法正常工作的问题。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (11)

1.一种延时电路,其特征在于,所述延时电路的第一端用于接收第一信号,所述延时电路的第二端用于与信号发生设备以及信号接收设备之间的连接支路电连接,所述延时电路用于在所述第一信号的电压变化的绝对值大于预定阈值时,将所述连接支路上的第二信号的电压调整为0。
2.根据权利要求1所述的延时电路,其特征在于,所述第一信号为高电平信号或低电平信号,所述延时电路包括:
第一延时单元,用于在所述第一信号从所述低电平信号变为所述高电平信号时,将所述第二信号的电压调整为0并持续第一预定时间;
第二延时单元,用于在所述第一信号从所述高电平信号变为所述低电平信号时,将所述第二信号的电压调整为0并持续第二预定时间。
3.根据权利要求2所述的延时电路,其特征在于,所述第一延时单元包括:
第一电容模块,所述第一电容模块的第一端用于接收所述第一信号;
第一开关模块,所述第一开关模块包括第一端、第二端以及第三端,所述第一开关模块的第一端用于与所述连接支路电连接,所述第一开关模块的第二端与所述第一电容模块的第二端电连接,所述第一开关模块的第三端接地。
4.根据权利要求3所述的延时电路,其特征在于,所述第一延时单元还包括:
第二开关模块,所述第二开关模块的第一端与所述第一电容模块的第二端电连接,所述第二开关模块的第二端接地。
5.根据权利要求3所述的延时电路,其特征在于,所述第一延时单元还包括:
第一分压模块,所述第一分压模块的第一端与所述第一电容模块的第二端电连接,所述第一分压模块的第二端与所述第一开关模块的第二端电连接。
6.根据权利要求2所述的延时电路,其特征在于,所述第二延时单元包括:
第三开关模块,所述第三开关模块包括第一端、第二端和第三端,所述第三开关模块的第一端用于与电源电连接,所述第三开关模块的第二端用于接收所述第一信号,所述第三开关模块的第三端接地;
第二电容模块,所述第二电容模块的第一端用于与所述电源电连接;
第四开关模块,所述第四开关模块包括第一端、第二端和第三端,所述第四开关模块的第一端用于与所述连接支路电连接,所述第四开关模块的第二端与所述第二电容模块的第二端电连接,所述第四开关模块的第三端接地。
7.根据权利要求6所述的延时电路,其特征在于,所述第二延时单元还包括:
第五开关模块,所述第五开关模块的第一端与所述第四开关模块的第二端电连接,所述第五开关模块的第二端接地。
8.根据权利要求6所述的延时电路,其特征在于,所述第二延时单元还包括:
第二分压模块,所述第二分压模块的第一端与所述第二电容模块的第二端电连接,所述第二分压模块的第二端与所述第四开关模块的第二端电连接;
第三分压模块,所述第三分压模块的第一端用于与所述电源电连接,所述第三分压模块的第二端与所述第三开关模块的第一端电连接;
第四分压模块,所述第四分压模块的第一端用于接收所述第一信号,所述第四分压模块的第二端与所述第三开关模块的第二端电连接。
9.根据权利要求3至8中任一项所述的延时电路,其特征在于,所述延时电路还包括:
第五分压模块,所述第五分压模块的第一端用于与所述连接支路电连接,所述第五分压模块的第二端分别与所述第一延时单元以及所述第二延时单元电连接。
10.一种电机装置,其特征在于,包括:
电机,所述电机用于与信号发生设备电连接;
权利要求1至9中任一项所述的延时电路。
11.一种电机系统,其特征在于,包括:
权利要求10所述的电机装置;
信号发生设备。
CN202110449252.2A 2021-04-25 2021-04-25 延时电路、电机装置以及电机系统 Active CN113179096B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110449252.2A CN113179096B (zh) 2021-04-25 2021-04-25 延时电路、电机装置以及电机系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110449252.2A CN113179096B (zh) 2021-04-25 2021-04-25 延时电路、电机装置以及电机系统

Publications (2)

Publication Number Publication Date
CN113179096A true CN113179096A (zh) 2021-07-27
CN113179096B CN113179096B (zh) 2023-07-14

Family

ID=76925978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110449252.2A Active CN113179096B (zh) 2021-04-25 2021-04-25 延时电路、电机装置以及电机系统

Country Status (1)

Country Link
CN (1) CN113179096B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515775A (zh) * 2009-03-25 2009-08-26 成都华远电器设备有限公司 基于pwm技术的埋弧焊送丝电机正反转控制电路及其控制方法
US20100135443A1 (en) * 2008-12-03 2010-06-03 Lackey Raymond J Variable time delay control structure for channel matching
CN203813714U (zh) * 2014-03-31 2014-09-03 美的集团股份有限公司 电机驱动装置和变频家电
US20140368139A1 (en) * 2013-06-13 2014-12-18 Dyson Technology Limited Controller for a brushless motor
CN205318129U (zh) * 2015-11-27 2016-06-15 孝感华工高理电子有限公司 一种延时控制电路
CN107221293A (zh) * 2017-05-23 2017-09-29 广州视源电子科技股份有限公司 占空比调节电路及led背光亮度调节电路
CN211352086U (zh) * 2019-12-18 2020-08-25 珠海格力电器股份有限公司 一种电机控制电路
CN111682811A (zh) * 2020-06-22 2020-09-18 深圳数联天下智能科技有限公司 一种直流电机控制电路及直流电机控制系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100135443A1 (en) * 2008-12-03 2010-06-03 Lackey Raymond J Variable time delay control structure for channel matching
CN101515775A (zh) * 2009-03-25 2009-08-26 成都华远电器设备有限公司 基于pwm技术的埋弧焊送丝电机正反转控制电路及其控制方法
US20140368139A1 (en) * 2013-06-13 2014-12-18 Dyson Technology Limited Controller for a brushless motor
CN203813714U (zh) * 2014-03-31 2014-09-03 美的集团股份有限公司 电机驱动装置和变频家电
CN205318129U (zh) * 2015-11-27 2016-06-15 孝感华工高理电子有限公司 一种延时控制电路
CN107221293A (zh) * 2017-05-23 2017-09-29 广州视源电子科技股份有限公司 占空比调节电路及led背光亮度调节电路
CN211352086U (zh) * 2019-12-18 2020-08-25 珠海格力电器股份有限公司 一种电机控制电路
CN111682811A (zh) * 2020-06-22 2020-09-18 深圳数联天下智能科技有限公司 一种直流电机控制电路及直流电机控制系统

Also Published As

Publication number Publication date
CN113179096B (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
US6738272B2 (en) Charge pump rush current limiting circuit
EP2071725B1 (en) Power supply control circuit
JP6237952B2 (ja) 内部電源回路および半導体装置
JP2010130822A (ja) 半導体装置
JP5729775B2 (ja) ターンオフ制御を有する電力トランジスタおよびその動作方法
JP2011244615A (ja) 駆動回路
US10460896B2 (en) Relay control device
JP4792636B2 (ja) 誘導性負荷駆動回路
US7365592B2 (en) Power supply circuit
US20100059023A1 (en) Circuit Arrangement and Method for Operating an Inductive Load
JP2007306708A (ja) ゲート駆動回路
CN113179096B (zh) 延时电路、电机装置以及电机系统
US20210281105A1 (en) Circuit device
EP1489731B1 (en) A circuit for controlling inductive loads, in particular of electro actuators, at high efficiency
WO2021033527A1 (ja) 出力装置
CN106972792B (zh) 一种h桥驱动电路
JP2001177387A (ja) 負荷駆動装置
JP5226474B2 (ja) 半導体出力回路
CN114514681A (zh) Dcdc转换器
CN112996184B (zh) 固态光源调光控制电路及应用其的投影机
CN112996185B (zh) 固态光源驱动电路及应用其的投影机
JPH1188133A (ja) 負荷駆動回路
US20230014972A1 (en) Driving apparatus
KR100275485B1 (ko) 직류/직류컨버터의돌입전류방지및절체회로
JP2000175345A (ja) 過電流保護回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant