CN113167844A - 用于tmr磁传感器的底部引线化学机械平坦化 - Google Patents

Abstract

公开一种包括隧穿磁阻(TMR)传感器的惠斯通电桥阵列及一种制造方法。用于所述TMR传感器的底部引线不仅由于化学机械平坦化(CMP)并且还由于从多个层形成所述底部引线而因此具有极小表面粗糙度。所述多个层至少包含底部第一金属层及安置在所述第一金属层上的顶部第二金属层。所述第二金属层通常具有低于所述第一金属层的表面粗糙度。另外，所述第二金属层具有较慢抛光速率。因此，不仅所述第二金属层缩减了所述表面粗糙度，而且所述较慢抛光速率还使得能够将顶部第二金属膜抛光到小于或等于约2埃的非常精密的表面粗糙度。

Description

用于TMR磁传感器的底部引线化学机械平坦化

相关申请案的交叉引用

本申请案要求2019年12月30日提交的美国申请案第16/730,771号的优先权，所述美国申请案要求2019年8月23日提交的美国临时专利申请案第62/891,154号的优先权和权益，所述美国申请案和所述美国临时专利申请案均特此以全文引用的方式并入。

技术领域

本公开的实施例大体上涉及一种惠斯通电桥阵列(Wheatstone bridge array)及其制造方法。

背景技术

惠斯通电桥是电路，其用于通过平衡电桥电路的两个支脚来测量未知电阻，所述两个支脚中的一个支脚包含未知组件。惠斯通电路相较于简单的分压器提供极准确的测量。

惠斯通电桥包含多个电阻器，所述电阻器尤其近来包含磁性材料，例如磁传感器。磁传感器可包含霍尔效应(Hall effect)磁传感器、各向异性磁阻传感器(AMR)、巨磁阻(GMR)传感器及隧穿磁阻(TMR)传感器。TMR传感器相较于其它磁传感器具有非常高的灵敏度。

TMR传感器的可靠性和性能决定了磁阻响应。各种因素都会影响TMR传感器的可靠性和性能，例如TMR传感器的材料，且更重要的是，会影响制造TMR传感器的方法。举例来说，虽然可以使用完全相同的材料来制造两个不同的TMR传感器，但TMR传感器将由于不同制造工艺而具有不同可靠性和性能。

因此，所属领域中需要提供良好可靠性和性能的TMR传感器及其制造方法。

发明内容

公开一种包括隧穿磁阻(TMR)传感器的惠斯通电桥阵列及一种制造方法。用于TMR传感器的底部引线不仅由于化学机械平坦化(CMP)并且还由于从多个层形成底部引线而因此具有极小表面粗糙度。多个层至少包含底部第一金属层及安置在第一金属层上的顶部第二金属层。第二金属层通常具有低于第一金属层的表面粗糙度。另外，第二金属层具有较慢抛光速率。因此，不仅第二金属层缩减了表面粗糙度，而且较慢抛光速率还使得能够将顶部第二金属膜抛光到小于或等于约2埃的非常精密的表面粗糙度。

在一个实施例中，一种TMR传感器装置包括：衬底；底部引线，其安置于衬底上方，底部引线通过CMP工艺形成；TMR传感器堆叠，其耦合到底部引线；及顶部引线，其耦合到TMR传感器堆叠。

在另一实施例中，一种制造TMR传感器装置的方法包括：在衬底上方形成底部引线，其中所述形成包含：在衬底上方沉积第一导电材料；在第一导电材料上沉积第二导电材料，其中第一导电材料和第二导电材料是不同的；在底部引线上方沉积光致抗蚀剂层；选择性地去除底部引线的一部分；邻近剩余的底部引线沉积电绝缘材料；在电绝缘材料上沉积CMP终止层；对底部引线执行CMP工艺；在底部引线上方形成TMR传感器堆叠；及在TMR传感器堆叠上方形成顶部引线。

在另一实施例中，一种用于制造底部引线的方法包括：将交替的导电材料层沉积到衬底上以产生底部引线堆叠；在底部引线堆叠的顶部上沉积CMP惰性金属膜层；围绕底部引线堆叠沉积外部绝缘材料；在外部绝缘材料的顶部上沉积CMP终止层；及使用抛光浆料对CMP惰性金属膜执行CMP工艺。

附图说明

为了可以详细地理解本公开的上述特征，可通过参考实施例来作出上文简要地概括的本公开的更加具体的描述，所述实施例中的一些在附图中得以示出。然而，应注意，附图仅示出本公开的典型实施例，因此不应被视为限制本公开的范围，因为本公开可承认其它同等有效的实施例。

图1是惠斯通电桥阵列设计的示意图。

图2是用于惠斯通电桥阵列的TMR传感器的底部引线的示意图。

图3A到3G是根据一个实施例的用于惠斯通电桥阵列的TMR传感器的底部引线的示意图。

图4A及4B是根据一个实施例的用于惠斯通电桥阵列中的TMR传感器的示意图。

图5是示出制造用于惠斯通电桥阵列的TMR传感器的底部引线的方法的流程图。

为了促进理解，已使用相同附图标记在可能的情况下表示图中共有的相同元件。经考虑，在一个实施例中所公开的元件可有益地在其它实施例上利用而不需具体叙述。

具体实施方式

在下文中，参考本公开的实施例。然而，应理解，本公开不限于特定的所描述实施例。实际上，涵盖以下特征和元件(不管是否与不同实施例相关)的任何组合以实施和实践本公开。此外，尽管本公开的实施例可实现优于其它可能解决方案和/或优于现有技术的优点，但特定优势是否由给定实施例实现并不限制本公开。因此，以下方面、特征、实施例及优点仅为说明性的且不认为是所附权利要求书的元件或限制，除非明确地叙述于权利要求中。同样，对“本公开”的提及不应解释为本文中所公开的任何发明性主题的一般化，且不应视为所附权利要求书的要素或限制，除非明确地叙述于权利要求中。

公开一种包括隧穿磁阻(TMR)传感器的惠斯通电桥阵列及一种制造方法。用于TMR传感器的底部引线不仅由于化学机械平坦化(CMP)并且还由于从多个层形成底部引线而因此具有极小表面粗糙度。多个层至少包含底部第一金属层及安置在第一金属层上的顶部第二金属层。第二金属层通常具有低于第一金属层的表面粗糙度。另外，第二金属层具有较慢抛光速率。因此，不仅第二金属层缩减了表面粗糙度，而且较慢抛光速率还使得能够将顶部第二金属膜抛光到小于或等于约2埃的非常精密的表面粗糙度。

图1是惠斯通电桥阵列100设计的示意图。阵列100包含偏压源102、第一电阻器104、第二电阻器106、第三电阻器108、第四电阻器110、第一传感器输出焊盘112、第二传感器输出焊盘114，及接地连接116。跨越阵列从偏压源102到接地连接116施加偏置电压。第一传感器输出焊盘112及第二传感器输出焊盘114感测所施加电压的输出。可以取消来自电阻器104、106、108、110的任一温度改变。

如本文中所论述，电阻器104、106、108、110各自包含TMR传感器。在一个实施例中，TMR传感器各自是相异且不同的，使得电阻器104、106、108、110具有不同电阻。在另一实施例中，TMR传感器是相同的，但电阻器104、106、108、110是不同的。在再一实施例中，电阻器104、110彼此相同(包括电阻器104、110的TMR传感器也是如此)，且电阻器106、108彼此相同(包括电阻器106、108的TMR传感器也是如此)，但不同于电阻器104、110。对于阵列100中的TMR传感器，用于阵列100的RA是约100欧姆平方微米。

典型的磁场传感器使用惠斯通电桥电路中的磁阻(MR)装置。所述传感器需要MR装置在电桥中以不同方式改变。如本文中所论述，新的制造磁场传感器的方法将在同一层中制造两个不同的TMR膜。TMR膜的可靠性和性能决定了磁阻响应。通过实施底部层CMP工艺在平坦且平滑表面上制造TMR膜。新方法考虑不同的抛光机制，以达成约2A的粗糙度和最小2到4nm的厚度变化。在超平滑表面上制造的TMR膜具有40％的经改进性能和磁阻响应。以此方式，与不同TMR膜特征组合，可制造用于磁场传感器的完美的惠斯通电桥设计。

关于图1，如果包括电阻器104、106、108、110的TMR传感器的自由层具有相对于钉扎层磁化方向成+45°或-45°的长轴，那么自由层易轴由于形状各向异性而被限制为沿着长轴，且可如草图中所展示，通过来自经设定线路电流的安培场来设定磁化方向，尤其在自由层的顶部上存在正交于自由层长轴的经设定线路的情况下。

当沿着Y轴施加磁场时，电阻器110及104随着场而增加，而电阻器106、108随着场而减小。此不同响应启用惠斯通电桥，且传感器灵敏度与输出电压成比例，所述输出电压与电阻器110(或电阻器104)与电阻器106(或电阻器108)之间的差成比例。然而，由于45°自由层或钉扎层初始状态，因此在使用中仅使用磁阻改变的一半。如果自由层到钉扎层初始状态可为90°且仍具有两个不同的磁阻改变，那么传感器灵敏度可增加两倍。

如果自由层与钉扎层正交，那么钉扎层磁化方向由磁退火方向设定。通常，电阻器104、106、108、110由相同的TMR膜制成，且经受相同的工艺，且因此都具有相同的钉扎层方向。每一装置都可以完整的MR比操作，但所有装置都以相同方式响应于外部场且因此完全不存在输出电压。解决此问题的简单方式是通过用厚NiFe膜进行覆盖而屏蔽电阻器106和电阻器108，使得电阻器106和电阻器108将不响应于磁场。替代地，电阻器106和108可用恒定电阻器替换。然而，此种类的半桥感测方案还将缩减输出电压且因此限制灵敏度。

如本文中所论述，新的CMP工艺提供超平滑表面，以制造在同一层中具有两个不同TMR膜的磁场传感器。两个不同的TMR膜提供两个不同的磁阻响应。此外，具有自由层和钉扎层磁矩的两个TMR膜彼此正交，但磁阻响应是相反的，即，一个TMR电阻随着外部磁场而线性地增加，而另一TMR电阻随着外部磁场而线性地减小。以此方式，制造用于磁场传感器的完美的惠斯通电桥设计。

为了达成同一层中的两个不同的TMR膜的最大性能，重要的关键因素是在底部引线(BL)处提供超平滑表面。然而，BL通常在镀覆及沉积工艺之后累积约10到20A的表面粗糙度。波状底部引线表面并非所需的，且影响TMR膜的灵敏度。

图2是用于惠斯通电桥阵列100的TMR传感器的BL 200的示意图。BL 200包含衬底202以及电极材料204。在一个实施例中，衬底202包括绝缘材料，例如氧化铝。应理解，虽然氧化铝经论述为绝缘材料，但还考虑其它绝缘材料。此外，衬底202不限于单层，而是可涵盖CMOS装置的多个层。电极材料204是导电材料。可使用的一种合适的导电材料是铜。铜倾向于通过电镀和无电镀两者容易地沉积。然而，铜倾向于沉积成颗粒状，且因此具有可在约10埃与约20埃之间且在图2中展示为粗糙化表面的表面粗糙度。

具有最小金属去除但仍实现表面粗糙度缩减目的的特别的BL CMP工艺在两个TMR膜磁传感器制造中是有利的。图3A到3G是根据一个实施例的用于惠斯通电桥阵列100的TMR传感器的BL 300的示意图。在此工艺流程中，BL膜堆叠(典型的BL堆叠：Ta/Cu/Ta/Cu/Ta)经沉积或镀敷为全膜金属。CMP-惰性金属膜(10到15nm Ta)经沉积在BL堆叠上。当使用铜时，铜具有高得多的抛光速率且不可用于将最终BL堆叠的厚度控制在nm层级内。经考虑，在铜上方使用钽。钽相较于BL堆叠材料(例如，铜)具有较慢抛光速率且可确保BL堆叠的厚度。然而，对于典型的抛光工艺，10到15nm Ta膜是极薄的。因此，相片图案化可限定BL尺寸且用介电材料替换场金属材料。如下文将论述，薄SiOx经沉积为CMP终止层。执行CMP粗糙度校正，且随后去除SiOx CMP终止层以用于下游TMR膜沉积。由于严格的表面粗糙度要求(即，约2埃)及准确的厚度控制(例如，总去除量<5nm)，因此本文中所论述的CMP工艺是有利的，以确保BL堆叠的稳定性和灵敏度。

在操作中，抛光浆料的选择取决于若干参数，包含总去除量、不同材料选择性、粒度及添加剂分散度。基于要求去除最小惰性钽膜以确保厚度控制，选择具有特定稀释程度(1:5～1:20)的定制的浆料。可使用的合适的浆料包含来自卡博特(Cabot)的MH系列浆料的浆料。在一个实施例中，浆料包含基于Al2O3的研磨颗粒，其被稀释到1:5、1:10或1:20的比率以缩减去除速率。也可添加清洁表面活性剂以分散研磨颗粒且视需要增强清洁效应。在一个实施例中，浆料的pH是中性的。因此，定制的浆料具有缩减的钽膜去除速率。为了确保SiOx适当地用作CMP终止层，定制的浆料在SiOx与AlOx之间具有高选择性，使得SiOx终止层控制主体厚度，而不受抛光工艺影响。粒度及添加剂分散度两者均促成最终表面粗糙度。较小粒度、较平滑粒子将具有较佳的最终粗糙度。添加剂分散度起到缩减颗粒聚结且改进最终清洁效应的作用。

结合浆料选择及经优化抛光条件，以上BL CMP工艺将去除最顶部钽层的2到5nm的钽且针对下游的TMR膜沉积达成约2埃表面粗糙度。

如图3A中所展示，第一导电层302形成于衬底202上。第一导电层302可以包括被视为BL材料的任一导电材料。在一个实施例中，第一导电层302包括铜。第一导电层302具有远大于2埃的表面粗糙度。可以通过例如电镀、无电镀和溅镀的众所周知的方法来沉积第一导电层302。

第二导电层304沉积在第一导电层302上。第二导电层304的非晶性大于第一导电层302，且因此，所述第二导电层相比于第一导电层302具有较低表面粗糙度。可以说第二导电层304略微为沉积在所述第二导电层上方的层重设表面粗糙度。因为第二导电层304的非晶性大于第一导电层302，所以第一导电层302的表面粗糙度与第二导电层304的表面粗糙度不完全相同。然而，第二导电层304确实具有表面粗糙度，但所述表面粗糙度小于第一导电层302的表面粗糙度。在一个实施例中，第二导电层304包括被视为BL材料的任一导电材料。在另一实施例中，第二导电层304包括钽。可以通过例如电镀、无电镀和溅镀的众所周知的方法来沉积第二导电层304。

如图3B及3C中所展示，额外第一导电层306、310与额外第二导电层308、312交替地沉积。第一导电层302、306、310与第二导电层304、308、312交替地沉积，使得达成用于BL的所需厚度。在第一导电层302、306、310及第二导电层304、308、312的每一连续层的情况下，表面粗糙度小于先前的相应的导电层。然而，应注意，如果不存在除沉积之外的额外处理，那么最顶部层的表面粗糙度绝不小于或等于2埃。另外，应注意，虽然已经展示了六个总导电层，但本公开不限于六个总导电层，实情为，会考虑任何数目个导电层，只要第二导电层材料处于最顶部导电层处，且总厚度是在约20nm与约500nm之间。

图3D示出BL 300，其中第一导电层及第二导电层的交替层共同地由层314表示且具有表面粗糙度。将为第二导电层的最顶部层316经展示为具有大于2埃的表面粗糙度。掩模接着形成于最顶部层316上方。在一个实施例中，掩模是通过在最顶部层316上方沉积光致抗蚀剂层、选择性地暴露光致抗蚀剂且接着去除经暴露光致抗蚀剂(或未经暴露的光致抗蚀剂，取决于所使用光致抗蚀剂的类型)来形成的光致抗蚀剂掩模。剩余的光致抗蚀剂充当选择性地覆盖BL 300的部分的掩模。接着通过例如蚀刻的熟知的去除技术来去除BL 300的经暴露部分，以暴露衬底202。绝缘材料318接着沉积在经暴露衬底202上方，如图3E中所展示。在一个实施例中，绝缘材料318与衬底202的最顶部层相同。在另一实施例中，绝缘材料包括氧化铝。应理解，本文中所论述的实施例不限于用于绝缘材料318的氧化铝。可以通过例如化学气相沉积(CVD)、原子层沉积(ALD)或等离子体增强CVD(PECVD)的熟知的沉积方法来沉积绝缘材料318。

CMP终止材料320接着沉积在绝缘材料318上，如图3F中所展示。在一个实施例中，CMP终止材料320包括绝缘材料。在另一实施例中，CMP终止材料320包括不同于绝缘材料318的绝缘材料。在再一实施例中，CMP终止材料320包括SiOx。可以通过例如CVD、ALD或PECVD的熟知的沉积方法来沉积CMP终止材料320。CMP终止材料320将在CMP工艺期间以显著低于最顶部层316的速率进行去除，且提供完成CMP工艺的指示。如图3G中所展示，执行CMP工艺以缩减最顶部层316的表面粗糙度，同时保留CMP终止材料320。在一个实施例中，在CMP工艺之后的最顶部层316表面粗糙度将小于或等于2埃，且去除的总材料将在约2nm与约5nm之间。在一个实施例中，在CMP工艺之后，在单独的工艺中去除CMP终止材料320。

既然最顶部层316具有小于或等于2埃的表面粗糙度，那么可以形成TMR膜。图4A及4B是根据一个实施例的用于惠斯通电桥阵列100中的TMR传感器400、450的示意图。图4A示出第一TMR传感器400且图4B示出第二TMR传感器450。

在图4A中，TMR传感器400包含BL 420和顶部引线422。如上文所论述来制造BL420。顶部引线422与BL 420可以通过相同的工艺来制造。在一个实施例中，可以通过使用单个导电层(例如，铜)而非多层结构来制造顶部引线422，因为用于顶部引线422的表面粗糙度不影响TMR传感器400的性能。

TMR传感器400包含形成于BL 420上的晶种层402。在一个实施例中，晶种层402包括例如钌的导电材料，且具有在约10埃与约100埃之间的厚度，且通过例如电镀、无电镀或溅镀的熟知的沉积方法来沉积。另外，应理解，虽然钌已经例示为晶种层402材料，但会考虑其它材料，且本文中所论述的实施例不限于用于晶种层402的钌。

反铁磁(AFM)层404安置在晶种层404上。用于AFM层404的合适的材料包含厚度在约40埃与约500埃之间的IrMn或PtMn。可以通过例如溅镀的熟知的沉积方法来形成AFM层404。另外，应理解，虽然IrMn和PtMn已经例示为AFM层404材料，但会考虑其它材料，且本文中所论述的实施例不限于用于AFM层404的IrMn或PtMn。

钉扎层406安置在AFM层404上。用于钉扎层406的合适的材料包含厚度在约20埃与约30埃之间的CoFe或Co/CoFe/Co多层堆叠。可以通过例如溅镀的熟知的沉积方法来形成钉扎层406。另外，应理解，虽然CoFe或Co/CoFe/Co已经例示为钉扎层406材料，但会考虑其它材料且本文中所论述的实施例不限于用于钉扎层406的CoFe或Co/CoFe/Co。

间隔物层408安置在钉扎层406上。用于间隔物层408的合适的材料包含厚度在约4埃与约10埃之间的Ru。可以通过例如溅镀的熟知的沉积方法来形成间隔物层408。另外，应理解，虽然钌已经例示为间隔物层408材料，但会考虑其它材料，且本文中所论述的实施例不限于用于间隔物层408的钌。

参考层410安置在间隔物层408上。用于参考层410的合适的材料包含CoFe/Ta/CoFeB/CoFe作为多层堆叠。CoFe层的厚度可在约8埃与约10埃之间。Ta层的厚度可在约0.5埃与约2埃之间。CoFeB层的厚度可在约10埃与约15埃之间。第二CoFe层的厚度可在约3埃与约10埃之间。可以通过例如溅镀的熟知的沉积方法形成参考层410。另外，应理解，虽然CoFe/Ta/CoFeB/CoFe已经例示为参考层410材料，但会考虑其它材料且本文中所论述的实施例不限于用于参考层410的CoFe/Ta/CoFeB/CoFe。

屏障层412安置在参考层410上。用于屏障层412的合适材料包含厚度为约10埃与约20埃之间的MgO。应理解，虽然MgO经例示为屏障层412，但会考虑其它绝缘材料。

第一自由层414安置在屏障层412上。用于第一自由层414的合适的材料包含CoFe/CoFeB/Ta/NiFe多层堆叠。CoFe层的厚度可在约3埃与约10埃之间。CoFeB层的厚度可在约10埃与约20埃之间。Ta层的厚度可在约0.5埃与约2埃之间。NiFe层的厚度可在约3埃与约300埃之间，例如在约3埃与约10埃之间或在约10埃与约300埃之间。可以通过例如溅镀的熟知的沉积方法来形成第一自由层414。另外，应理解，虽然CoFe/CoFeB/Ta/NiFe已经例示为第一自由层414材料，但会考虑其它材料且本文中所论述的实施例不限于用于第一自由层414的CoFe/CoFeB/Ta/NiFe。

另一间隔物层416接着形成于第一自由层414上。在一个实施例中，间隔物层416是包括Co/Ru/Co的多层结构。应理解，间隔物层416可以是包括第一磁性层、非磁性导电层及第二磁性层的单个层或其它多层堆叠。在间隔物层416是Co/Ru/Co的实施例中，第一Co层的厚度可在约3埃与约6埃之间，Ru层的厚度可在约6埃与约10埃之间，且第二Co层的厚度可在约3埃与约6埃之间。Co层将增强合成反铁磁(SAF)耦合。可以通过例如溅镀的熟知的沉积方法来形成间隔物层416。

第二自由层418接着形成于间隔物层416上。用于第二自由层418的合适的材料包含CoFe/CoFeB/Ta/NiFe多层堆叠。CoFe层的厚度可在约3埃与约10埃之间。CoFeB层的厚度可在约10埃与约20埃之间。Ta层的厚度可在约0.5埃与约2埃之间。NiFe层的厚度可在约3埃与约300埃之间，例如在约3埃与约10埃之间或在约10埃与约300埃之间。可以通过例如溅镀的熟知的沉积方法来形成第二自由层418。另外，应理解，虽然CoFe/CoFeB/Ta/NiFe已经例示为第二自由层418材料，但会考虑其它材料且本文中所论述的实施例不限于用于第二自由层418的CoFe/CoFeB/Ta/NiFe。

图4B是TMR传感器450的示意图。在图4B中，TMR传感器450包含BL 466和顶部引线468。如上文所论述制造BL 466。顶部引线468与BL 466可以通过相同工艺来制造。在一个实施例中，可以通过使用单个导电层(例如，铜)而非多层结构来制造顶部引线468，因为用于顶部引线468的表面粗糙度不影响TMR传感器450的性能。

TMR传感器450包含晶种层452。可用于晶种层452的合适的材料包含厚度为约10埃与约100埃之间的钌。晶种层452可以形成于衬底(图中未示)上方。衬底被理解为可以在其上沉积晶种层452的任何层。可以通过例如溅镀的熟知的沉积方法来形成晶种层452。另外，应理解，虽然钌已经例示为晶种层452材料，但会考虑其它材料，且本文中所论述的实施例不限于用于晶种层452的钌。

AFM层454安置在晶种层452上。用于AFM层454的合适的材料包含厚度在约40埃与约500埃之间的IrMn或PtMn。可以通过例如溅镀的熟知的沉积方法来形成AFM层454。另外，应理解，虽然IrMn和PtMn已经例示为AFM层454材料，但会考虑其它材料，且本文中所论述的实施例不限于用于AFM层454的IrMn或PtMn。

钉扎层456安置在AFM层454上。用于钉扎层456的合适的材料包含厚度在约20埃与约30埃之间的CoFe或Co/CoFe/Co多层堆叠。可以通过例如溅镀的熟知的沉积方法来形成钉扎层456。另外，应理解，虽然CoFe或Co/CoFe/Co已经例示为钉扎层456材料，但会考虑其它材料且本文中所论述的实施例不限于用于钉扎层456的CoFe或Co/CoFe/Co。

间隔物层458安置在钉扎层458上。用于间隔物层458的合适的材料包含厚度在约4埃与约10埃之间的钌。可以通过例如溅镀的熟知的沉积方法来形成间隔物层458。另外，应理解，虽然钌已经例示为间隔物层458材料，但会考虑其它材料，且本文中所论述的实施例不限于用于间隔物层458的钌。

参考层460安置在间隔物层458上。用于参考层460的合适的材料包含CoFe/Ta/CoFeB/CoFe作为多层堆叠。CoFe层的厚度可在约8埃与约10埃之间。Ta层的厚度可在约0.5埃与约2埃之间。CoFeB层的厚度可在约10埃与约15埃之间。第二CoFe层的厚度可在约3埃与约10埃之间。可以通过例如溅镀的熟知的沉积方法形成参考层460。另外，应理解，虽然CoFe/Ta/CoFeB/CoFe已经例示为参考层460材料，但会考虑其它材料且本文中所论述的实施例不限于用于参考层460的CoFe/Ta/CoFeB/CoFe。

屏障层462安置在参考层460上。用于屏障层462的合适材料包含厚度在约10埃与约20埃之间的MgO。应理解，虽然MgO经例示为屏障层462，但会考虑其它绝缘材料。

自由层464安置在屏障层462上。用于自由层464的合适的材料包含CoFe/CoFeB/Ta/NiFe多层堆叠。CoFe层的厚度可在约3埃与约10埃之间。CoFeB层的厚度可在约10埃与约20埃之间。Ta层的厚度可在约0.5埃与约2埃之间。NiFe层的厚度可在约3埃与约300埃之间，例如在约3埃与约10埃之间或在约10埃与约300埃之间。可以通过例如溅镀的熟知的沉积方法来形成自由层464。另外，应理解，虽然CoFe/CoFeB/Ta/NiFe已经例示为自由层464材料，但会考虑其它材料且本文中所论述的实施例不限于用于自由层464的CoFe/CoFeB/Ta/NiFe。

在TMR传感器400、450已经形成为TMR堆叠之后，在电磁炉中在约10,000Oe与约50,000Oe之间的磁场下以约250摄氏度与约300摄氏度之间的温度对所述堆叠进行退火。

图5是示出制造用于惠斯通电桥阵列的TMR传感器的BL的方法500的流程图。在步骤502中，沉积用于BL的第一层。第一层对应于上文所论述的第一导电层302。接着，在步骤504中，沉积用于BL的第二层。第二层对应于上文所论述的第二导电层304。随后，在步骤506中，关于BL的厚度(即，第一层和第二层的共同厚度)是否足够厚进行判定。如果所述厚度并不足够厚，那么重复步骤502和504两者，直到达到所需厚度为止。如果BL足够厚，那么在步骤508中在BL上方形成掩模。接着在步骤510中图案化BL。在步骤512中，邻近BL沉积绝缘材料。接着在步骤514中，在绝缘材料上方沉积CMP终止材料。接着在步骤516中执行CMP工艺以缩减BL的最顶部层的表面粗糙度。最终，在步骤518中，任选地去除可被称作CMP惰性层的CMP终止材料。

在一个实施例中，TMR传感器装置包括：衬底；底部引线，其安置于衬底上方，底部引线通过化学机械抛光(CMP)工艺来形成；隧穿磁阻(TMR)传感器堆叠，其耦合到底部引线；及顶部引线，其耦合到TMR传感器堆叠。底部引线具有小于或等于2埃的表面粗糙度。底部引线包括具有不同表面粗糙度的交替的导电层。交替的导电层包括不同材料。至少一个导电层是非晶的。交替的导电层的第一层包括铜，且交替的导电层的第二层包括钽。CMP终止层邻近于底部引线的顶部表面安置。底部引线的表面粗糙度与TMR传感器堆叠的表面粗糙度相同。

在另一实施例中，制造TMR传感器装置的方法包括：在衬底上方形成底部引线，其中所述形成包含：在衬底上方沉积第一导电材料；在第一导电材料上沉积第二导电材料，其中第一导电材料和第二导电材料是不同的；在底部引线上方沉积光致抗蚀剂层；选择性地去除底部引线的一部分；邻近剩余的底部引线沉积电绝缘材料；在电绝缘材料上沉积化学机械抛光(CMP)终止层；对底部引线执行CMP工艺；在底部引线上方形成隧穿磁阻(TMR)传感器堆叠；及在TMR传感器堆叠上方形成顶部引线。CMP工艺将底部引线的顶部层的表面粗糙度缩减为小于或等于2埃。CMP终止层包括SiOx。CMP终止层和电绝缘材料包括不同材料。形成底部引线包括至少一次重复沉积第一导电材料和沉积第二导电材料。第一导电材料的厚度大于第二导电材料的厚度。最上面的第二导电膜在CMP工艺之后具有在约10nm与13nm之间的厚度。

在另一实施例中，用于制造底部引线的方法包括：将交替的导电材料层沉积到衬底上以产生底部引线堆叠；在底部引线堆叠的顶部上沉积CMP惰性金属膜层；围绕底部引线堆叠沉积外部绝缘材料；在外部绝缘材料的顶部上沉积CMP终止层；及使用抛光浆料对CMP惰性金属膜执行CMP工艺。交替的导电材料层是铜和钽。CMP惰性金属膜是钽。CMP惰性金属膜在执行CMP工艺之前具有10到15nm的厚度。外部绝缘材料包括氧化铝。CMP终止层是氧化硅。CMP工艺去除小于5nm的CMP惰性金属膜。CMP惰性金属膜在应用CMP工艺之后具有2埃或更小的表面粗糙度。

在一个实施例中，TMR传感器在相机中使用，作为单轴传感器操作。美国专利申请公开案第2019/0020822A1号中发现了此传感器的实例，所述公开案以引用的方式并入本文中。然而，经考虑，TMR传感器可以用作二维或甚至三维传感器。另外，经考虑，TMR传感器可以集成且用于除相机外的惯性测量单元技术中，例如可穿戴装置、罗盘和MEMS装置。此外，TMR传感器可以作为位置传感器、桥角度传感器、磁开关、电流传感器或其组合操作。TMR传感器可用以通过使用TMR传感器作为位置和角度传感器来使相机聚焦，所述相机例如智能电话相机。并且，TMR传感器在汽车工业中可作为开关，电流和角度传感器使用，以代替电流霍尔、各向异性磁阻(AMR)和巨磁阻(GMR)传感器。TMR传感器还可使用于无人机和机器人行业中作为位置和角度传感器。医疗装置也可利用TMR传感器用于冲剂系统的流速控制和内窥镜相机传感器等等。因此，本文中所论述的TMR传感器良好应用于智能电话相机以外的应用，且因此不应限于用作用于智能电话相机的传感器。此外，TMR传感器无需布置成惠斯通电桥布置，而是可以任何数目的方式布置。

通过将多个层用于底部引线以及对底部引线的最顶部层执行CMP工艺，可达到2埃或更小的表面粗糙度。用于底部引线的极低表面粗糙度改进了性能和磁阻响应，使得惠斯通电桥阵列具有改进的功能性。

虽然前述内容是针对本公开的实施例，但在不脱离本公开的基本范围的情况下，可设计出本公开的其它及另外实施例，且由所附权利要求书确定本公开的范围。

Claims (23)

1.一种隧穿磁阻(TMR)传感器装置，其包括：

衬底：

底部引线，其安置于所述衬底上方，所述底部引线通过化学机械平坦化(CMP)工艺来形成；

TMR传感器堆叠，其耦合到所述底部引线；及

顶部引线，其耦合到所述TMR传感器堆叠。

2.根据权利要求1所述的TMR传感器装置，其中所述底部引线具有小于或等于2埃的表面粗糙度。

3.根据权利要求1所述的TMR传感器装置，其中所述底部引线包括具有不同表面粗糙度的交替的导电层。

4.根据权利要求3所述的TMR传感器装置，其中所述交替的导电层包括不同材料。

5.根据权利要求4所述的TMR传感器装置，其中至少一个导电层是非晶的。

6.根据权利要求5所述的TMR传感器装置，其中所述交替的导电层的第一层包括铜，且所述交替的导电层的第二层包括钽。

7.根据权利要求1所述的TMR传感器装置，其进一步包括邻近于所述底部引线的顶部表面安置的CMP终止层。

8.根据权利要求1所述的TMR传感器装置，其中所述底部引线的表面粗糙度与所述TMR传感器堆叠的表面粗糙度相同。

9.一种制造TMR传感器装置的方法，其包括：

在衬底上方形成底部引线，其中所述形成包含：

在衬底上方沉积第一导电材料；

在所述第一导电材料上沉积第二导电材料，其中所述第一导电材料和所述第二导电材料是不同的；

在所述底部引线上方沉积光致抗蚀剂层；

选择性地去除所述底部引线的一部分；

邻近剩余的底部引线沉积电绝缘材料；

将CMP终止层沉积在所述电绝缘材料上；

对所述底部引线执行CMP工艺；

在所述底部引线上方形成TMR传感器堆叠；及

在所述TMR传感器堆叠上方形成顶部引线。

10.根据权利要求9所述的方法，其中所述CMP工艺将所述底部引线的顶部层的表面粗糙度缩减为小于或等于2埃。

11.根据权利要求9所述的方法，其中所述CMP终止层包括SiOx。

12.根据权利要求9所述的方法，其中所述CMP终止层及所述电绝缘材料包括不同材料。

13.根据权利要求9所述的方法，其中形成所述底部引线包括至少一次重复所述沉积所述第一导电材料和沉积所述第二导电材料。

14.根据权利要求9所述的方法，其中所述第一导电材料的厚度大于所述第二导电材料的厚度。

15.根据权利要求9所述的方法，其中最上面的第二导电膜在所述CMP工艺之后具有在约10nm与13nm之间的厚度。

16.一种用于制造底部引线的方法，其包括：

将交替的导电材料层沉积到衬底上以产生底部引线堆叠；

将CMP惰性金属膜层沉积在所述底部引线堆叠的顶部上；

围绕所述底部引线堆叠沉积外部绝缘材料；

在所述外部绝缘材料的顶部上沉积CMP终止层；及

使用抛光浆料对所述CMP惰性金属膜执行CMP工艺。

17.根据权利要求16所述的方法，其中所述交替的导电材料层是铜和钽。

18.根据权利要求16所述的方法，其中所述CMP惰性金属膜是钽。

19.根据权利要求16所述的方法，其中所述CMP惰性金属膜在执行所述CMP工艺之前具有10nm到15nm的厚度。

20.根据权利要求16所述的方法，其中所述外部绝缘材料包括氧化铝。

21.根据权利要求16所述的方法，其中所述CMP终止层是氧化硅。

22.根据权利要求16所述的方法，其中所述CMP工艺去除小于5nm的所述CMP惰性金属膜。

23.根据权利要求16所述的方法，其中所述CMP惰性金属膜在应用所述CMP工艺之后具有2埃或更小的表面粗糙度。

Images