CN113162716A - 一种时钟同步电路 - Google Patents
一种时钟同步电路 Download PDFInfo
- Publication number
- CN113162716A CN113162716A CN202110350026.9A CN202110350026A CN113162716A CN 113162716 A CN113162716 A CN 113162716A CN 202110350026 A CN202110350026 A CN 202110350026A CN 113162716 A CN113162716 A CN 113162716A
- Authority
- CN
- China
- Prior art keywords
- clock
- signal
- preset frequency
- chip
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013078 crystal Substances 0.000 claims abstract description 9
- 241000725302 Adult diarrheal rotavirus Species 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 238000001914 filtration Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种时钟同步电路，包括有源晶振晶振输出预设频率的第一信号至阻容滤波电路，阻容滤波电路对第一信号进行滤波处理之后输出至第一时钟芯片，第一时钟芯片对第一信号进行处理之后输出三路第一预设频率的时钟信号和三路第二预设频率的时钟信号；第一预设频率的时钟信号和第二预设频率的时钟信号分别输入至第二、第三、第四时钟芯片，第二、第三、第四时钟芯片分别输出七路第一预设频率的时钟信号和七路第二预设频率的时钟信号；第二、第三、第四时钟芯片分别输出六路第一预设频率的时钟信号和六路第二预设频率的时钟信号至RF接收器，一路第一预设频率的时钟信号和一路第二预设频率的时钟信号即参考时钟至FPGA，能够保证信号处理的精度。
Description
技术领域
本发明涉及电路领域，特别是涉及一种时钟同步电路。
背景技术
军用设备的信号处理的一般设计中，电路的时钟相位达到RF接收器时间差异过大，造成处理的结果误差较大。一般设计中，时钟精度一般达到皮秒级别，结果误差保证在0.1%以内，精度不够高、误差也较大。因此，本发明发明人提出了一种时钟同步电路来解决上述问题。
发明内容
为了解决上述问题，本发明的目的是提供一种时钟同步电路，可以保证信号处理的精度，误差小。
基于此，本发明提供了一种时钟同步电路，所述电路包括：
依次相连的有源晶振、阻容滤波电路、时钟芯片、RF接收器、FPGA；
所述有源晶振晶振输出预设频率的第一信号至所述阻容滤波电路，所述阻容滤波电路对所述第一信号进行滤波处理之后输出至所述第一时钟芯片，所述第一时钟芯片对所述第一信号进行处理之后输出三路第一预设频率的时钟信号和三路第二预设频率的时钟信号；所述第一预设频率的时钟信号和第二预设频率的时钟信号分别输入至第二时钟芯片、第三时钟芯片、第四时钟芯片，所述第二时钟芯片、第三时钟芯片、第四时钟芯片分别输出七路第一预设频率的时钟信号和七路第二预设频率的时钟信号；
其中，所述第二时钟芯片、第三时钟芯片、第四时钟芯片分别输出六路第一预设频率的时钟信号和六路第二预设频率的时钟信号至所述RF接收器，一路第一预设频率的时钟信号和一路第二预设频率的时钟信号即参考时钟至所述FPGA，所述RF接收器输出高速差分信号至所述FPGA，所述FPGA在接收到所述参考时钟信号之后，对所述高速差分信号进行自校准，内部延时来保证信号的一致性。其中，所述第一信号包括频率为50MHz的信号。
其中，所述第一时钟芯片的型号为LMK04821。
其中，所述第一预设频率的时钟信号包括122.88MHz的时钟信号。
其中，所述第二预设频率的时钟信号包括400KHz的时钟信号。
其中，所述RF接收器的型号为ADRV9008。
本发明主要是18路时钟的同步优化，18路时钟以最小时间差到达RF接收器，保证信号处理的精度。本电路是在电路及程序设计上同时对时钟信号进行同步处理；一般设计中，时钟精度一般达到皮秒级别，结果误差保证在0.1%以内，本同步电路可以达到飞秒级别，结果误差保证在0.01%以内。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的时钟同步电路的示意图；
图2是本发明实施例提供的时钟同步电路的另一示意图；
图3是本发明实施例提供的LMK04821-1的电路图；
图4是本发明实施例提供的LMK04821-2/3/4的电路图；
图5是本发明实施例提供的ADRV9008-1的电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是本发明实施例提供的时钟同步电路的示意图，所述电路包括：
依次相连的有源晶振101、阻容滤波电路102、时钟芯片103、RF接收器104、FPGA105；
图2是本发明实施例提供的时钟同步电路的另一示意图，所述有源晶振晶振输出预设频率的第一信号至所述阻容滤波电路，所述阻容滤波电路对所述第一信号进行滤波处理之后输出至所述第一时钟芯片，所述第一时钟芯片对所述第一信号进行处理之后输出三路第一预设频率的时钟信号和三路第二预设频率的时钟信号；所述第一预设频率的时钟信号和第二预设频率的时钟信号分别输入至第二时钟芯片、第三时钟芯片、第四时钟芯片，所述第二时钟芯片、第三时钟芯片、第四时钟芯片分别输出七路第一预设频率的时钟信号和七路第二预设频率的时钟信号；
其中，所述第二时钟芯片、第三时钟芯片、第四时钟芯片分别输出六路第一预设频率的时钟信号和六路第二预设频率的时钟信号至所述RF接收器，一路第一预设频率的时钟信号和一路第二预设频率的时钟信号即参考时钟至所述FPGA，所述RF接收器输出高速差分信号至所述FPGA，所述FPGA在接收到所述参考时钟信号之后，对所述高速差分信号进行自校准，内部延时来保证信号的一致性。其中，所述第一信号包括频率为50MHz的信号。
图3是本发明实施例提供的LMK04821-1的电路图，所述第一时钟芯片的型号为LMK04821。
其中，所述第一预设频率的时钟信号包括122.88MHz的时钟信号。
其中，所述第二预设频率的时钟信号包括400KHz的时钟信号。
图5是本发明实施例提供的ADRV9008-1的电路图，所述RF接收器的型号为ADRV9008。
LMK04821特点：
1、支持JESD204B高速接口标准；
2、超低抖动：88 fs RMS Jitter (12 kHz to 20 MHz)；（1015fs（飞秒）=1s（秒））
3、超低噪声：–162.5 dBc/Hz Noise Floor at 245.76 MHz
差分走线：系统时钟122.88MHZ；同步时钟480KHz;
LMK04821-1的3路输入输出同步：0-DELAY模式，固定相位关系，再调整内部延迟，使信号同步；
LMK04821-1与LMK04821-2/3/4之间的走线做等长处理；
图4是本发明实施例提供的LMK04821-2/3/4的电路图，LMK04821-2/3/4输入输出相位同步：0-DELAY模式，固定相位关系，再调整内部延迟，使信号同步；
LMK04821-2/3/4分别与18路ADRV9008-1之间的时钟走线做等长处理；
自校准模式：
一个1分18路功分器作为标准件，RF信号通过功分器对18路ADRV9008-1输出信号；
FPGA收到系统时钟/同步时钟后，对18路ADRV9008-1的输出信号进行自校准，内部延时保证信号的一致性；
U57是50MHz有源晶振，输出50MHz,经过阻容滤波电路，送给LMK04821-1；LMK04821-1经过内部处理，输出4路122.88MHz和4路400KHz时钟信号。
输出分别输出1路122.88MHz和400KHz给LMK04821-2/3/4，LMK04821-2/3/4再分别输出7路122.88MHz和400KHz，其中3*6=18路时钟分别给18路ADRV9008使用，3*1=3路时钟给FPGA作为参考时钟。
ADRV9008输入高频信号，经过时钟输入以及内部处理后，输出高速差分信号给FPGA。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
Claims (6)
1.一种时钟同步电路，其特征在于，包括：
依次相连的有源晶振、阻容滤波电路、时钟芯片、RF接收器、FPGA；
所述有源晶振晶振输出预设频率的第一信号至所述阻容滤波电路，所述阻容滤波电路对所述第一信号进行滤波处理之后输出至所述第一时钟芯片，所述第一时钟芯片对所述第一信号进行处理之后输出三路第一预设频率的时钟信号和三路第二预设频率的时钟信号；所述第一预设频率的时钟信号和第二预设频率的时钟信号分别输入至第二时钟芯片、第三时钟芯片、第四时钟芯片，所述第二时钟芯片、第三时钟芯片、第四时钟芯片分别输出七路第一预设频率的时钟信号和七路第二预设频率的时钟信号；
其中，所述第二时钟芯片、第三时钟芯片、第四时钟芯片分别输出六路第一预设频率的时钟信号和六路第二预设频率的时钟信号至所述RF接收器，一路第一预设频率的时钟信号和一路第二预设频率的时钟信号即参考时钟至所述FPGA，所述RF接收器输出高速差分信号至所述FPGA，所述FPGA在接收到所述参考时钟信号之后，对所述高速差分信号进行自校准，内部延时来保证信号的一致性。
2.如权利要求1所述的时钟同步电路，其特征在于，所述第一信号包括频率为50MHz的信号。
3.如权利要求1所述的时钟同步电路，其特征在于，所述第一时钟芯片的型号为LMK04821。
4.如权利要求1所述的时钟同步电路，其特征在于，所述第一预设频率的时钟信号包括122.88MHz的时钟信号。
5.如权利要求1所述的时钟同步电路，其特征在于，所述第二预设频率的时钟信号包括400KHz的时钟信号。
6.如权利要求1所述的时钟同步电路，其特征在于，所述RF接收器的型号为ADRV9008。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110350026.9A CN113162716B (zh) | 2021-05-20 | 2021-05-20 | 一种时钟同步电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110350026.9A CN113162716B (zh) | 2021-05-20 | 2021-05-20 | 一种时钟同步电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113162716A true CN113162716A (zh) | 2021-07-23 |
| CN113162716B CN113162716B (zh) | 2022-08-05 |
Family
ID=76886085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110350026.9A Active CN113162716B (zh) | 2021-05-20 | 2021-05-20 | 一种时钟同步电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113162716B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060103566A1 (en) * | 2004-11-18 | 2006-05-18 | Texas Instruments Incorporated | Circuit for high-resolution phase detection in a digital RF processor |
| CN102232269A (zh) * | 2008-10-01 | 2011-11-02 | 爱立信电话股份有限公司 | 用于无线接收器的可重新配置的无源混频器 |
| CN112260689A (zh) * | 2020-09-28 | 2021-01-22 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 自适应延时补偿串行adc采样系统采样校准方法 |
| CN112385157A (zh) * | 2018-07-26 | 2021-02-19 | Wago管理有限责任公司 | 数据网络的用户设备 |
-
2021
- 2021-05-20 CN CN202110350026.9A patent/CN113162716B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060103566A1 (en) * | 2004-11-18 | 2006-05-18 | Texas Instruments Incorporated | Circuit for high-resolution phase detection in a digital RF processor |
| CN102232269A (zh) * | 2008-10-01 | 2011-11-02 | 爱立信电话股份有限公司 | 用于无线接收器的可重新配置的无源混频器 |
| CN112385157A (zh) * | 2018-07-26 | 2021-02-19 | Wago管理有限责任公司 | 数据网络的用户设备 |
| CN112260689A (zh) * | 2020-09-28 | 2021-01-22 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 自适应延时补偿串行adc采样系统采样校准方法 |
Non-Patent Citations (1)
| Title |
|---|
| MATSUMURA, NAOKI等: "New Clock Generation Techniques for Synchronous Sampling of 16-QAM RF Signals", 《ASIA-PACIFIC MICROWAVE CONFERENCE 2011》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113162716B (zh) | 2022-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102369669B (zh) | 用于非重叠时钟产生的技术 | |
| US7301385B2 (en) | Methods and apparatus for managing clock skew | |
| US8415996B1 (en) | Clock phase corrector | |
| US4692932A (en) | Triplicated clock distribution device for use when each clock signal comprises a synchonization signal | |
| CN113162716B (zh) | 一种时钟同步电路 | |
| CN108037332B (zh) | 多通道参考时钟发生模块 | |
| WO2021142864A1 (zh) | 低抖动数字隔离器电路及包括其的数字隔离器 | |
| CN105306047A (zh) | 一种高性能同步时钟参考源及同步时钟参考产生方法 | |
| JP4155062B2 (ja) | クロック整形器とこれを用いた電子機器 | |
| US11070217B2 (en) | Phase locked loop circuit | |
| JP2007124508A (ja) | Ｐｌｌ過渡応答制御システム及び通信システム | |
| JP2003188686A (ja) | 電圧ピークを低減するためのデジタルフィルタ | |
| CN115694481A (zh) | 基于延时锁定环路的1.5分频器 | |
| JP2023541206A (ja) | クロックソース回路、ケース、及びマルチケースカスケードシステム | |
| Bogomolov et al. | Low phase noise UHF TCXO | |
| Collado et al. | Nonlinear mode analysis and optimization of a triple-push oscillator | |
| CN219627696U (zh) | 小型化宽带小步进跳频锁相源 | |
| US10659059B2 (en) | Multi-phase clock generation circuit | |
| US11334110B1 (en) | Systems and methods for communicating clock signals | |
| CN102982002A (zh) | 一种系统级芯片soc中晶振的应用方法及soc芯片 | |
| CN115765722B (zh) | 一种正交六分频电路 | |
| US20210286417A1 (en) | Clock delay circuit for chip reset architecture | |
| CN112039500A (zh) | 无线通信芯片、时钟信号发生电路及减小时钟谐波杂散的方法 | |
| US20030168662A1 (en) | Integrated circuit with improved clock distribution | |
| JPH09282044A (ja) | 半導体回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231101 Address after: No. 902, 9th Floor, Unit 1, Building 1, No. 163 Sanse Road, Industrial Park, Jinjiang District, Chengdu City, Sichuan Province, 610011 Patentee after: Chengdu Fangyang Technology Co.,Ltd. Address before: Room 706, building 8, No.11, Lianhua street, high tech Industrial Development Zone, Zhengzhou, Henan 450000 Patentee before: Henan Puda Information Technology Co.,Ltd. |