CN113157627A - 一种基于fpga和射频芯片交互的自适应spi通信系统及方法 - Google Patents
一种基于fpga和射频芯片交互的自适应spi通信系统及方法 Download PDFInfo
- Publication number
- CN113157627A CN113157627A CN202110523102.1A CN202110523102A CN113157627A CN 113157627 A CN113157627 A CN 113157627A CN 202110523102 A CN202110523102 A CN 202110523102A CN 113157627 A CN113157627 A CN 113157627A
- Authority
- CN
- China
- Prior art keywords
- data
- radio frequency
- frequency chip
- fpga
- different
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006854 communication Effects 0.000 title claims abstract description 27
- 238000004891 communication Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000003993 interaction Effects 0.000 title abstract description 15
- 230000006698 induction Effects 0.000 claims abstract description 7
- 230000003044 adaptive effect Effects 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 3
- 238000011161 development Methods 0.000 abstract description 11
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mobile Radio Communication Systems (AREA)
- Communication Control (AREA)
Abstract
本发明涉及SPI通信技术领域，尤其涉及FPGA和射频芯片通过SPI接口进行交互的通信系统及方法。此系统涉及三大模块，包括收发层模块：FPGA向射频芯片发送数据；同时接收射频芯片响应后，返送回FPGA的数据；归纳层模块：用于FPGA对接收到的来自射频芯片的数据进行判断，判断数据所对应SPI接口的时序，然后进行分类，最后存入寄存器；校验层模块：FPGA多次向射频芯片发送数据，并回读，检测回读数据和归纳层模块存储的数据是否一致；此方法提升开发效率，缩短开发周期，节省大量的开发时间。
Description
技术领域
本发明涉及SPI通信技术领域，尤其涉及FPGA和射频芯片交互的，通用自适应SPI通信的方法。
背景技术
SPI(串行外设接口Serial Peripheral Interface)是一种全双工同步通信接口，采用4线制。FPGA通过SPI接口，将数据发送给射频芯片，而射频芯片接收到相应数据后，如果射频芯片能和FPGA进行通信，射频芯片会把所接收的数据返送回FPGA，从而实现数据的交互。正是因为SPI拥有操作简单，数据传输速率较高的优点，越来越多的射频芯片通过SPI接口和FPGA实现通信。
目前，很多射频芯片由于厂商以及型号的不同，所适用的SPI时序也不相同，这就给程序的编写带来了复杂性。其次，由于芯片手册的缺失以及时序要求精度的不完善等原因，这就导致存在以下问题：每一次FPGA和不同射频芯片交互时，都需要考虑到射频芯片的时序要求，从而需要修改不同的时钟周期，建立时间和保持时间，串行传输模式和传输数据位宽的配置程序，这直接降低了代码书写和波形仿真的效率，从而增加开发周期，导致开发进度受阻，影响项目进度。
发明内容
本发明目的在于，提供一种基于FPGA和射频芯片通信的，通用自适应的SPI通信系统及其方法，解决了FPGA通过SPI接口和射频芯片交互存在的开发效率低，开发周期长的问题。
为了实现上述目的，本发明所采用的技术方案为：一种基于FPGA和射频芯片交互的通用SPI通信系统，包括：
收发层：用于FPGA给射频芯片发送不同配置的数据，不同配置的数据是指不同时钟周期、不同极性相位、不同串行传输模式、不同建立和保持时间以及不同数据位宽的数据，这些配置对应数据的具体数值；同时并接收射频芯片发送给FPGA的数据；
归纳层：用于FPGA将接收到的射频芯片的不同数据存入寄存器，并判断出FPGA给射频芯片发送数据的配置；以及
校验层：用于验证FPGA发送的相应配置的数据，是否可以和射频芯片进行通信。
优选的，交互层模块向射频芯片发送不同配置的数据，并接收射频芯片发送给FPGA的数据，所有能接收到的数据都表示这些数据是FPGA可以和射频芯片进行通信的数据。归纳层模块将接收到的来自射频的数据存入寄存器，判断出相应的数据所代表的配置。校验层模块连续给射频芯片发送判断层模块寄存器里的数据，并回读，检验其配置的数据的稳定性。
本发明还提供了一种基于上述通信系统的通信方法，其特征在于，包括以下步骤：
S100、收发层模块发送给射频芯片不同配置的数据，其中有和射频芯片时序要求对齐的数据，这些数据写入射频芯片后，射频芯片会发送数据给FPGA，收发层模块同时接受数据。
S200、判断层模块接收来自射频芯片的数据，并将数据存放入寄存器，同时按照配置，即数据的数值，进行分类。
S300、校验层模块向射频芯片连续发送归纳层模块的数据，并回读，检测所读数据和所发数据的差异性和稳定性。
优选的，基于上述步骤，其特征在于：在步骤S300中，包括
S301、校验层模块向射频芯片发送的不同数据，是已经能从射频芯片返送回FPGA的正确的数据。
S302、对比回读数据和发送数据数值是否相同，检测2万次，若无不同，则此数据配置正确，存入相应寄存器；若出现不同，则发送下一个数据，此数据舍去。
S303、重复上述步骤，直至找到和发送数据保持一致的回读数据，此回读数据对应的配置为所需要的配置。
与现有技术相比，本发明提供的技术方案中，FPGA对射频芯片发送数据，接收来自射频芯片的数据，以及对接收数据的判断和自动校验，即对时钟周期，极性相位，建立与保持时间，串行通信模式和数据位宽的校验，简化了繁琐的开发流程，解决了芯片手册缺失以及芯片手册时序精度不完善带来的问题，提升开发效率，缩短开发周期。
附图说明
图1为本发明FPGA和射频芯片交互的系统框图。
图2为本发明FPGA和射频芯片交互的具体流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
目前在FPGA和射频芯片通信过程中涉及的SPI通信方法，都是根据射频芯片的时序要求来编写代码，这就导致开发人员需要根据不同射频芯片编写不同的代码，意味着每开发一个射频芯片就需要一种代码，极大的增加了开发的周期和效率。
请参见图1，为了解决上述技术问题，本实例提供了一种FPGA和射频芯片交互的通用自适应SPI通信系统，包括收发层模块，归纳层模块和校验层模块。
交互层：用于FPGA给射频芯片发送不同配置的数据，不同配置的数据是指不同时钟周期、不同极性相位、不同串行传输模式、不同建立和保持时间以及不同位宽的数据，这些配置可以对应到数据的具体数值，并接收射频芯片发送给FPGA的数据；
判断层：用于FPGA将接收到的射频芯片的不同数据存入寄存器，并判断出FPGA给射频芯片发送数据的配置；以及
校验层：用于验证FPGA发送的相应配置的数据，是否可以和射频芯片进行通信。
所述交互层模块向射频芯片发送不同配置的数据，并接收射频芯片发送给FPGA的数据，所有能接收到的数据都表示FPGA可以和射频芯片进行通信的数据。判断层模块将接收到的来自射频芯片的数据存入寄存器，判断出相应的数据所代表的配置。校验层模块连续给射频芯片，发送判断层模块寄存器里的数据并一直回读，检验其配置的数据的稳定性。
如附图2所示，本实施例提供了一种基于上述自适应SPI通信系统的SPI通信方法，其特征在于：包括以下步骤：
S100、交互层模块发送给射频芯片不同配置的数据，其中有和射频芯片时序要求对齐的数据，这些数据被写入射频芯片后，射频芯片会发送相同数据给FPGA，交互层模块同时接受数据。
S200、判断层模块将交互层接收到的来自射频芯片的数据，并存放入寄存器，同时按照配置，即数据的数值，进行分类。
S300、校验层模块向射频芯片连续发送判断层模块的数据，并回读，检测所读数据和所发数据的差异性和稳定性。
在步骤S300中，包括：
S301、校验层模块向射频芯片发送的不同数据，是已经能从射频芯片返送回FPGA的正确的数据。
S302、对比回读数据和发送数据的数值是否相同，检测2万次，若无不同，则表示此数据配置正确，存入相应寄存器；若出现不同，则发送下一个数据。
S303、重复上述步骤，直至找到和发送数据保持一致的回读数据，此回读数据对应的配置为所需要的配置。
以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。
Claims (7)
1.一种基于FPGA和射频芯片交互的自适应SPI通信系统，其特征在于：包括
收发层：用于FPGA给射频芯片发送不同配置的数据，其中如果有的数据的配置满足射频芯片SPI接口的时序要求，射频芯片则能够接收到来自FPGA发送的此配置数据，同时射频芯片会将此配置数据再发送回FPGA，表示此配置数据可以和射频芯片进行交互；
归纳层：用于FPGA对接收到的来自射频芯片的数据进行判断和分类，接收到的数据的数值对应不同的配置，将不同配置的数据存放入不同的寄存器，这些寄存器有不同的地址，每个地址对应不同的数据配置，这样便可知道FPGA给射频芯片发送的数据的配置；
校验层：用于发送所述寄存器中的数据，验证所述寄存器中的数据是否可以和射频芯片进行通信。
2.根据权利要求1所述的自适应SPI通信系统，其特征在于：所述收发层向射频芯片发送不同的配置的数据，并接收射频芯片发送给FPGA的数据，所有能接收到的数据，都表明这些数据所表示的配置是所述FPGA可以和射频芯片通信的数据配置。
3.根据权利要求1所述的自适应SPI通信系统，其特征在于：所述校验层给所述射频芯片连续发送所述归纳层寄存器里的数据，并连续回读，检验相应配置数据的稳定性。
4.根据权利要求1所述的自适应SPI通信系统，其特征在于：所述不同配置的数据是指不相同时钟周期、不相同极性相位、不相同串行传输模式、不相同建立和保持时间、不相同数据位宽的数据。
5.一种基于权利要求1-4之一所述自适应SPI通信系统的通信方法，其特征在于，包括以下步骤：
S100、收发层模块发送给射频芯片不同配置的数据，其中有和射频芯片时序要求对齐的数据，所述不同配置的数据写入射频芯片后，射频芯片会发送数据给FPGA，收发层模块同时接受这些数据；
S200、归纳层模块接收来自射频芯片的数据，并存放入寄存器，同时按照配置进行分类；
S300、校验层模块向射频芯片连续发送归纳层模块的数据，并回读，检测所读数据和所发数据的差异性和稳定性。
6.根据权利要求5所述的通信方法，其特征在于：所述步骤S200中的配置为数据的数值。
7.根据权利要求5所述的通信方法，其特征在于：所述步骤S300具体为：
S301、校验层模块向射频芯片发送的不同数据，是已经能从所述射频芯片返送回所述FPGA的正确的数据；
S302、对比回读数据和发送数据数值是否相同，检测2万次，若无不同，则此数据配置正确，存入相应寄存器；若出现不同，则发送下一个数据；
S303、重复上述步骤，直至找到和发送数据保持一致的回读数据，此回读数据对应的配置为所需要的配置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110523102.1A CN113157627B (zh) | 2021-05-13 | 2021-05-13 | 一种基于fpga和射频芯片交互的自适应spi通信系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110523102.1A CN113157627B (zh) | 2021-05-13 | 2021-05-13 | 一种基于fpga和射频芯片交互的自适应spi通信系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113157627A true CN113157627A (zh) | 2021-07-23 |
| CN113157627B CN113157627B (zh) | 2024-03-15 |
Family
ID=76875262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110523102.1A Active CN113157627B (zh) | 2021-05-13 | 2021-05-13 | 一种基于fpga和射频芯片交互的自适应spi通信系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113157627B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070007998A1 (en) * | 2005-06-29 | 2007-01-11 | Thomas Bollinger | System and method for configuring a field programmable gate array |
| CN102377423A (zh) * | 2010-08-23 | 2012-03-14 | 熊猫电子集团有限公司 | Fpga在线配置方法 |
| CN104699576A (zh) * | 2013-12-10 | 2015-06-10 | 现代自动车株式会社 | 串行通信测试装置、包括该装置的系统及其方法 |
| CN105162658A (zh) * | 2015-09-11 | 2015-12-16 | 烽火通信科技股份有限公司 | 用于网络类核心芯片技术开发的通用验证平台及方法 |
| CN110634530A (zh) * | 2019-09-10 | 2019-12-31 | 珠海博雅科技有限公司 | 芯片的测试系统和测试方法 |
-
2021
- 2021-05-13 CN CN202110523102.1A patent/CN113157627B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070007998A1 (en) * | 2005-06-29 | 2007-01-11 | Thomas Bollinger | System and method for configuring a field programmable gate array |
| CN102377423A (zh) * | 2010-08-23 | 2012-03-14 | 熊猫电子集团有限公司 | Fpga在线配置方法 |
| CN104699576A (zh) * | 2013-12-10 | 2015-06-10 | 现代自动车株式会社 | 串行通信测试装置、包括该装置的系统及其方法 |
| DE102014204076A1 (de) * | 2013-12-10 | 2015-06-11 | Hyundai Autron Co., Ltd. | Serielle kommunikation-testeinrichtung, system, welches diese beinhaltet, und verfahren dafür |
| CN105162658A (zh) * | 2015-09-11 | 2015-12-16 | 烽火通信科技股份有限公司 | 用于网络类核心芯片技术开发的通用验证平台及方法 |
| CN110634530A (zh) * | 2019-09-10 | 2019-12-31 | 珠海博雅科技有限公司 | 芯片的测试系统和测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113157627B (zh) | 2024-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111538319B (zh) | 一种can总线控制器并行测试方法 | |
| CN111737182B (zh) | 串行通信参数自动配置方法及系统 | |
| CN103714029B (zh) | 新型二线同步通信协议及应用 | |
| CN107907814B (zh) | 一种提高芯片量产测试效率的方法 | |
| CN110941218B (zh) | 一种can总线控制器测试方法 | |
| CN113626343B (zh) | 一种基于UVM的Router可重用验证平台 | |
| CN111104272B (zh) | 一种基于rx和tx的can总线控制器测试方法 | |
| CN105808396A (zh) | 一种芯片调试装置、调试方法及soc芯片系统 | |
| CN112564882B (zh) | 一种基于ahb总线的单线数字通讯接口 | |
| CN109743301A (zh) | 一种基于Modbus协议的数据收发系统及方法 | |
| CN105653409B (zh) | 一种基于数据类型转换的硬件仿真器验证数据提取系统 | |
| CN109634256B (zh) | 一种通用can控制器芯片的板级验证系统 | |
| CN111078614A (zh) | 一种基于fpga的功能模块 | |
| CN113901754B (zh) | 基于fpga的以太网macip的板级验证结构和方法 | |
| CN106776467B (zh) | 用于命令接收系统的spi flash控制芯片 | |
| CN112699695B (zh) | Rfid读写器软件验证装置、方法及电子设备 | |
| CN112100014B (zh) | 无源无线通信芯片验证平台、构建方法及芯片验证方法 | |
| CN212112457U (zh) | 一种总线控制器 | |
| CN113157627A (zh) | 一种基于fpga和射频芯片交互的自适应spi通信系统及方法 | |
| CN113986600B (zh) | 一种用于芯片串行接口的测试方法、装置和芯片 | |
| CN100499410C (zh) | 实现通讯接口时序自动检测的装置和方法 | |
| CN115878534A (zh) | 串行外设接口spi通信方法 | |
| CN110471865B (zh) | 一种模拟spi通信实现控制器与驱动器通信的方法 | |
| CN201111065Y (zh) | 一种基于51单片机的ic卡读写控制器 | |
| CN202372977U (zh) | 基于fpga实现的usb主设备端接口结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Chen Zhongfu Inventor before: Chen Zhongfu Inventor before: Zhang Hongze Inventor before: Wu Chunhua Inventor before: Xu Jie |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |