CN113156583B - 光学器件和制造光学器件的方法 - Google Patents

光学器件和制造光学器件的方法 Download PDF

Info

Publication number
CN113156583B
CN113156583B CN202110345976.2A CN202110345976A CN113156583B CN 113156583 B CN113156583 B CN 113156583B CN 202110345976 A CN202110345976 A CN 202110345976A CN 113156583 B CN113156583 B CN 113156583B
Authority
CN
China
Prior art keywords
layer
waveguide
forming
patterned
patterned template
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110345976.2A
Other languages
English (en)
Other versions
CN113156583A (zh
Inventor
宋巍巍
陈建宏
林志昌
斯帝芬·鲁苏
徐敏翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/150,628 external-priority patent/US11525957B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113156583A publication Critical patent/CN113156583A/zh
Application granted granted Critical
Publication of CN113156583B publication Critical patent/CN113156583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29D—PRODUCING PARTICULAR ARTICLES FROM PLASTICS OR FROM SUBSTANCES IN A PLASTIC STATE
    • B29D11/00—Producing optical elements, e.g. lenses or prisms
    • B29D11/00663—Production of light guides
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G02B6/305—Optical coupling means for use between fibre and thin-film device and having an integrated mode-size expanding section, e.g. tapered waveguide
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12097—Ridge, rib or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12107—Grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12147—Coupler
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12197—Grinding; Polishing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ophthalmology & Optometry (AREA)
  • Mechanical Engineering (AREA)
  • Optical Integrated Circuits (AREA)
  • Treatment Of Fiber Materials (AREA)
  • Air Bags (AREA)

Abstract

公开了制造具有高折射率材料的光学器件的方法。方法包括：在衬底上形成第一氧化物层；以及在第一氧化物层上形成具有第一沟槽和第二沟槽的图案化的模板层。图案化的模板层的材料具有第一折射率。方法还包括：在第一沟槽和第二沟槽内分别形成波导的第一部分和光耦合器的第一部分；在图案化的模板层的顶面上形成波导的第二部分和光耦合器的第二部分；以及在波导和光耦合器的第二部分上沉积包覆层。波导和光耦合器包括具有比第一折射率大的第二折射率的材料。本申请的实施例还涉及光学器件。

Description

光学器件和制造光学器件的方法
技术领域
本申请的实施例涉及光学器件和制造光学器件的方法。
背景技术
将光纤耦合至硅(Si)光子集成电路(PIC)上的波导的方法中的一个是利用诸如光栅耦合器的光耦合器件光耦合光纤和Si-PIC。光耦合器件减少了光纤和波导之间的光模尺寸不匹配，以便光在光纤和Si-PIC之间传输。但是，为了满足对更快的处理系统的日益增长的需求，Si-PIC尺寸的缩小已经增加了制造具有高光学效率的波导和光耦合器件的复杂性。
发明内容
本申请的一些实施例提供了一种制造光学器件的方法，包括：在衬底上形成第一氧化物层；在所述第一氧化物层上形成具有第一沟槽和第二沟槽的图案化的模板层，其中，所述图案化的模板层的材料具有第一折射率；在所述第一沟槽和所述第二沟槽内分别形成波导的第一部分和光耦合器的第一部分；在所述图案化的模板层的顶面上形成所述波导的第二部分和所述光耦合器的第二部分，其中，所述波导和所述光耦合器包括具有比所述第一折射率大的第二折射率的材料；以及在所述波导和所述光耦合器的第二部分上沉积包覆层。
本申请的另一些实施例提供了一种制造光学器件的方法，包括：在衬底上形成热氧化物层；在所述热氧化物层上形成图案化的半导体层，其中，所述图案化的半导体层的第一部分形成耦合器的底部光栅线，所述图案化的半导体层的第二部分形成牺牲层，所述图案化的半导体层的第三部分形成衬底层；在所述衬底层上形成图像传感器；在所述热氧化物层上形成具有沟槽的图案化的模板层；在所述沟槽内形成波导的肋部分，其中，所述图像传感器与所述波导相邻；在所述图案化的模板层的顶面上形成所述波导的平板部分和所述耦合器的顶部光栅线；以及在所述平板部分、所述顶部光栅线和所述图像传感器上沉积包覆层。
本申请的又一些实施例提供了一种光学器件，包括：衬底；热氧化物层，设置在所述衬底上；非热氧化物层，设置在所述热氧化物层上；波导，设置在所述热氧化物层上，其中，所述波导包括设置在所述非热氧化物层内的肋部分和锥形部分以及设置在所述肋部分和所述锥形部分上的平板部分；光栅耦合器，设置在所述热氧化物层上，其中，所述光栅耦合器包括设置在所述非热氧化物层内的底部光栅线以及设置在所述非热氧化物层的顶面上的顶部光栅线，并且其中，所述顶部光栅线和所述底部光栅线彼此不重叠；以及包覆层，设置在所述波导和所述光栅耦合器上。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。
图1A示出了根据一些实施例的具有波导和光耦合器件的光学器件的截面图。
图1B至图1D示出了根据一些实施例的边缘耦合器和波导的等距视图和截面图。
图2是根据一些实施例的用于制造具有波导和光耦合器件的光学器件的方法的流程图。
图3至图8示出了根据一些实施例的在其制造工艺的各个阶段的具有波导和光耦合器件的光学器件的截面图。
图9是根据一些实施例的用于制造具有波导和光耦合器件的光学器件的方法的流程图。
图10至图17示出了根据一些实施例的在其制造工艺的各个阶段的具有波导和光耦合器件的光学器件的截面图。
图18是根据一些实施例的用于制造具有波导和光耦合器件的光学器件的方法的流程图。
图19至图21示出了根据一些实施例的在其制造工艺的各个阶段的具有波导和光耦合器件的光学器件的截面图。
图22示出了根据一些实施例的具有波导、光耦合器件和图像传感器的光学器件的截面图。
图23是根据一些实施例的用于制造具有波导、光耦合器件和图像传感器的光学器件的方法的流程图。
图24至图36示出了根据一些实施例的在其制造工艺的各个阶段的具有波导、光耦合器件和图像传感器的光学器件的截面图。
图37是根据一些实施例的用于制造具有波导、光耦合器件和图像传感器的光学器件的方法的流程图。
图38至图44示出了根据一些实施例的在其制造工艺的各个阶段的具有波导、光耦合器件和图像传感器的光学器件的截面图。
现在将参考附图描述说明性实施例。在附图中，相同的附图标记通常表示相同、功能相同和/或结构相同的元件。除非另有说明，否则图1A至图1D和图2至图44中具有相同注释的元件的讨论彼此适用。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，用于在第二部件上方形成第一部件的工艺可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。如本文所使用的，在第二部件上形成第一部件意味着形成与第二部件直接接触的第一部件。此外，本发明可在各个实例中重复参考标号和/或字符。该重复并不指示所讨论的各个实施例和/或配置之间的关系。
为了便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
应该指出，说明书中对“一个实施例”、“实施例”、“示例性实施例”、“示例性”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例都不一定包括特定的特征、结构或特性。此外，这样的短语不一定指相同的实施例。此外，当结合实施例描述特定的特征、结构或特性时，无论是否明确描述，结合其它实施例实现这样的特征、结构或特性在本领域技术人员的知识范围内。
应该理解，本文中的措词或术语是为了描述的目的而非为了限制，从而使得本说明书的术语或措辞将由相关领域的技术人员根据本文的教导进行解释。
如本文所使用，术语“高折射率”是指等于或大于2.0的折射率。
如本文所使用，术语“低折射率”是指等于或小于2.0的折射率。
在一些实施例中，术语“约”和“基本上”可以指示在该值的5％之内变化(例如，值的±1％、±2％、±3％、±4％、±5％)的给定量的值。这些值仅是实例，并不旨在进行限制。术语“约”和“基本上”可以指相关领域的技术人员根据本文的教导所解释的值的百分比。
与Si-PIC上的波导相比，光纤可以具有相对较大的芯，从而产生比与Si-PIC上的波导相关的模大的光模场。光纤和波导之间的直接光耦合会由于光模尺寸不匹配以及光纤和波导之间的折射率不匹配而导致高的光耦合损耗和高的光信号损耗。为了减少这种不匹配，光耦合器件(也称为“耦合器”)用于将光纤光耦合至Si-PIC上的波导。耦合器用作光模尺寸转换器，以提高光纤和波导之间的光耦合效率。
波导和耦合器可以包括设置在具有低折射率的介电材料内的具有高折射率的半导体和/或介电材料。高折射率材料可以包括Si、氮化硅(SiN)、氧化铝(Al2O3)、氧化铪(HfO2)或本发明范围内的其它合适的高折射率材料。低折射率材料可以包括氧化硅(SiO2)或本发明范围内的其它合适的低折射率材料。
制造波导和耦合器的一个挑战是图案化高折射率材料，以在波导和耦合器的图案化的部件中实现最小的边缘粗糙度(例如，小于1nm的粗糙度)和/或线宽变化(例如，小于1nm的变化)。例如，制造具有厚SiN层的基于SiN的波导和/或耦合器(例如，约200nm或更大的厚度或约300nm至约1000nm之间的厚度)以实现最佳器件性能是具有挑战性的，因为沉积高质量的厚SiN层导致衬底和SiN层一起弯曲，这使得图案化沉积的SiN层具有挑战性。由于SiN层中积聚的应力，沉积厚SiN层也可以导致基于SiN的波导和/或耦合器的衬底中的裂缝。此外，图案化厚SiN层需要复杂的处理步骤，诸如多重涂覆、图案化、蚀刻和/或抛光工艺，这使得难以精确控制图案化的SiN部件的线宽、侧壁斜率和/或边缘粗糙度。工艺控制中的困难也使得难以图案化具有小部件(诸如尖锐的锥形部件和波导和/或耦合器中的小间隙)的基于SiN的波导和/或耦合器。
波导和耦合器的性能取决于图案化工艺控制。例如，如果在制造工艺期间波导的图案化的部件的边缘粗糙度和/或线宽均匀性控制不好，则波导中的光损耗和/或功耗会很高。因此，图案化用于波导和耦合器的高折射率材料的挑战限制了在光纤与波导和耦合器之间可以实现的最小光模尺寸不匹配和最大光耦合效率。
本发明提供了在图案化高折射率材料中利用改进的工艺控制制造波导和耦合器的示例性方法。在一些实施例中，示例性方法使用相对较低折射率的材料(例如，SiO2)的图案化层作为模板来图案化高折射率材料的厚层。用于图案化的模板层的低折射率材料具有比高折射率材料少的复杂图案化工艺和图案化的部件的好的临界尺寸控制。使用具有低折射率材料的图案化的模板层消除了图案化高折射率材料的厚层所需的复杂沉积、蚀刻和抛光工艺。因此，使用图案化的模板层减轻了对波导和耦合器的衬底的与应力相关的损坏，并且降低了制造具有高折射率材料的厚层的波导和耦合器的复杂性。
此外，使用图案化的模板层提供了对利用高折射率材料图案化的部件的边缘粗糙度、表面粗糙度和/或线宽均匀性的更好控制。较光滑的表面使得波导和耦合器中的光损耗较低。在一些实施例中，示例性方法可以将表面粗糙度降低至约1nm或更小，这使得基于Si的波导中的传播损耗为约1dB/cm或更小，并且基于SiN的波导中的传播损耗为约0.2dB/cm或更小。
图1A示出了根据一些实施例的具有波导102和光耦合器件104(也称为“光栅耦合器104”)的光学器件100的截面图。
光学器件100可以包括衬底106、设置在衬底106上的热氧化物层108、设置在热氧化物层108上的图案化的模板层110以及设置在图案化的模板层110上的包覆层112。衬底106可以是半导体材料，诸如硅、锗(Ge)、硅锗(SiGe)、绝缘体上硅(SOI)结构、其它合适的半导体材料和它们的组合。热氧化物层108可以包括热生长的SiO2、衬底106的材料的热生长的氧化物或具有低折射率的其它合适的热生长的氧化物材料。图案化的模板层110可以包括化学沉积的SiO2或具有低折射率的其它合适的化学沉积的氧化物材料。化学沉积的SiO2或其它氧化物材料可以通过化学汽相沉积(CVD)工艺、低压CVD(LPCVD)工艺或等离子体增强CVD(PECVD)工艺来沉积，并且可以称为“CVD氧化物材料”或“非热氧化物材料”。在图案化的模板层110中包括CVD氧化物材料代替热生长的氧化物材料，因为在制造图案化的模板层110期间，CVD氧化物材料比热生长的氧化物材料更容易和更快地蚀刻。包覆层112可以包括类似于图案化的模板层110的材料或具有低折射率的其它合适的介电材料的材料。
波导102和光栅耦合器104可以设置在热氧化物层108上。在一些实施例中，波导102可以包括设置在图案化的模板层110内的肋部分102A和设置在肋部分102A上和包覆层112内的平板部分102B。肋部分102A和平板部分102B可以包括具有高折射率的半导体或介电材料，诸如Si、SiN、Al2O3、HfO2和具有高折射率的其它合适的材料。肋部分102A可以具有沿Z轴的厚度T1和沿X轴的宽度W1，并且平板部分102B可以具有沿Z轴的厚度T2和沿X轴的宽度W2。宽度W2大于宽度W1。对于波导102的最佳性能(例如，对于可忽略的传播损耗)，W2∶W1的比率可以在约1∶1至约100∶1范围内。在一些实施例中，厚度T1可以在约200nm至约2000nm范围内，或可以是其它合适的尺寸，并且厚度T2可以在约1nm至约1000nm范围内，或可以是其它合适的尺寸。
在一些实施例中，波导102可以具有如图1B所示的等距视图。图1A中的波导102的截面图可以沿图1B的线A-A。图1B示出了设置在热氧化物层108上的波导102，该热氧化物层108设置在衬底106上。图1B还示出了设置在图案化的模板层110内的肋部分102A和设置在肋部分102A上的平板部分102B。为了简单起见，在图1B中未示出平板部分102B上的包覆层112。在一些实施例中，波导102可以进一步包括与肋部分102A物理接触并且设置在图案化的模板层110内和平板部分102B下面的锥形部分102C，如图1B所示。锥形部分102C可以是类似于肋部分102A的材料。锥形部分102C的基底可以与肋部分102A的侧物理接触，如图1B所示，并且锥形部分102C的基底的宽度和厚度可以等于肋部分102A的宽度W1和厚度T1，如图1C所示。图1C示出了沿图1B的线B-B(即，沿锥形部分102C的基底)的截面图。锥形部分102C的尖端可以与平板部分102B的边缘间隔开距离D1，如图1B所示。在一些实施例中，对于具有锥形部分102C的波导102的最佳性能，距离D1可以在约1nm至约10μm范围内。锥形部分102C的尖端可以具有厚度T1和宽度W5，如图1D所示。图1D示出了沿图1B的线C-C(即，沿锥形部分102C的尖端)的截面图。在一些实施例中，对于具有渐缩部分102C的波导102的最佳性能，W1∶W5的比率可以在约1∶1至约10∶1范围内。
再次参考图1A，光栅耦合器104可以配置为将波导102光耦合至Si-PIC中的光纤(未示出)。在一些实施例中，光栅耦合器104可以是具有设置在图案化的模板层110内的底部光栅线104A的阵列和设置在包覆层112内的顶部光栅线104B的阵列的双层光栅耦合器。图案化的模板层110可以将底部光栅线104A彼此电隔离，并且包覆层112可以将顶部光栅线104A彼此电隔离。在一些实施例中，顶部光栅线104B的阵列可以与底部光栅线的阵列不重叠，如图1A所示。在一些实施例中，顶部光栅线104B中的一个或多个可以部分或完全与底部光栅线中的一个或多个(未示出)重叠。底部光栅线104A和顶部光栅线104B的阵列可以包括具有高折射率的半导体或介电材料，诸如Si、SiN、Al2O3、HfO2和具有高折射率的其它合适的材料。在一些实施例中，底部光栅线104A和顶部光栅线104B的阵列可以具有彼此类似或彼此不同的材料。
底部光栅线104A的每个可以具有沿Z轴的厚度T3和沿X轴的宽度W3，并且顶部光栅线104B的每个可以具有沿Z轴的厚度T4和沿X轴的宽度W4。厚度T3可以大于厚度T4，并且宽度W3-W4可以彼此相等或不同。对于光栅耦合器104的最佳性能，T3∶T4的比率可以在约1∶4至约4∶1范围内。在一些实施例中，厚度T3可以在约50nm至约1000nm范围内，或可以是其它合适的尺寸，并且厚度T4可以在约1nm至约1000nm范围内，或可以是其它合适的尺寸。在一些实施例中，厚度T3-T4可以分别基本上等于厚度T1-T2。
图2是根据一些实施例的用于制造具有波导102和光栅耦合器104的光学器件100的示例性方法200的流程图。为了说明的目的，将参考用于形成如图3至图8所示的具有波导102和光栅耦合器104的光学器件100的示例性制造工艺来描述图2所示的操作。操作可以按照不同的顺序实施或不实施，取决于具体的应用。方法200可能不会产生完整的光学器件100。因此，可以在方法200之前、期间和之后提供额外的工艺，并且本文仅简要描述一些其它工艺。上面描述了具有与图1A至图1D中的元件相同的注释的图3至图8中的元件。
在操作205中，在衬底上形成热氧化物层。例如，如图3所示，在衬底106上形成热氧化物层108。在一些实施例中，衬底可以包括Si，并且可以在衬底106上形成热SiO2层108。在一些实施例中，形成热氧化物层108可以包括通过在氧环境中或在蒸汽和氧环境中在约600℃至约1100℃的温度下退火衬底106来在衬底106上形成具有约10nm至约10μm的厚度的热氧化物层。在退火工艺(也称为“热氧化工艺”)期间，氧化衬底106的顶部以形成热氧化物层108。
在一些实施例中，代替在衬底106上形成热氧化物层108，可以提供SOI衬底，随后去除SOI衬底的顶部Si层以暴露SOI衬底的埋氧层(未示出)。埋氧层可以是热氧化物层108。
参考图2，在操作210中，在热氧化物层上形成图案化的模板层。例如，如图3至图4所描述，在热氧化物层108上形成具有沟槽414-416的图案化的模板层110。在随后处理中，沟槽414限定波导102的肋部分102A的结构和尺寸，并且沟槽416限定光栅耦合器104的底部光栅线104A的阵列的结构和尺寸。沟槽414的尺寸可以取决于肋部分102A的尺寸，并且沟槽416的尺寸可以取决于底部光栅线104A的尺寸。沟槽414的高度H1和宽度W6可以分别基本上等于肋部分102A的厚度T1和宽度W1。沟槽416的高度H2和宽度W7可以分别基本上等于底部光栅线104A的厚度T3和宽度W3。
形成图案化的模板层110可以包括以下顺序操作：(i)在热氧化物层108上沉积氧化物层110*，如图3所示；以及(ii)图案化氧化物层110*以形成沟槽414-416，如图4所示。沉积氧化物层110*可以包括使用CVD工艺、LPCVD工艺、PECVD或其它合适的化学沉积工艺在热氧化物层108上沉积SiO2层或具有低折射率的其它合适的氧化物材料层。在一些实施例中，氧化物层110*可以在650℃至750℃的温度下的CVD工艺中或在约400℃至750℃的温度下的LPCVD工艺中使用诸如正硅酸乙酯的前体来沉积。
图案化氧化物层110*可以包括使用光刻工艺以及干蚀刻或湿蚀刻工艺。在一些实施例中，干蚀刻工艺可以包括使用具有含氟气体(例如，CF4、SF6、CH2F2、CHF3和/或C2F6)、含氯气体(例如，Cl2、CHCl3、CCl4和/或BCl3)、含溴气体(例如，HBr和/或CHBR3)或它们的组合的蚀刻剂。在一些实施例中，湿蚀刻工艺可以包括在稀氢氟酸(DHF)、氢氧化钾(KOH)溶液、氨水、含氢氟酸(HF)、硝酸(HNO3)、乙酸(CH3COOH)或它们的组合中蚀刻。可以适当控制在图案化氧化物层110*中包括的工艺，以获得具有明确限定的侧壁轮廓(例如，基本上线性的轮廓)和最小的表面粗糙度(例如，小于1nm)的沟槽414-416。
参考图2，在操作215中，在图案化的模板层上形成波导和光栅耦合器。例如，如图5至图7所描述，在图案化的模板层110上形成波导102和光栅耦合器104。形成波导102和光栅耦合器104可以包括以下顺序操作：(i)在图案化的模板层110上沉积高折射率材料层518，以在沟槽414-416内形成层部分518A并且在图案化的模板层110的顶面上形成层部分518B，如图5所示；(ii)对层部分518B实施化学机械抛光(CMP)工艺以形成延伸出沟槽414-416的抛光层620，如图6所示；以及(iii)图案化抛光层620以形成平板部分102B和顶部光栅线104B，如图7所示。
设置在沟槽414(图4)内的层部分518A形成波导102的肋部分102A，并且设置在沟槽416(图4)内的层部分518A形成光栅耦合器104的底部光栅线104A的阵列。因此，沟槽414-416的具有最小表面粗糙度(例如，小于1nm)的明确限定的侧壁轮廓(例如，基本上线性的轮廓)转移至肋部分102A和底部光栅线104A的侧壁轮廓。因此，通过使用图案化的模板层110，可以在比形成具有高折射率材料的厚层的波导和/或光栅耦合器的其它方法不复杂的工艺中形成有高折射率材料的厚(例如，大于200nm)层的肋部分102A和底部光栅线104A。而且，通过使用图案化的模板层110，可以形成具有比没有图案化的模板层形成的其它波导和/或光栅耦合器光滑的表面(例如，小于1nm的表面粗糙度)和好的限定的侧壁轮廓的肋部分102A和底部光栅线104A。
沉积层518可以包括在约600℃至约800℃范围内的高温下的LPCVD工艺中、在约100℃至约400℃范围内的低温下的PECVD工艺中或在用于高折射率材料的其它合适的沉积工艺中沉积具有约200nm至约1000nm的厚度的高折射率材料层(例如，SiN)。与在PECVD工艺中沉积的层相比，在LPCVD工艺中沉积的高折射率材料层可以具有较低的氢键浓度。LPCVD工艺的高温有助于破坏并且去除层518中的氢键。氢键的存在不利地影响层518中的高折射率材料层的光学质量。因此，在一些实施例中，可以使用LPCVD工艺代替PECVD工艺沉积层518，以形成具有更高光学质量的高折射率材料层。另一方面，在一些实施例中，如果LPCVD工艺的高温处理与在形成光学器件100中包括的其它工艺不兼容，则可以使用PECVD工艺代替LPCVD工艺沉积层518。
CMP工艺可以包括抛光层部分518B，以形成具有小于约300nm(例如，约50nm、约100nm或约150nm)的厚度的抛光层620。如果抛光层620的厚度大于约300nm，则由于图案化具有大于300nm的厚度的高折射率材料的挑战，随后图案化工艺可能需要复杂的工艺，如上面所讨论。图案化抛光层620可以包括使用光刻工艺以及干蚀刻或湿蚀刻工艺。在一些实施例中，干蚀刻工艺可以包括使用具有含氟气体(例如，HF、F2)的蚀刻剂。在一些实施例中，湿蚀刻工艺可以包括在磷酸(H3PO4)中蚀刻。
参考图2，在操作220中，在波导和光栅耦合器上形成包覆层。例如，如图8所示，在波导102和光栅耦合器104上形成包覆层112。形成包覆层112可以包括使用CVD工艺、LPCVD工艺、PECVD或其它合适的化学沉积工艺以及随后的CMP工艺沉积SiO2层或具有低折射率的其它合适的氧化物材料层。在一些实施例中，SiO2层可以在约650℃至约750℃的温度下的CVD工艺中或在约400℃至约750℃的温度下的LPCVD工艺中使用诸如正硅酸乙酯(TEOS)的前体来沉积。
在一些实施例中，代替或在对图7的结构实施操作220之后，可以在操作215之后重复操作210-215，以在图7的结构上形成波导102和光栅耦合器104的堆叠件。
图9是根据一些实施例的用于制造具有波导102和光栅耦合器104的光学器件100的示例性方法900的流程图。为了说明的目的，将参考用于形成如图10至图17所示的具有波导102和光栅耦合器104的光学器件100的示例性制造工艺来描述图9所示的操作。操作可以按照不同的顺序实施或不实施，取决于具体的应用。方法900可能不会产生完整的光学器件100。因此，可以在方法900之前、期间和之后提供额外的工艺，并且本文仅简要描述一些其它工艺。上面描述了具有与图1A至图1D和图3至图8中的元件相同的注释的图10至图17中的元件。
在操作905中，在衬底上形成热氧化物层。例如，如图10所示，在类似于参考图3描述的操作205的操作中，在衬底106上形成热氧化物层108。
参考图9，在操作910中，在热氧化物层上形成抛光停止层和图案化的模板层。例如，如图10至图13所描述，在热氧化物层108上形成抛光停止层1022和具有沟槽414-416的图案化的模板层110。形成抛光停止层1022和图案化的模板层110可以包括以下顺序操作：(i)在热氧化物层108上沉积氧化物层110*，如图10所示；(ii)在氧化物层110*上沉积抛光停止层1022，如图10所示；(iii)图案化抛光停止层1022以形成图11的结构；(iv)在图11的结构上形成具有开口414*-416*的图案化的掩蔽层1224(例如，光刻胶层)，以形成图12的结构；以及(v)穿过开口414*-416*蚀刻氧化物层110*，以形成相应的沟槽414-416，如图13所示。
沉积和蚀刻氧化物层110*可以类似于操作210中描述的沉积和蚀刻工艺。沉积抛光停止层1022可以包括使用CVD工艺或其它合适的化学沉积工艺来沉积与氧化物层110*的材料不同的金属材料层或绝缘材料层。抛光停止层1022的厚度取决于随后形成的平板部分102B和顶部光栅线104B的厚度T2和T4。抛光停止层1022可以在形成平板部分102B和顶部光栅线104B期间控制厚度T2和T4，这将在下面进一步详细描述。图案化抛光停止层1022可以包括使用光刻工艺以及干蚀刻或湿蚀刻工艺。
参考图9，在操作915中，在图案化的模板层上形成波导和光栅耦合器。例如，如图14至图17所描述，在图案化的模板层110上形成波导102和光栅耦合器104。形成波导102和光栅耦合器104可以包括以下顺序操作：(i)在图13的结构上沉积高折射率材料层518，如图14所示；(ii)对层部分518B实施化学机械抛光(CMP)工艺以形成延伸出沟槽414-416的抛光层620，如图15所示；(iii)去除抛光停止层1022以形成图16的结构；以及(iv)图案化抛光层620以形成平板部分102B和顶部光栅线104B，如图17所示。
沉积层518和图案化抛光层620可以类似于操作215中描述的沉积和图案化工艺。CMP工艺可以包括抛光层部分518B，直至抛光层620的顶面与抛光停止层1022的顶面基本上共面。在CMP工艺之后去除抛光停止层1022可以包括用于去除金属材料或绝缘材料的干蚀刻或湿蚀刻工艺。
参考图9，在操作920中，在波导和光栅耦合器上形成包覆层。例如，如图17所示，在类似于参考图8描述的操作220的操作中，在波导102和光栅耦合器104上形成包覆层112。
在一些实施例中，代替对图17的结构实施操作920或在对图17的结构实施操作920之后，可以在操作915之后重复操作910-915，以形成波导102和光栅耦合器104的堆叠件。
在一些实施例中，光学器件100可以包括热氧化物层108和图案化的模板层110之间的蚀刻停止层1926(如图21所示)，以在形成图案化的模板层110期间保护热氧化物层108。图18是根据一些实施例的用于制造具有蚀刻停止层1926的光学器件100的示例性方法1800的流程图。为了说明的目的，将参考用于形成如图19至图21所示的具有蚀刻停止层1926的光学器件100的示例性制造工艺来描述图18所示的操作。操作可以按照不同的顺序实施或不实施，取决于具体的应用。方法1800可能不会产生完整的光学器件100。因此，可以在方法1800之前、期间和之后提供额外的工艺，并且本文仅简要描述一些其它工艺。上面描述了具有与图1A至图1D、图3至图8和图10至图17中的元件相同的注释的图19至图21中的元件。
在操作1805中，在衬底上形成热氧化物层。例如，如图19所示，在类似于参考图3描述的操作205的操作中，在衬底106上形成热氧化物层108。
参考图18，在操作1810中，在热氧化物层上形成蚀刻停止层。例如，如图19所示，在热氧化物层108上形成蚀刻停止层1926。形成蚀刻停止层1926可以包括使用CVD工艺或用于绝缘材料的其它合适的沉积工艺沉积绝缘材料层，诸如氮化硅(SiNx)、氮氧化硅(SiON)、碳化硅(SiC)、氮掺杂的碳化硅(SiCN)、氮化硼(BN)、氮化硅硼(SiBN)、硅碳氮化硼(SiCBN)和它们的组合。
参考图18，在操作1815中，在蚀刻停止层上形成图案化的模板层。例如，如图20所示，在类似于参考图3至图4描述的操作210的操作中，在蚀刻停止层1926上形成图案化的模板层110。
参考图18，在操作1820中，在图案化的模板层上形成波导和光栅耦合器。例如，如图21所示，在类似于参考图5至图7描述的操作215的操作中，在图案化的模板层110上形成波导102和光栅耦合器104。
参考图18，在操作1825中，在波导和光栅耦合器上形成包覆层。例如，如图21所示，在类似于参考图8描述的操作220的操作中，在波导102和光栅耦合器104上形成包覆层112。
在一些实施例中，代替实施操作1825或在实施操作1825之后，可以在操作1820之后重复操作1815-1820，以形成波导102和光栅耦合器104的堆叠件。
图22示出了根据一些实施例的具有波导102和光耦合器件2204(也称为“光栅耦合器2204”)的光学器件2200的截面图。
光学器件2200可以包括衬底106、设置在衬底106上的热氧化物层108、设置在热氧化物层108上的图案化的模板层110以及设置在图案化的模板层110上的包覆层112。波导102和光栅耦合器2204可以设置在热氧化物层108上。光栅耦合器2204可以配置为将波导102光耦合至Si-PIC中的光纤(未示出)。在一些实施例中，光栅耦合器2204可以是具有设置在图案化的模板层110内的底部光栅线2204A的阵列和设置在包覆层112内的顶部光栅线2204B的阵列的双层光栅耦合器。底部光栅线2204A和顶部光栅线2204B的阵列可以彼此垂直间隔开距离D2，并且可以通过图案化的模板层110彼此电隔离。图案化的模板层110可以将底部光栅线2204A彼此电隔离，并且包覆层112可以将顶部光栅线2204B彼此电隔离。底部光栅线2204A和顶部光栅线2204B的阵列可以包括具有高折射率的半导体或介电材料，诸如Si、SiN、Al2O3、HfO2和具有高折射率的其它合适的材料。在一些实施例中，底部光栅线2204A和顶部光栅线2204B的阵列可以具有彼此类似或彼此不同的材料。在一些实施例中，波导102和顶部光栅线2204B的材料可以彼此类似并且与底部光栅线2204A的材料不同。
底部光栅线2204A的每个可以具有沿Z轴的厚度T8和沿X轴的宽度W8，并且顶部光栅线2204B的每个可以具有沿Z轴的厚度T9和沿X轴的宽度W9。厚度T8可以大于厚度T9，并且宽度W3-W4可以彼此相等或不同。在一些实施例中，厚度T8可以在约50nm至约500nm范围内，或可以是其它合适的尺寸，并且厚度T9可以在约100nm至约1000nm范围内，或可以是其它合适的尺寸。
光学器件2200可以进一步包括图像传感器2228和隔离器件2230。在一些实施例中，图像传感器2228可以包括设置在热氧化物层108上的衬底层2232、部分设置在衬底层2232内并且部分设置在图案化的模板层110内的锗(Ge)层2234、设置在Ge层2234上的覆盖层2236、部分设置在Ge层2234内并且部分设置在覆盖层2236内的n型掺杂区域2238和p型掺杂区域2240以及设置在图案化的模板层110上的钝化层2242。在一些实施例中，覆盖层2236可以包括Si，并且钝化层2242可以包括类似于波导102和/或顶部光栅线104B的材料的材料。在一些实施例中，隔离器件2230可以包括设置在图案化的模板层110内的n型掺杂区域2248和p型掺杂区域2250。掺杂区域2248-2250的掺杂剂浓度可以分别基本上等于掺杂区域2238-2240的掺杂剂浓度。光学器件2200可进一步包含设置在掺杂区域2238-2240和2248-2250上的接触结构2244-2246以及设置在接触结构2244-2246上的通孔结构2252-2254。
图23是根据一些实施例的用于制造光学器件2200的示例性方法2300的流程图。为了说明的目的，将参考用于形成如图24至图36所示的光学器件2200的示例性制造工艺来描述图23所示的操作。操作可以按照不同的顺序实施或不实施，取决于具体的应用。方法2300可能不会产生完整的光学器件2200。因此，可以在方法2300之前、期间和之后提供额外的工艺，并且本文仅简要描述一些其它工艺。上面描述了具有与图1A至图1D、图3至图8、图10至图17和图22中的元件相同的注释的图24至图36中的元件。
在操作2305中，在衬底上形成热氧化物层。例如，如图24所示，在类似于参考图3描述的操作205的操作中，在衬底106上形成热氧化物层108。
参考图23，在操作2310中，在热氧化物层上形成具有光栅耦合器的底部光栅线的阵列的图案化的半导体层。例如，如图24至图25所述，在热氧化物层108上形成具有底部光栅线2204A的阵列的图案化的半导体层2456。形成图案化的半导体层2456可以包括以下顺序操作：(i)在热氧化物层108上沉积半导体层2456*，如图24所示；以及(ii)使用光刻工艺以及干蚀刻或湿蚀刻工艺图案化半导体层2456*，以形成图25的结构。在形成图案化的半导体层2456之后，可以在图25的结构上形成氧化物层110*，如图26所示。
在一些实施例中，可以提供SOI衬底来代替形成图24的结构，并且可以将SOI衬底的硅层图案化为图案化的半导体层2456以形成图25的结构。在一些实施例中，图案化的半导体层2456具有：(i)形成底部光栅线2204A的阵列的第一部分；(ii)形成牺牲结构2258的第二部分，其在随后处理中限定波导102的肋部分102A；(iii)形成图像传感器2228的衬底层2232的第三部分；以及(iv)形成半导体结构2260的第四部分，其在随后处理中被掺杂以形成掺杂区域2248-2250。
参考图23，在操作2315中，在图案化的半导体层的部分上形成图像传感器。例如，如图26至图30所描述，在图案化的半导体层2456的部分上形成图像传感器228。形成图像传感器2228可以包括以下顺序操作：(i)通过选择性蚀刻穿过掩蔽层2264(例如，光刻胶层)中的开口在衬底层2232中形成沟槽2262，如图26所示；(ii)在沟槽2262中外延生长Ge层2234，如图27所示；(iii)对Ge层2234实施CMP工艺，以使Ge层2234的顶面与氧化物层110*的顶面基本共面，如图28所示；(iv)在Ge层2234上选择性沉积覆盖层2236，如图28所示；(v)在图28的结构上沉积类似于氧化物层110*的材料的氧化物层110**，如图29所示；(vi)通过掩蔽层2968(例如，光刻胶层)中的开口2966离子注入n型掺杂剂，在Ge层2234和覆盖层2236中形成n型掺杂区域2238，如图29所示；(vii)通过掩蔽层3072(例如，光刻胶层)中的开口3070离子注入p型掺杂剂，在Ge层2234和覆盖层2236中形成p型掺杂区域2240，如图30所示；以及(viii)在氧化物层110**上沉积钝化层2242，如图31所示。
在一些实施例中，可以通过在形成n型掺杂区域2238期间通过掩蔽层2968中的开口2967离子注入n型掺杂剂来在半导体结构2260中形成掺杂区域2248，如图29所示。类似地，可以通过在形成p型掺杂区域2240期间通过掩蔽层3072中的开口3071离子注入p型掺杂剂来在半导体结构2260中形成掺杂区域2250，如图30所示。
参考图23，在操作2320中，在图案化的半导体层的另一部分上形成波导和光栅耦合器的顶部光栅线的阵列。例如，如图31至图34所描述，在图案化的半导体层2256的另一部分上形成波导102和顶部光栅线2204B的阵列。形成波导102可以包括以下顺序操作：(i)通过掩蔽层3276(例如，光刻胶层)中的开口选择性蚀刻钝化层2236、氧化物层110*-110**和牺牲结构2258来形成沟槽3274，如图32所示；(ii)在去除掩蔽层3276之后，在图32的结构上沉积高折射率材料层3318，以在沟槽3274内形成层部分3318A并且形成延伸出沟槽3274的层部分3318B，如图33所示；(iii)对层部分3318B实施CMP工艺以形成抛光层3420，如图34所示；以及(iv)图案化抛光层3420和钝化层2236，以在图案化的模板层110上形成平板部分102B，如图35所示。在图案化抛光层3420和钝化层2236期间，平板部分102B可以由抛光层3420和钝化层2236的一部分形成，并且顶部光栅线2204B可以由抛光层3420和钝化层2236的另一部分形成，如图35所示。
设置在沟槽3274(图32)内的层部分3318A形成波导102的肋部分102A。因此，沟槽3274的具有最小表面粗糙度(例如，小于1nm)的明确限定的侧壁轮廓(例如，基本上线性的轮廓)转移至肋部分102A的侧壁轮廓。沉积层3318可以包括在低温(例如，等于或低于400℃的温度)沉积工艺(诸如在约100℃至约400℃范围内的低温下的PECVD工艺)中或在用于高折射率材料的其它合适的低温沉积工艺中沉积具有约300nm至约1000nm的厚度的高折射率材料(例如，SiN)层。沉积高折射率材料层3318在低温沉积工艺中实施，因为图像传感器2228(例如，Ge层334或掺杂区域2238-2240)和/或隔离器件2230的结构在高温下(例如，大于400℃的温度)容易受到热损伤。
CMP工艺可以包括抛光层部分3318B以形成具有小于约300nm(例如，约50nm、约100nm或约150nm)的厚度的抛光层3420。如果抛光层3420的厚度大于约300nm，则由于图案化具有大于200nm的厚度的高折射率材料的挑战，随后图案化工艺可能需要复杂的工艺，如上面所讨论。图案化抛光层3420和钝化层2236可以包括使用光刻工艺以及干蚀刻或湿蚀刻工艺。在一些实施例中，干蚀刻工艺可以包括使用具有含氟气体(例如，HF、F2)的蚀刻剂。在一些实施例中，湿蚀刻工艺可以包括在磷酸(H3PO4)中蚀刻。
参考图23，在操作2325中，在波导、光栅耦合器和图像传感器上形成包覆层。例如，如图35所示，在图35的结构上形成包覆层112，如图36所示，在类似于图8所示的操作220的操作中。
参考图23，在操作2330中，在包覆层内形成接触结构和通孔结构。例如，如图36所示，在包覆层112内形成接触结构2244-2246和通孔结构2252-2254。在一些实施例中，可以同时形成接触结构2244-2246，并且可以同时在接触结构2244-2246上形成通孔结构2252-2254。接触结构2244-2246和通孔结构2252-2254可以包括金属材料。
图37是根据一些实施例的用于制造具有波导102和光栅耦合器2204的光学器件2200的示例性方法3700的流程图，该光学器件2200具有比在方法2300中形成的材料具有高的光学质量和低的光传播损耗的材料。在方法2300中，由于低温沉积随后形成波导102和顶部光栅线2204B的高折射率材料层3318，高折射率材料的光学质量可能不足以满足波导102和光栅耦合器2204的最佳性能。为了提高光学质量，可以在高温(例如，高于约400℃的温度)沉积工艺中形成高折射率材料层3318。但是，因为图像传感器2228和/或隔离器件2230在高温下容易受到热损坏，所以可以使用方法3700代替方法2300以形成具有波导102和光栅耦合器2204的光学器件2200，该光学器件2200具有较高光学质量的材料。与方法2300相比，方法3700在形成波导102和顶部光栅线2204B之后形成图像传感器2228和隔离器件2230，以防止对图像传感器2228和/或隔离器件的热损伤。
为了说明的目的，将参考用于形成如图24至图36所示的光学器件2200的示例性制造工艺来描述图37所示的操作。操作可以按照不同的顺序实施或不实施，取决于具体的应用。方法2300可能不会产生完整的光学器件2200。因此，可以在方法2300之前、期间和之后提供额外的工艺，并且本文仅简要描述一些其它工艺。上面描述了具有与图1A至图1D、图3至图8、图10至图17、图22和图24至图36中的元件相同的注释的图24至图36中的元件。
在操作3705中，在衬底上形成热氧化物层。例如，如图38所示，在类似于参考图3描述的操作205的操作中，在衬底106上形成热氧化物层108。
参考图37，在操作3710中，在热氧化物层上形成具有光栅耦合器的底部光栅线的阵列的图案化的半导体层。例如，如图38所示，在类似于参考图24至图25描述的操作2310的操作中，在热氧化物层108上形成具有底部光栅线2204A的阵列的图案化的半导体层2456。
参考图37，在操作3715中，在图案化的半导体层的部分上形成波导和光栅耦合器的顶部光栅线的阵列。例如，如图39至图41所描述，在图案化的半导体层2256的部分上形成波导102和顶部光栅线2204B的阵列。形成波导102可以包括以下顺序操作：(i)通过掩蔽层中的开口选择性蚀刻氧化物层110*和牺牲结构2258来形成沟槽3274，如图39所示；(ii)在高温沉积工艺中(诸如在约700℃至约900℃范围内的高温下的LPCVD工艺)或在用于高折射率材料的其它合适的高温沉积工艺中沉积高折射率材料层3318；(iii)在类似于参考图34描述的操作2320的操作中实施CMP工艺以形成抛光层3420，如图40所示；以及(iv)在类似于参考图35描述的操作2320的操作中图案化抛光层3420以形成平板部分102B，如图41所示。在图案化抛光层3420期间，平板部分102B可以由抛光层3420的一部分形成，并且顶部光栅线2204B可以由抛光层3420的另一部分形成，如图41所示。在一些实施例中，如图41所示，可以在图40的结构上沉积介电层4278，以保护波导102和顶部光栅线2204B免受随后处理。介电层4278可以包括类似于氧化物层110和/或包覆层112的材料。
参考图37，在操作3720中，在图案化的半导体层的另一部分上形成图像传感器。例如，如图43至图44所述，在图案化的半导体层2456的另一部分上形成图像传感器228。形成图像传感器2228可以包括以下顺序操作：(i)形成Ge层2234和覆盖层2236，如图43所示，在类似于参考图26至图28描述的操作2315的操作中；以及(ii)形成掺杂区域2238-2240，如图44所示，在类似于参考图29至图30描述的操作2315的操作中。在一些实施例中，如图44所示，可以在类似于参考图29至图30描述的操作2315的操作中形成掺杂区域2248-2250。
参考图37，在操作3725中，在波导、光栅耦合器和图像传感器上形成包覆层。例如，如图44所示，在图43的结构上形成包覆层112，如图44所示，在类似于图36所示的操作2325的操作中。
参考图37，在操作3730中，在包覆层内形成接触结构和通孔结构。例如，如图44所示，在类似于参考图36描述的操作2330的操作中，在包覆层112内形成接触结构2244-2246和通孔结构2252-2254。
本发明提供了在图案化高折射率材料中具有改进的工艺控制的制造波导(例如，波导102)和耦合器(例如，光栅耦合器104和2204)的示例性方法(例如，方法200、900、1800、2300和3700)。在一些实施例中，示例性方法使用相对较低折射率材料(例如，Si或SiO2)的图案化层作为模板以图案化高折射率材料的厚层。用于图案化的模板层(例如，图案化的模板层110)的低折射率材料具有比高折射率材料少的复杂图案化工艺和图案化的部件的好的临界尺寸控制。使用具有低折射率材料的图案化的模板层消除了图案化高折射率材料的厚层所需的复杂沉积、蚀刻和抛光工艺。因此，使用图案化的模板层减轻了对波导和耦合器的衬底的与应力相关的损坏，并且降低了制造具有高折射率材料的厚层的波导和耦合器的复杂性。
此外，使用图案化的模板层提供了对利用高折射率材料图案化的部件的边缘粗糙度、表面粗糙度和/或线宽均匀性的更好控制。较光滑的表面使得波导和耦合器中的光损耗较低。在一些实施例中，示例性方法可以将表面粗糙度降低至约1nm或更小，这使得基于Si的波导中的传播损耗为约1dB/cm或更小，并且基于SiN的波导中的传播损耗为约0.2dB/cm或更小。
在一些实施例中，方法包括：在衬底上形成第一氧化物层；以及在第一氧化物层上形成具有第一沟槽和第二沟槽的图案化的模板层。图案化的模板层的材料具有第一折射率。方法还包括：在第一沟槽和第二沟槽内分别形成波导的第一部分和光耦合器的第一部分；在图案化的模板层的顶面上形成波导的第二部分和光耦合器的第二部分；以及在波导和光耦合器的第二部分上沉积包覆层。波导和光耦合器包括具有比第一折射率大的第二折射率的材料。
在一些实施例中，形成所述第一氧化物层包括在所述衬底上生长热氧化物层。在一些实施例中，形成所述图案化的模板层包括利用化学汽相沉积工艺沉积氧化物层。在一些实施例中，形成所述波导的所述第一部分和所述光耦合器的所述第一部分包括在所述图案化的模板层的所述第一沟槽和所述第二沟槽内沉积介电层，其中，所述介电层具有所述第二折射率的材料。在一些实施例中，形成所述波导的所述第二部分和所述光耦合器的所述第二部分包括：在所述图案化的模板层上沉积介电层；以及图案化所述介电层的设置在所述图案化的模板层的顶面上的部分。在一些实施例中，形成所述波导的所述第二部分和所述光耦合器的所述第二部分包括：在所述图案化的模板层上沉积具有所述第二折射率的介电层；抛光所述介电层的设置在所述图案化的模板层的顶面上的部分以形成抛光层；以及图案化所述抛光层。在一些实施例中，形成所述波导的所述第二部分包括：在所述图案化的模板层上沉积介电层；以及图案化所述介电层的设置在所述波导的所述第一部分上的部分。在一些实施例中，形成所述光耦合器的所述第二部分包括：在所述图案化的模板层上沉积介电层；以及图案化所述介电层的与所述光耦合器的所述第一部分不重叠的部分。在一些实施例中，方法还包括：在所述图案化的模板层上形成抛光停止层。在一些实施例中，方法还包括：在所述第一氧化物层和所述图案化的模板层之间沉积蚀刻停止层。
在一些实施例中，方法包括：在衬底上形成热氧化物层；以及在热氧化物层上形成图案化的半导体层。图案化的半导体层的第一部分形成耦合器的底部光栅线，图案化的半导体层的第二部分形成牺牲层，图案化的半导体层的第三部分形成衬底层。方法还包括：在衬底层上形成图像传感器；在热氧化物层上形成具有沟槽的图案化的模板层；在沟槽内形成波导的肋部分，其中，图像传感器与波导相邻；在图案化的模板层的顶面上形成波导的平板部分和耦合器的顶部光栅线；以及在平板部分、顶部光栅线和图像传感器上沉积包覆层。
在一些实施例中，形成所述图案化的模板层包括蚀刻所述牺牲层。在一些实施例中，形成所述波导的所述肋部分包括在所述图案化的模板层的所述沟槽内沉积介电层，并且其中，所述介电层具有比所述图案化的模板层的折射率大的折射率。在一些实施例中，形成所述波导的所述平板部分包括：在所述图案化的模板层上沉积介电层；以及图案化所述介电层的设置在所述波导的所述肋部分上的部分。在一些实施例中，形成所述耦合器的顶部光栅线包括：在所述图案化的模板层上沉积介电层；以及图案化所述介电层的与所述耦合器的所述底部光栅线重叠的部分。在一些实施例中，形成所述图像传感器在形成所述图案化的模板层之前实施。在一些实施例中，形成所述图像传感器在形成所述波导的所述平板部分之后实施。
在一些实施例中，光学器件包括：衬底；热氧化物层，设置在衬底上；非热氧化物层，设置在热氧化物层上；以及波导，设置在热氧化物层上。波导包括设置在非热氧化物层内的肋部分和锥形部分以及设置在肋部分和锥形部分上的平板部分。光学器件还包括：光栅耦合器，设置在热氧化物层上；以及包覆层，设置在波导和光栅耦合器上。光栅耦合器包括设置在非热氧化物层内的底部光栅线以及设置在非热氧化物层的顶面上的顶部光栅线。顶部光栅线和底部光栅线彼此不重叠。
在一些实施例中，所述肋部分具有在约300nm至约1000nm范围内的厚度，并且所述平板部分具有小于约200nm的厚度。在一些实施例中，所述波导的材料具有比所述非热氧化物层的折射率大的折射率。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种制造光学器件的方法，包括：
在衬底上形成第一氧化物层；
在所述第一氧化物层上形成具有第一沟槽和第二沟槽的图案化的模板层，其中，所述图案化的模板层的材料具有第一折射率；
在所述第一沟槽和所述第二沟槽内分别形成波导的第一部分和光耦合器的第一部分；
在所述图案化的模板层的顶面上形成所述波导的第二部分和所述光耦合器的第二部分，其中，所述波导和所述光耦合器包括具有比所述第一折射率大的第二折射率的材料；以及
在所述波导和所述光耦合器的第二部分上沉积包覆层。
2.根据权利要求1所述的方法，其中，形成所述第一氧化物层包括在所述衬底上生长热氧化物层。
3.根据权利要求1所述的方法，其中，形成所述图案化的模板层包括利用化学汽相沉积工艺沉积氧化物层。
4.根据权利要求1所述的方法，其中，形成所述波导的所述第一部分和所述光耦合器的所述第一部分包括在所述图案化的模板层的所述第一沟槽和所述第二沟槽内沉积介电层，其中，所述介电层具有所述第二折射率的材料。
5.根据权利要求1所述的方法，其中，形成所述波导的所述第二部分和所述光耦合器的所述第二部分包括：
在所述图案化的模板层上沉积介电层；以及
图案化所述介电层的设置在所述图案化的模板层的顶面上的部分。
6.根据权利要求1所述的方法，其中，形成所述波导的所述第二部分和所述光耦合器的所述第二部分包括：
在所述图案化的模板层上沉积具有所述第二折射率的介电层；
抛光所述介电层的设置在所述图案化的模板层的顶面上的部分以形成抛光层；以及
图案化所述抛光层。
7.根据权利要求1所述的方法，其中，形成所述波导的所述第二部分包括：
在所述图案化的模板层上沉积介电层；以及
图案化所述介电层的设置在所述波导的所述第一部分上的部分。
8.根据权利要求1所述的方法，其中，形成所述光耦合器的所述第二部分包括：
在所述图案化的模板层上沉积介电层；以及
图案化所述介电层的与所述光耦合器的所述第一部分不重叠的部分。
9.根据权利要求1所述的方法，还包括：在所述图案化的模板层上形成抛光停止层。
10.根据权利要求1所述的方法，还包括：在所述第一氧化物层和所述图案化的模板层之间沉积蚀刻停止层。
11.一种制造光学器件的方法，包括：
在衬底上形成热氧化物层；
在所述热氧化物层上形成图案化的半导体层，其中，所述图案化的半导体层的第一部分形成耦合器的底部光栅线，所述图案化的半导体层的第二部分形成牺牲层，所述图案化的半导体层的第三部分形成衬底层；
在所述衬底层上形成图像传感器；
在所述热氧化物层上形成具有沟槽的图案化的模板层；
在所述沟槽内形成波导的肋部分，其中，所述图像传感器与所述波导相邻；
在所述图案化的模板层的顶面上形成所述波导的平板部分和所述耦合器的顶部光栅线；以及
在所述平板部分、所述顶部光栅线和所述图像传感器上沉积包覆层。
12.根据权利要求11所述的方法，其中，形成所述图案化的模板层包括蚀刻所述牺牲层。
13.根据权利要求11所述的方法，其中，形成所述波导的所述肋部分包括在所述图案化的模板层的所述沟槽内沉积介电层，并且
其中，所述介电层具有比所述图案化的模板层的折射率大的折射率。
14.根据权利要求11所述的方法，其中，形成所述波导的所述平板部分包括：
在所述图案化的模板层上沉积介电层；以及
图案化所述介电层的设置在所述波导的所述肋部分上的部分。
15.根据权利要求11所述的方法，其中，形成所述耦合器的顶部光栅线包括：
在所述图案化的模板层上沉积介电层；以及
图案化所述介电层的与所述耦合器的所述底部光栅线重叠的部分。
16.根据权利要求11所述的方法，其中，形成所述图像传感器在形成所述图案化的模板层之前实施。
17.根据权利要求11所述的方法，其中，形成所述图像传感器在形成所述波导的所述平板部分之后实施。
18.一种光学器件，包括：
衬底；
热氧化物层，设置在所述衬底上；
非热氧化物层，设置在所述热氧化物层上；
波导，设置在所述热氧化物层上，其中，所述波导包括设置在所述非热氧化物层内的肋部分和锥形部分以及设置在所述肋部分和所述锥形部分上的平板部分；
光栅耦合器，设置在所述热氧化物层上，其中，所述光栅耦合器包括设置在所述非热氧化物层内的底部光栅线以及设置在所述非热氧化物层的顶面上的顶部光栅线，并且其中，所述顶部光栅线和所述底部光栅线彼此不重叠；以及
包覆层，设置在所述波导和所述光栅耦合器上。
19.根据权利要求18所述的光学器件，其中，所述肋部分具有在300nm±5％至1000nm±5％范围内的厚度，并且所述平板部分具有小于200nm±5％的厚度。
20.根据权利要求18所述的光学器件，其中，所述波导的材料具有比所述非热氧化物层的折射率大的折射率。
CN202110345976.2A 2020-03-31 2021-03-31 光学器件和制造光学器件的方法 Active CN113156583B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063002499P 2020-03-31 2020-03-31
US63/002,499 2020-03-31
US17/150,628 2021-01-15
US17/150,628 US11525957B2 (en) 2020-03-31 2021-01-15 Fabrication process control in optical devices

Publications (2)

Publication Number Publication Date
CN113156583A CN113156583A (zh) 2021-07-23
CN113156583B true CN113156583B (zh) 2023-11-03

Family

ID=76885668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110345976.2A Active CN113156583B (zh) 2020-03-31 2021-03-31 光学器件和制造光学器件的方法

Country Status (3)

Country Link
US (1) US20230105446A1 (zh)
CN (1) CN113156583B (zh)
TW (1) TWI768794B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114488394B (zh) * 2022-01-25 2024-02-13 中国科学院微电子研究所 一种氮化硅光栅耦合器及其制备方法、光器件
CN115064853A (zh) * 2022-05-22 2022-09-16 上海图灵智算量子科技有限公司 一种t形波导
CN115084815A (zh) * 2022-05-22 2022-09-20 上海图灵智算量子科技有限公司 一种制备t形波导的方法
US11971573B2 (en) 2022-06-06 2024-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer waveguide optical coupler
CN115343804B (zh) * 2022-08-29 2024-01-12 赛丽科技(苏州)有限公司 一种组合波导的制备方法及器件结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101915965A (zh) * 2010-08-23 2010-12-15 清华大学 光栅耦合器及其封装结构
CN102692682A (zh) * 2012-06-12 2012-09-26 中国科学院上海微系统与信息技术研究所 一种光栅耦合器及其制作方法
CN103688428A (zh) * 2011-03-30 2014-03-26 英特尔公司 高效绝缘体上硅光栅耦合器
US9274283B1 (en) * 2014-09-30 2016-03-01 Globalfoundries Inc. Silicon photonics alignment tolerant vertical grating couplers
EP3296783A1 (en) * 2016-09-15 2018-03-21 IMEC vzw Integrated photonics waveguide grating coupler

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8494315B2 (en) * 2009-12-17 2013-07-23 Alcatel Lucent Photonic integrated circuit having a waveguide-grating coupler
KR20120137839A (ko) * 2011-06-13 2012-12-24 삼성전자주식회사 광 통신부를 갖는 반도체 소자
KR20120137840A (ko) * 2011-06-13 2012-12-24 삼성전자주식회사 매립형 광 입출력 소자 및 그의 제조 방법
EP2769252A4 (en) * 2011-10-21 2015-12-02 Hewlett Packard Development Co DIFFRACTION NETWORK COUPLERS EQUIPPED WITH NON-UNIFORM DEEP GROWTH DIFFRACTION NETWORKS
WO2013062584A1 (en) * 2011-10-28 2013-05-02 Hewlett-Packard Development Company, L.P. Devices including a diamond layer
JP2016218132A (ja) * 2015-05-15 2016-12-22 ルネサスエレクトロニクス株式会社 半導体装置
TWI707168B (zh) * 2016-01-29 2020-10-11 台灣積體電路製造股份有限公司 整合式晶片及形成整合式介電質波導的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101915965A (zh) * 2010-08-23 2010-12-15 清华大学 光栅耦合器及其封装结构
CN103688428A (zh) * 2011-03-30 2014-03-26 英特尔公司 高效绝缘体上硅光栅耦合器
CN102692682A (zh) * 2012-06-12 2012-09-26 中国科学院上海微系统与信息技术研究所 一种光栅耦合器及其制作方法
US9274283B1 (en) * 2014-09-30 2016-03-01 Globalfoundries Inc. Silicon photonics alignment tolerant vertical grating couplers
EP3296783A1 (en) * 2016-09-15 2018-03-21 IMEC vzw Integrated photonics waveguide grating coupler

Also Published As

Publication number Publication date
US20230105446A1 (en) 2023-04-06
TW202139268A (zh) 2021-10-16
TWI768794B (zh) 2022-06-21
CN113156583A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
CN113156583B (zh) 光学器件和制造光学器件的方法
US11525957B2 (en) Fabrication process control in optical devices
JP6508543B2 (ja) 低損失モード変換器に関する逆テーパー型導波路
US7920770B2 (en) Reduction of substrate optical leakage in integrated photonic circuits through localized substrate removal
US7248773B2 (en) Method to trim and smooth high index contrast waveguide structures
US9568674B2 (en) Photonic device structure and method of manufacture
US7941023B2 (en) Ultra low-loss CMOS compatible silicon waveguides
JP2005208638A (ja) 低損失のシリコン導波路及びその製造方法
US10564353B2 (en) Waveguide transition structure and fabrication method
JP3998677B2 (ja) 半導体ウェハの製造方法
US7556992B2 (en) Method for forming vertical structures in a semiconductor device
WO2023155263A1 (zh) 浅沟槽隔离结构及其制备方法、半导体结构
US20090098702A1 (en) Method to Form CMOS Circuits Using Optimized Sidewalls
US20030000919A1 (en) Formation of a smooth surface on an optical component
US20240111096A1 (en) Hybrid edge couplers with voids
US20240142700A1 (en) Waveguide transitions for hybrid thin-silicon/iii-v photonics
WO2009096321A1 (ja) 細線導波路とリッジ導波路とを低損失に接続することができる光結合器
CN114428377B (zh) 与一个或多个气隙集成的光栅耦合器
CN220553009U (zh) 光子偏振分束器
TWI770610B (zh) 相移元件及其製作方法
CN117434648A (zh) 一种波导的制备方法
US20230324619A1 (en) Optical device and fabrication method thereof
KR20230115937A (ko) Soi 웨이퍼의 제조 방법 및 soi 접합 웨이퍼
CN117012640A (zh) 图形化方法及图形化的半导体结构
CN117233887A (zh) 光波导结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant