CN113156293A - 一种多通道时钟缓冲器测试系统及方法 - Google Patents

一种多通道时钟缓冲器测试系统及方法 Download PDF

Info

Publication number
CN113156293A
CN113156293A CN202110226234.8A CN202110226234A CN113156293A CN 113156293 A CN113156293 A CN 113156293A CN 202110226234 A CN202110226234 A CN 202110226234A CN 113156293 A CN113156293 A CN 113156293A
Authority
CN
China
Prior art keywords
clock
channel
relay
buffer
clock buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110226234.8A
Other languages
English (en)
Other versions
CN113156293B (zh
Inventor
郑彦锋
杨祎
苗俊涛
贾萃华
侯国志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Jijing Micro Semiconductor Co ltd
Original Assignee
Nanjing Jijing Micro Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Jijing Micro Semiconductor Co ltd filed Critical Nanjing Jijing Micro Semiconductor Co ltd
Priority to CN202110226234.8A priority Critical patent/CN113156293B/zh
Publication of CN113156293A publication Critical patent/CN113156293A/zh
Application granted granted Critical
Publication of CN113156293B publication Critical patent/CN113156293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种多通道时钟缓冲器测试系统及方法，所述系统包括微控制单元模块控制时钟源、继电器0、多通道时钟缓冲器、多个继电器单元、选择开关和测试仪器的协同工作；时钟源提供多通道时钟缓冲器所需要的时钟信号；继电器0切换时钟源中的时钟信号通道，多通道时钟缓冲器将时钟源输出信号经过继电器0扇出多组单端或差分时钟通道；巴伦单元将差分时钟信号转换为单端时钟信号；多个继电器单元切换单端时钟信号通道；选择开关切换时钟信号通道；测试仪器获取选择开关导通的时钟信号。本发明采用微控制单元模块控制各元件协同工作以实现自动化测试，同时保证未测通道通过电阻单元导通接地，避免反射干扰，提高测试的准确性。

Description

一种多通道时钟缓冲器测试系统及方法
技术领域
本发明涉及时钟缓冲器测试技术，尤其是一种多通道时钟缓冲器测试系统及方法。
背景技术
时钟缓冲器是一个专用的集成电路；在产品设计完成以后，需要对时钟缓冲器的核心性能指标抖动性能进行准确和快速的验证。
由于时钟缓冲器的附加抖动性能无法由仪器测出，因此需要设计一种验证测试平台进行准确的验证；同时由于时钟缓冲器通道数量较多，而通常测试仪器无法直接提供足够的通道个数来满足测试需求。
现有的采用分通道测试的方法，该方法是将接收的信号进行通道的分配，形成分通道信号，最后对分配的信号进行整合，进而获取测试结果，这种分通道方式将完整的信号进行分通道处理，目的是缓解信号处理过程出现延迟现象，而这种处理过程会增加新的问题，由于对完整信号进行分通道处理，进而形成新的干扰信号的汇入，不仅增加信号的处理负担，还给信号的处理增加了测试时间以及增加测试成本。
因此，如何保证测试结果的准确性和提高测试效率，降低测试成本，是本领域需要解决的核心问题。
发明内容
基于此，有必要针对上述技术问题，提供一种以保证测试结果的准确性和提高测试效率，降低测试成本的一种多通道时钟缓冲器测试系统及方法。
本发明技术方案如下：
一种多通道时钟缓冲器测试系统，所述系统包括：
微控制单元模块，用于控制时钟源、继电器0、多通道时钟缓冲器、多个继电器单元、选择开关和测试仪器的协同工作；
时钟源，用于提供多通道时钟缓冲器所需要的时钟信号；
继电器0，用于切换所述时钟源中的时钟信号通道；
多通道时钟缓冲器，用于将时钟源输出信号经过继电器0扇出多组单端或差分时钟通道，进而抑制干扰信号的介入；
巴伦单元，用于将差分时钟信号转换为单端时钟信号；
多个继电器单元，用于切换巴伦单元输出的单端时钟信号或多通道时钟缓冲器输出的单端时钟信号以及电阻单元通道；
选择开关，用于切换多个继电器单元输出的单端时钟信号、巴伦0单端输出时钟信号和继电器0切换的时钟信号通道；
测试仪器，用于获取所述选择开关导通的时钟信号，测试时钟信号的抖动性。
具体地，所述时钟源为单端或差分时钟源，所述时钟源输出频率为固定的或可控可变频率；所述固定频率时钟源用于测试固定频点的多路时钟扇出缓冲器的性能；所述可控可变频率时钟源用于测试多路时钟扇出缓冲器不同频率点的性能；
所述多个继电器单元与所述巴伦串接；
所述多通道时钟缓冲器包括多组与所述巴伦单元或所述多个继电器单元串接；
具体地，所述多个继电器单元为差分信号转单端信号，且包含中心抽头巴伦，所述多个继电器单元中中心抽头巴伦用于将差分时钟信号转换为单端时钟信号。
具体地，所述多通道时钟缓冲器为多通道时钟缓冲器，将时钟源信号扇出到多组单端或差分时钟通道；所述多通道时钟缓冲器的输入为单端或差分信号，输出为单端或差分信号；所述多通道时钟缓冲器将输入时钟源扇出为多组通道的时钟信号；所述电阻单元包括多组电阻；所述电阻为表贴或插件，且阻值为50欧姆，所述电阻单元与所述多个继电器单元输出端串接，所述电阻单元一端接多个继电器输出端，另一端接地；
所述选择开关为多通道选择开关，其通道之间隔离度小于-20dB。
具体地，所述时钟源输出端连接继电器0的输入端；当时钟源为可控时钟源时，其控制端接微控制单元模块；
所述多通道时钟缓冲器输入端连接继电器0的输出端，所述多通道时钟缓冲器差分输出端连接巴伦单元输入端，且不与巴伦单元中巴伦0连接；所述巴伦单元输出端连接多个继电器单元输入端，且巴伦单元中巴伦0与选择开关输入端连接。
具体的，所述巴伦单元的差分输入端与所述多通道时钟缓冲器输出端连接，所述巴伦0的差分输入端与所述继电器0输出端连接，所述巴伦单元的单端输出端与多个继电器单元的输入端连接；所述巴伦单元根据差分时钟信号的不同连接固定直流电压或接地。
具体的，当所述时钟源为单端信号，所述选择开关的输入端分别接继电器0和多个继电器单元的输出端，所述选择开关的输出端接测试仪器输入端，所述选择开关和测试仪器控制端均接微控制单元模块；当时钟源为差分信号时，所述选择开关的输入端接巴伦单元中巴伦0的输出端和多个继电器单元的输出端，所述选择开关的输出端接测试仪器的输入端。
还提供一种多通道时钟缓冲器测试方法，所述方法包括：
微控制单元模块控制时钟源输出要测的频率点，同时还控制继电器0的导通、多通道时钟缓冲器、多个继电器单元、选择开关通道以及测试仪器；所述微控制单元模块根据时钟源的抖动获取测试仪器测试数据；
所述微控制单元模块控制继电器0导通到多通道时钟缓冲器，同时控制多通道时钟缓冲器和多个继电器单元经过选择开关导通到测试仪，其次，再控制多个继电器单元导通到电阻单元；
当继电器0为单端进、单端输出时：在需要测试时钟源的抖动输入时，切换时钟源通路经选择开关到测试仪器；
在需要测试多通道时钟缓冲器抖动时，切换时钟源通路到多通道时钟缓冲器，经多个继电器单元及选择开关到测试仪器。
当继电器0为差分进、单端输出时：在需要测试时钟源的抖动输入时，切换时钟源通路经巴伦单元中的巴伦1及选择开关到测试仪器；
在需要测试多通道时钟缓冲器抖动时，切换时钟源通路到多通道时钟缓冲器，经巴伦单元、多个继电器单元及选择开关到测试仪器；
所述测试仪器获取时钟信号，所述测试仪器根据输入仪器的时钟信号检测芯片的抖动值；
最后，微控制单元模块获取测试仪器测试时的抖动；
其中，所述多通道时钟缓冲器各通道的附加抖动计算方式，表达方式如下：
Figure BDA0002956383680000031
式中，Jrms，add表示附加抖动值；
Figure BDA0002956383680000032
表示输出抖动值；
Figure BDA0002956383680000033
表示输入抖动值；
进一步重复以上测试方法，完成对所述多通道时钟缓冲器包含的多通道进行抖动计算。
还提供一种多通道时钟缓冲器测试设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述的一种多通道时钟缓冲器测试方法的步骤。
还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机，所述计算机程序被处理器执行时实现上述的一种多通道时钟缓冲器测试方法的步骤。
有益效果：本发明设计一种多通道时钟缓冲器测试系统及方法，首先通过继电器0的切换对时钟源发送的进行分配，当继电器0为单端进、单端输出时，从而通过选择开关或多通道时钟缓冲器进行时钟信号的传输；当继电器0为差分进、差分出时，从而通过巴伦单元中的巴伦0或多通道缓冲器进行时钟信号的传输；进而利用巴伦0来满足差分进和单端输出的转换，以及利用多通道缓冲器来满足差分进和差分出输出的转换；进而通过巴伦0和多通道缓冲器配合完成不同信号的输出；其次多通道缓冲器可以使输出信号不出现干扰现象，减少传输信号出现偏置，另外利用多个继电器单元可以自动切换不同的测试通道，同时通过电阻单元导通到地，避免反射干扰，保证测试的准确性，多通道缓冲器通过多通道的信号处理，降低处理中出现延时现象以及信号的处理负担，其次利用继电器0和多个继电器单元的切换，满足不同路径下时钟源信号的切换和对多通道缓冲器输出时钟源信号的保护。
附图说明
图1为一个实施例中一种多通道时钟缓冲器测试系统的示意图。
图2为一个实施例中一种多通道时钟缓冲器测试方法的应用场景图。
图3为一个实施例中一种多通道时钟缓冲器测试系统的多通道时钟缓冲器差分进，差分出示意图。
图4为一个实施例中一种多通道时钟缓冲器测试系统的继电器0差分进，单端输出示意图。
图5为一个实施例中一种多通道时钟缓冲器测试系统的继电器0单端进，单端输出示意图。
图6为一个多通道时钟缓冲器测试系统的巴伦电路结构示意图。
图7为一个实施例中计算机设备的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明；应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
本申请实施例提供的一种多通道时钟缓冲器测试方法，可以应用于如图2所示的应用环境中；其中，所述多通道时钟缓冲器测试装置1001设置在测试仪器1002的起始端，所述多通道时钟缓冲器测试装置1001通过测试仪器1002来测试时钟源的抖动；
所述多通道时钟缓冲器测试装置1001首先通过微控制单元模块控制时钟源输出要测的频率点，同时在控制继电器0导通可控信号源和测试仪器，使测试仪器测试时钟源的抖动；在控制继电器0导通到多通道时钟缓冲器，同时控制多通道时钟缓冲器打开，控制所述多通道时钟缓冲器中通道1和多个继电器单元中继电器1导通到测试仪器，其次，再控制多个继电器单元中继电器1导通到电阻单元中的电阻R1。
另外，所述多通道时钟缓冲器测试装置1001为测试仪器调整和抖动计算期间，可获取测试仪器测试的时钟源的抖动，且可控制继电器0导通到所述多通道时钟缓冲器，同时控制时钟缓冲器打开，控制通道1继电器1导通到测试仪器，控制多个继电器单元导通。
其次，当所述时钟源为单端信号时，选择开关的输入端分别接继电器0及多个继电器单元的输出端，选择开关的输出端接测试仪器输入端，选择开关控制端接微控制单元模块；当时钟源为差分信号时，选择开关的输入端接巴伦单元中巴伦0的输出端和多个继电器单元的输出端，选择开关输出端接测试仪器的输入端。
在一个实施例中，如图1所示，一种多通道时钟缓冲器测试系统，所述系统包括：
微控制单元模块，用于控制时钟源、继电器0、多通道时钟缓冲器、多个继电器单元、选择开关和测试仪器的协同工作；
时钟源，用于提供多通道时钟缓冲器所需要的时钟信号；
继电器0，用于切换所述时钟源中的时钟信号通道，
多通道时钟缓冲器，用于将时钟源输出信号经过继电器0扇出多组单端或差分时钟通道；
巴伦单元，用于将差分时钟信号转换为单端时钟信号；
多个继电器单元，用于切换巴伦单元输出的单端时钟信号或多通道时钟缓冲器输出的单端时钟信号以及电阻单元通道，进而抑制干扰信号的介入；
选择开关，用于切换多个继电器单元输出的单端时钟信号、巴伦0单端输出时钟信号和继电器0切换的时钟信号通道；
测试仪器，用于获取所述选择开关导通的时钟信号，测试时钟信号的抖动性。
在一个实施例中，如图3所示，所述时钟源为单端或差分时钟源，所述时钟源输出频率为固定的或可控可变频率；所述固定频率时钟源用于测试固定频点的多路时钟扇出缓冲器的性能；所述可控可变频率时钟源用于测试多路时钟扇出缓冲器不同频率点的性能；
所述多个继电器单元与所述巴伦串接；
所述多通道时钟缓冲器包括多组与所述巴伦单元或所述多个继电器单元串接；
在一个实施例中，所述多个继电器单元为差分信号转单端信号，且包含中心抽头巴伦，所述多个继电器单元中中心抽头巴伦用于将差分时钟信号转换为单端时钟信号。
在一个实施例中，所述多通道时钟缓冲器为多通道时钟缓冲器，将时钟源信号扇出到多组单端或差分时钟通道；所述多通道时钟缓冲器的输入为单端或差分信号，输出为单端或差分信号；所述多通道时钟缓冲器将输入时钟源扇出为多组通道的时钟信号；
所述电阻单元包括多组电阻；所述电阻为表贴或插件，且阻值为50欧姆，所述电阻单元与所述多个继电器单元输出端串接，所述电阻单元一端接多个继电器输出端，另一端接地；
所述选择开关为多通道选择开关，其通道之间隔离度小于-20dB。
在一个实施例中，如图4所示，所述时钟源输出端连接继电器0的输入端；当时钟源为可控时钟源时，其控制端接微控制单元模块；
所述多通道时钟缓冲器输入端连接继电器0的输出端，所述多通道时钟缓冲器差分输出端连接巴伦单元输入端，且不与巴伦单元中巴伦0连接；所述巴伦单元输出端连接多个继电器单元输入端，且巴伦单元中巴伦0与选择开关输入端连接。
在一个实施例中，如图6所示，所述巴伦单元的差分输入端与所述多通道时钟缓冲器输出端连接，所述巴伦0的差分输入端与所述继电器0输出端连接，所述巴伦单元的单端输出端与多个继电器单元的输入端连接；所述巴伦单元根据差分时钟信号的不同连接固定直流电压或接地。
在一个实施例中，当所述时钟源为单端信号，所述选择开关的输入端分别接继电器0和多个继电器单元的输出端，所述选择开关的输出端接测试仪器输入端，所述选择开关和测试仪器控制端均接微控制单元模块；当时钟源为差分信号时，所述选择开关的输入端接巴伦单元中巴伦0的输出端和多个继电器单元的输出端，所述选择开关的输出端接测试仪器的输入端；
具体地，所述选择开关和继电器0及多个继电器单元相连测试仪器，用于选择测试仪器测试的时钟信号通路。
在一个实施例中，如图5所示，一种多通道时钟缓冲器测试方法，所述测试方法包括：
微控制单元模块控制时钟源输出要测的频率点，同时还控制继电器0的导通、多通道时钟缓冲器、多个继电器单元、选择开关通道以及测试仪器；所述微控制单元模块根据时钟源的抖动获取测试仪器测试数据；
所述微控制单元模块控制继电器0导通到多通道时钟缓冲器，同时控制多通道时钟缓冲器和多个继电器单元经过选择开关导通到测试仪，其次，再控制多个继电器单元导通到电阻单元；
当继电器0为单端进、单端输出时：在需要测试时钟源的抖动输入时，切换时钟源通路经选择开关到测试仪器；
在需要测试多通道时钟缓冲器抖动时，切换时钟源通路到多通道时钟缓冲器，经多个继电器单元及选择开关到测试仪器。
当继电器0为差分进、单端输出时：在需要测试时钟源的抖动输入时，切换时钟源通路经巴伦单元中的巴伦1及选择开关到测试仪器；
在需要测试多通道时钟缓冲器抖动时，切换时钟源通路到多通道时钟缓冲器，经巴伦单元、多个继电器单元及选择开关到测试仪器；
所述测试仪器获取时钟信号，所述测试仪器根据输入仪器的时钟信号检测芯片的抖动值；
最后，微控制单元模块获取测试仪器测试时的抖动；
其中，所述多通道时钟缓冲器各通道的附加抖动计算方式，表达方式如下：
Figure BDA0002956383680000071
式中，Jrms，add表示附加抖动值；
Figure BDA0002956383680000072
表示输出抖动值；
Figure BDA0002956383680000073
表示输入抖动值；
进一步重复以上测试方法，完成对所述多通道时钟缓冲器包含的多通道进行抖动计算。
在一个实施例中，提供一种多通道时钟缓冲器测试设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述的一种多通道时钟缓冲器测试方法的步骤。
在一个实施例中，提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机，所述计算机程序被处理器执行时实现上述的一种多通道时钟缓冲器测试方法的步骤。
在一个实施例中，如图7所示，一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机，所述计算机程序被处理器执行时实现上述所述基于云计算和区块链技术的环保在线监测方法的步骤。
在一个实施例中，所述计算机程序被处理器执行时实现以下步骤：微控制单元模块获取测试仪器测试的时钟源的抖动；以及控制时钟源输出要测的频率点，控制继电器0导通到多通道时钟缓冲器，同时控制多通道时钟缓冲器打开，控制通道1继电器1导通到测试仪器，控制多个继电器单元导通到电阻单元；然后获取测试仪器测试此时的抖动信号数据。
具体地，所述继电器0分别与所述时钟源和所述多通道时钟缓冲器，所述巴伦单元中的巴伦0连接，用于根据在测试源的抖动输入值和经过时钟缓冲器后的抖动输出值之间的切换；所述巴伦0和所述选择开关相连接，用于将时钟源的差分时钟信号转换为单端时钟信号；所述多通道时钟缓冲器中通道1与巴伦单元中巴伦1相连，用于将时钟缓冲器输出的差分时钟信号转换为单端时钟信号；所述多个继电器单元中继电器1分别和所述巴伦单元中巴伦1或多通道时钟缓冲器中通道1、所述电阻单元中电阻R1及所述选择开关相连，选择开关用于选择时钟信号导通到测试仪器。
在一个实施例中，当输入时钟源输出为单端时钟信号，所述继电器0为单刀双掷开关；所述继电器0输出两端一端与所述选择开关相连接，另一端连接多通道时钟缓冲器的输入端；如果输入时钟源输出为差分时钟信号，所述继电器0为双刀双掷开关；所述继电器0输出端一端与巴伦单元中的巴伦0相连，通过巴伦0输出端连接到选择开关输入端；另一端与多通道时钟缓冲器的输入端相连。
在一个实施例中，所述多通道时钟缓冲器的输入端为差分输入时钟信号或单端输入时钟信号；所述多通道时钟缓冲器的输出端可以为差分时钟信号输出或单端时钟信号输出；
当所述多通道时钟缓冲器的输出端为差分时钟信号输出，所述多通道时钟缓冲器的输出端连接巴伦单元，且不与巴伦单元中巴伦0连接；所述巴伦单元将差分时钟信号转换给单端时钟信号；所述巴伦单元包含中心抽头的巴伦；所述巴伦单元的中心抽头电压根据差分时钟信号格式调整；所述巴伦单元的单端输出端接多个继电器单元的输入端；且不与巴伦单元中巴伦0连接。
在一个实施例中，所述多个继电器单元为单刀双掷继电器，继电器的输出端一个端口接选择开关，另一端通过电阻单元接地；所述多个继电器单元在连接的通路不处于测试状态时，通过电阻单元耦合导地，降低不测试通道对测试通道的性能影响。
具体地，所述电阻单元一端接多个继电器单元的一个输出端，另一端接地；所述选择开关用于选择测试的时钟信号通路，包括时钟源通路以及多通道时钟缓冲器的不同通路；所述选择开关的输出端接测试仪器，所述测试仪器主要是为了测试时钟信号的抖动性，所述测试仪器性能能满足测试时钟源的最小抖动指标，以保证测试的准确性。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。
其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。
非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。
易失性存储器可包括随机存取存储器(RAM)或外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种多通道时钟缓冲器测试系统，其特征在于，所述系统包括：
微控制单元模块，用于控制时钟源、继电器0、多通道时钟缓冲器、多个继电器单元、选择开关和测试仪器的协同工作；
时钟源，用于提供多通道时钟缓冲器所需要的时钟信号；
继电器0，用于切换所述时钟源中的时钟信号通道，
多通道时钟缓冲器，用于将时钟源输出信号经过继电器0扇出多组单端或差分时钟通道，进而抑制干扰信号的介入；
巴伦单元，用于将差分时钟信号转换为单端时钟信号；
多个继电器单元，用于切换巴伦单元输出的单端时钟信号或多通道时钟缓冲器输出的单端时钟信号以及电阻单元通道；
选择开关，用于切换多个继电器单元输出的单端时钟信号、巴伦0单端输出时钟信号和继电器0切换的时钟信号通道；
测试仪器，用于获取所述选择开关导通的时钟信号，测试时钟信号的抖动性。
2.根据权利要求1所述的一种多通道时钟缓冲器测试系统，其特征在于，所述时钟源为单端或差分时钟源，所述时钟源输出频率为固定的或可控可变频率；所述固定频率时钟源用于测试固定频点的多路时钟扇出缓冲器的性能；所述可控可变频率时钟源用于测试多路时钟扇出缓冲器不同频率点的性能；
所述多个继电器单元与所述巴伦或所述多通道时钟缓冲器串接的继电器；
所述多通道时钟缓冲器包括多组与所述巴伦单元或所述多个继电器单元串接。
3.根据权利要求1所述的一种多通道时钟缓冲器测试系统，其特征在于，所述多个继电器单元为差分信号转单端信号，且包含中心抽头巴伦，所述多个继电器单元中中心抽头巴伦用于将差分时钟信号转换为单端时钟信号。
4.根据权利要求1所述的一种多通道时钟缓冲器测试系统，其特征在于，所述多通道时钟缓冲器为多通道时钟缓冲器，将时钟源信号扇出到多组单端或差分时钟通道；所述多通道时钟缓冲器的输入为单端或差分信号，输出为单端或差分信号；所述多通道时钟缓冲器将输入时钟源扇出为多组通道的时钟信号；
所述电阻单元包括多组电阻；所述电阻为表贴或插件，且阻值为50欧姆，所述电阻单元与所述多个继电器单元输出端串接，所述电阻单元一端接多个继电器输出端，另一端接地；
所述选择开关为多通道选择开关，其通道之间隔离度小于-20dB。
5.根据权利要求1所述的一种多通道时钟缓冲器测试系统，其特征在于，所述时钟源输出端连接继电器0的输入端；当时钟源为可控时钟源时，其控制端接微控制单元模块；
所述多通道时钟缓冲器输入端连接继电器0的输出端，所述多通道时钟缓冲器差分输出端连接巴伦单元输入端，且不与巴伦单元中巴伦0连接；所述巴伦单元输出端连接多个继电器单元输入端，且巴伦单元中巴伦0与选择开关输入端连接。
6.根据权利要求1所述的一种多通道时钟缓冲器测试系统，其特征在于，所述所述巴伦单元的差分输入端与所述多通道时钟缓冲器输出端连接，所述巴伦0的差分输入端与所述继电器0输出端连接，所述巴伦单元的单端输出端与多个继电器单元的输入端连接；所述巴伦单元根据差分时钟信号的不同连接固定直流电压或接地。
7.根据权利要求1所述的一种多通道时钟缓冲器测试系统，其特征在于，当所述时钟源为单端信号，所述选择开关的输入端分别接继电器0和多个继电器单元的输出端，所述选择开关的输出端接测试仪器输入端，所述选择开关和测试仪器控制端均接微控制单元模块；当时钟源为差分信号时，所述选择开关的输入端接巴伦单元中巴伦0的输出端和多个继电器单元的输出端，所述选择开关的输出端接测试仪器的输入端。
8.一种多通道时钟缓冲器测试方法，其特征在于，所述方法包括：
微控制单元模块控制时钟源输出要测的频率点，同时还控制继电器0的导通、多通道时钟缓冲器、多个继电器单元、选择开关通道以及测试仪器；所述微控制单元模块根据时钟源的抖动获取测试仪器的测试数据；
所述微控制单元模块控制继电器0导通到多通道时钟缓冲器，同时控制多通道时钟缓冲器和多个继电器单元经过选择开关导通到测试仪，其次，再控制多个继电器单元导通到电阻单元；
当继电器0为单端进、单端输出时：在需要测试时钟源的抖动输入时，切换时钟源通路经选择开关到测试仪器；
在需要测试多通道时钟缓冲器抖动时，切换时钟源通路到多通道时钟缓冲器，经多个继电器单元及选择开关到测试仪器；
当继电器0为差分进、单端输出时：在需要测试时钟源的抖动输入时，切换时钟源通路经巴伦单元中的巴伦1及选择开关到测试仪器；
在需要测试多通道时钟缓冲器抖动时，切换时钟源通路到多通道时钟缓冲器，经巴伦单元、多个继电器单元及选择开关到测试仪器；
所述测试仪器获取时钟信号，所述测试仪器根据输入仪器的时钟信号检测芯片的抖动值；
最后，微控制单元模块获取测试仪器测试时的抖动；
其中，所述多通道时钟缓冲器各通道的附加抖动计算方式，表达方式如下：
Figure FDA0002956383670000031
式中，Jrms，add表示附加抖动值；
Figure FDA0002956383670000032
表示输出抖动值；
Figure FDA0002956383670000033
表示输入抖动值；
进一步重复以上测试方法，完成对所述多通道时钟缓冲器包含的多通道进行抖动计算。
9.一种多通道时钟缓冲器测试设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求8的一种多通道时钟缓冲器测试方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机，所述计算机程序被处理器执行时实现权利要求8的一种多通道时钟缓冲器测试方法的步骤。
CN202110226234.8A 2021-03-01 2021-03-01 一种多通道时钟缓冲器测试系统及方法 Active CN113156293B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110226234.8A CN113156293B (zh) 2021-03-01 2021-03-01 一种多通道时钟缓冲器测试系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110226234.8A CN113156293B (zh) 2021-03-01 2021-03-01 一种多通道时钟缓冲器测试系统及方法

Publications (2)

Publication Number Publication Date
CN113156293A true CN113156293A (zh) 2021-07-23
CN113156293B CN113156293B (zh) 2023-01-06

Family

ID=76883952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110226234.8A Active CN113156293B (zh) 2021-03-01 2021-03-01 一种多通道时钟缓冲器测试系统及方法

Country Status (1)

Country Link
CN (1) CN113156293B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115412106A (zh) * 2022-07-12 2022-11-29 北京中科睿谱科技有限公司 一种多通道高隔离度差分开关矩阵电路

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1509518A (zh) * 2001-05-14 2004-06-30 索尼电脑娱乐公司 用于分配一个时钟信号的设备/方法
US20060288320A1 (en) * 2005-06-06 2006-12-21 Rajeev Murgai Estimating Jitter In A Clock Tree Of A Circuit And Synthesizing A Jitter-Aware And Skew-Aware Clock Tree
US20080250367A1 (en) * 2007-04-03 2008-10-09 Faraydon Pakbaz Method, Apparatus And Computer Program Product For Controlling Jitter Or The Effects Of Jitter In Integrated Circuitry
US20090270062A1 (en) * 2008-04-23 2009-10-29 Fenghao Mu Passive Miser and Four-Phase Clocking Method and Apparatus
CN101604968A (zh) * 2009-05-21 2009-12-16 北京大学深圳研究生院 一种通道可扩展多相位高性能时钟设计方法及系统
CN105162543A (zh) * 2015-08-17 2015-12-16 华北水利水电大学 一种用于sdh时钟抖动测试的装置及方法
CN107168458A (zh) * 2017-06-07 2017-09-15 苏州瑞迈斯医疗科技有限公司 一种用于数字化pet探测器的时钟分配装置
CN107589367A (zh) * 2016-07-08 2018-01-16 三星电子株式会社 时钟抖动测量电路和方法及包括该电路的半导体装置
CN109387776A (zh) * 2017-08-03 2019-02-26 三星电子株式会社 测量时钟抖动的方法、时钟抖动测量电路和半导体装置
CN110417503A (zh) * 2019-07-31 2019-11-05 锐捷网络股份有限公司 一种用于测试时钟网络延时的方法及数字通信设备
CN111786768A (zh) * 2020-07-10 2020-10-16 中国电子科技集团公司第十四研究所 一种多通道并行测试校准方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1509518A (zh) * 2001-05-14 2004-06-30 索尼电脑娱乐公司 用于分配一个时钟信号的设备/方法
US20060288320A1 (en) * 2005-06-06 2006-12-21 Rajeev Murgai Estimating Jitter In A Clock Tree Of A Circuit And Synthesizing A Jitter-Aware And Skew-Aware Clock Tree
US20080250367A1 (en) * 2007-04-03 2008-10-09 Faraydon Pakbaz Method, Apparatus And Computer Program Product For Controlling Jitter Or The Effects Of Jitter In Integrated Circuitry
US20090270062A1 (en) * 2008-04-23 2009-10-29 Fenghao Mu Passive Miser and Four-Phase Clocking Method and Apparatus
CN101604968A (zh) * 2009-05-21 2009-12-16 北京大学深圳研究生院 一种通道可扩展多相位高性能时钟设计方法及系统
CN105162543A (zh) * 2015-08-17 2015-12-16 华北水利水电大学 一种用于sdh时钟抖动测试的装置及方法
CN107589367A (zh) * 2016-07-08 2018-01-16 三星电子株式会社 时钟抖动测量电路和方法及包括该电路的半导体装置
CN107168458A (zh) * 2017-06-07 2017-09-15 苏州瑞迈斯医疗科技有限公司 一种用于数字化pet探测器的时钟分配装置
CN109387776A (zh) * 2017-08-03 2019-02-26 三星电子株式会社 测量时钟抖动的方法、时钟抖动测量电路和半导体装置
CN110417503A (zh) * 2019-07-31 2019-11-05 锐捷网络股份有限公司 一种用于测试时钟网络延时的方法及数字通信设备
CN111786768A (zh) * 2020-07-10 2020-10-16 中国电子科技集团公司第十四研究所 一种多通道并行测试校准方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
FRAN BOUDREAU: "对时钟缓冲器数据手册中附加抖动性能的理解", 《今日电子》 *
李欣未等: "基于数据转换跟踪环的时钟抖动测试算法", 《计算机工程》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115412106A (zh) * 2022-07-12 2022-11-29 北京中科睿谱科技有限公司 一种多通道高隔离度差分开关矩阵电路

Also Published As

Publication number Publication date
CN113156293B (zh) 2023-01-06

Similar Documents

Publication Publication Date Title
CN110286347B (zh) 电子校准件以及校准系统、方法、装置和存储介质
WO2001079863A3 (en) Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester
CN113156293B (zh) 一种多通道时钟缓冲器测试系统及方法
US20160065183A1 (en) One-Shot Circuit
CN106896318A (zh) 直接数字频率合成器电路动态参数测试系统及方法
EP3176591B1 (en) Measurement apparatus
US8183893B2 (en) Driver comparator circuit
CN116953495A (zh) 一种组合电路延迟测试方法及其系统
JP2008506289A (ja) 差動データバスのための受信装置
CN107506540B (zh) 一种混合模型信号完整性仿真方法
JP2005321417A (ja) テストセットおよび測定システム
CN113612554B (zh) 一种均衡器参数的测试装置和测试方法
US6356852B1 (en) Multi-port programmable tester
WO2007069646A1 (ja) 試験装置、及びピンエレクトロニクスカード
CN106803776B (zh) 射频前端测试装置以及射频前端测试方法
DE602004019651D1 (de) System und verfahren für optimierten test und konfigurationsdurchsatz elektronischer schaltungen
CN209858645U (zh) 基于散射参数级联的数据采集系统
JP5024146B2 (ja) タイミング校正機能を具備した半導体試験装置
US20090251153A1 (en) Mimo tester
CN113422621A (zh) 一种线缆的线损测量装置和方法
US7285974B2 (en) Large scale integrated circuit
KR20190048648A (ko) Ｃａｎ 신호 분배 장치 및 이를 구비한 ｃａｎ 통신 시뮬레이션 장치
CN111965392A (zh) 测试系统及其操作方法
CN216351051U (zh) 一种串口芯片测试系统的验证电路
CN116224043B (zh) 芯片均压测试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant