CN113141726B - 一种具有局部加厚镀层电路板的制作方法 - Google Patents
一种具有局部加厚镀层电路板的制作方法 Download PDFInfo
- Publication number
- CN113141726B CN113141726B CN202110287540.2A CN202110287540A CN113141726B CN 113141726 B CN113141726 B CN 113141726B CN 202110287540 A CN202110287540 A CN 202110287540A CN 113141726 B CN113141726 B CN 113141726B
- Authority
- CN
- China
- Prior art keywords
- thickened
- circuit area
- film
- dry film
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
本发明公开了一种具有局部加厚镀层电路板的制作方法，包括以下步骤：S1发料、S2钻孔、S3一次电镀：对基板进行电镀，基板表面形成普通铜箔层，通孔内形成金属化孔、S4一次干膜、S5一次蚀刻、S6一次去膜、S7一次防焊、S8二次干膜、S9二次电镀、S10二次去膜、S11三次干膜、S12二次蚀刻、S13三次去膜、S14二次防焊。本发明的电路板制作方法，能够制作出具有局部加厚镀层的电路板，通过在电路板上设定出加厚线路区域，在加厚线路区域位置增加了二次电镀工序，使该位置形成厚度较大的铜箔层，满足了电路板上部分位置高功率传输的需求，并降低了成本。
Description
技术领域
本发明涉及电路板加工技术领域，具体涉及一种具有局部加厚镀层电路板的制作方法。
背景技术
电路板，又称印刷电路板，是电子元器件电气连接的提供者。它的发展已有100多年的历史了，其设计主要是版图设计，采用电路板的主要优点是大大减少布线和装配的差错，提高了自动化水平和生产劳动率。印制电路板按照线路板层数可分为单面板、双面板、四层板、六层板以及其他多层电路板。
电路板的制作方法通常包括电镀、干膜、蚀刻、去膜、防焊，该方法通常适用于普通的具有相同厚度铜箔层的电路板制作，然而，部分厂商要求在电路板上设定高功率区域，而常规的手段是在电镀过程中提高整个铜箔层的厚度，成本较高，存在较大的缺陷。
发明内容
针对以上问题，本发明提供一种具有局部加厚镀层电路板的制作方法，在电路板上设定出加厚线路区域，在加厚线路区域位置增加了二次电镀工序，使该位置形成厚度较大的铜箔层，满足了电路板上部分位置高功率传输的需求，并降低了成本。
为实现上述目的，本发明通过以下技术方案来解决：
一种具有局部加厚镀层电路板的制作方法，包括以下步骤：
S1发料：准备基板，在基板上设计出线路区域、非线路区域，线路区域包括加厚线路区域和非加厚线路区域；
S2钻孔：对基板进行钻孔，形成通孔；
S3一次电镀：对基板进行电镀，基板表面形成普通铜箔层，通孔内形成金属化孔；
S4一次干膜：对基板进行压膜、曝光、显影，非线路区域裸露出铜箔，线路区域表面覆盖一层干膜；
S5一次蚀刻：通过蚀刻液将裸露的铜箔蚀刻掉；
S6一次去膜：用退膜液将干膜去除；
S7一次防焊：在非加厚线路区域的非焊盘位置上端印刷防焊油墨；
S8二次干膜：对基板进行压膜、曝光、显影，加厚线路区域裸露出铜箔，非加厚线路区域覆盖一层干膜；
S9二次电镀：在加厚线路区域的铜箔表面镀上一层加厚铜箔层；
S10二次去膜：用退膜液将干膜去除；
S11三次干膜：对加厚线路区域进行压膜、曝光、显影，加厚线路区域的非线路部分裸露出铜箔，加厚线路区域的线路部分覆盖一层干膜；
S12二次蚀刻：通过蚀刻液将加厚线路区域的非线路部分铜箔蚀刻掉；
S13三次去膜：用退膜液将干膜去除；
S14二次防焊：在加厚线路区域的非焊盘位置上端印刷防焊油墨。
具体的，步骤S7一次防焊完成后，还需要对基板进行抽真空，提高防焊油墨形成膜层的平整度。
具体的，步骤S8二次干膜中，需要压三层干膜，完成干膜前处理后进行压入第一层干膜，冷却后撕掉第一层干膜表面的薄膜，直接压入第二层干膜，撕掉二层干膜表面的薄膜，直接压入第三层干膜。
具体的，所述干膜前处理为利用刷磨轮或火山灰研磨非加厚线路区域的普通铜箔表面。
具体的，步骤S3一次电镀的电镀过程中，电流密度为18ASF，电镀时间为180min，所形成的普通铜箔层厚度为105μm。
具体的，步骤S9二次电镀的电镀过程中，电流密度为11ASF，电镀时间为240min，所形成的加厚铜箔层厚度为210μm。
具体的，所述加厚线路区域的线路拐角位置均为R角结构。
本发明的有益效果是：
1.本发明的电路板制作方法，基板经过钻孔、一次电镀、一次干膜、一次蚀刻、一次去膜、一次防焊、二次干膜、二次电镀、二次去膜、三次干膜、二次蚀刻、三次去膜、二次防焊后，能够制作出具有局部加厚镀层的电路板，通过在电路板上设定出加厚线路区域，在加厚线路区域位置增加了二次电镀工序，使该位置形成厚度较大的铜箔层，满足了电路板上部分位置高功率传输的需求，并降低了成本；
2.调整了步骤S9二次电镀的电镀过程中的电镀条件，降低了电流密度，提高了电镀时间，能够避免出现加厚线路区域电镀过程中烧板的现象；
3.常规的线路拐角位置通常为直角，在电镀厚铜过程中，极易出现线路拐角位置翘起的现象，导致铜镀层与基板分离，本申请将加厚线路区域的线路拐角位置设计成R角结构，能避免厚铜镀层出现翘起的现象，提高了电路板的良率。
附图说明
图1为经过步骤S9二次电镀后基板上端面的结构示意图。
图2为加厚线路区域的结构示意图。
图3为图2中A部分的放大图。
附图标记为：加厚线路区域1、线路拐角位置2。
具体实施方式
下面结合实施例和附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。
对比例1
一种具有局部加厚镀层电路板的制作方法，包括以下步骤：
S1发料：准备基板，在基板上设计出线路区域、非线路区域，线路区域包括加厚线路区域和非加厚线路区域，加厚线路区域的线路拐角位置均为直角结构；
S2钻孔：对基板进行钻孔，形成通孔；
S3一次电镀：对基板进行电镀，电流密度为18ASF，电镀时间为180min，基板表面形成厚度为105μm的普通铜箔层，通孔内形成金属化孔；
S4一次干膜：对基板进行压膜、曝光、显影，非线路区域裸露出铜箔，线路区域表面覆盖一层干膜；
S5一次蚀刻：通过蚀刻液将裸露的铜箔蚀刻掉；
S6一次去膜：用退膜液将干膜去除；
S7一次防焊：在非加厚线路区域的非焊盘位置上端印刷防焊油墨，将基板置于真空装置中，对基板进行抽真空，除去防焊油墨膜层内的气泡，提高防焊油墨形成膜层的平整度；
S8二次干膜：利用刷磨轮研磨非加厚线路区域的普通铜箔表面，在基板上压入第一层干膜，冷却后撕掉第一层干膜表面的薄膜，直接压入第二层干膜，撕掉二层干膜表面的薄膜，直接压入第三层干膜，然后经过曝光、显影后，加厚线路区域裸露出铜箔，非加厚线路区域覆盖一层干膜；
S9二次电镀：在加厚线路区域的铜箔表面镀上一层厚度为210μm的加厚铜箔层，电镀过程中所使用的电流密度为11ASF，电镀时间为240min；
S10二次去膜：用退膜液将干膜去除；
S11三次干膜：对加厚线路区域进行压膜、曝光、显影，加厚线路区域的非线路部分裸露出铜箔，加厚线路区域的线路部分覆盖一层干膜；
S12二次蚀刻：通过蚀刻液将加厚线路区域的非线路部分铜箔蚀刻掉；
S13三次去膜：用退膜液将干膜去除；
S14二次防焊：在加厚线路区域的非焊盘位置上端印刷防焊油墨。
测试：对电路板的进行AOI测试，测试结果记录如下表1。
对比例2
一种具有局部加厚镀层电路板的制作方法，包括以下步骤：
S1发料：准备基板，在基板上设计出线路区域、非线路区域，线路区域包括加厚线路区域和非加厚线路区域，加厚线路区域的线路拐角位置均为R角结构；
S2钻孔：对基板进行钻孔，形成通孔；
S3一次电镀：对基板进行电镀，电流密度为18ASF，电镀时间为180min，基板表面形成厚度为105μm的普通铜箔层，通孔内形成金属化孔；
S4一次干膜：对基板进行压膜、曝光、显影，非线路区域裸露出铜箔，线路区域表面覆盖一层干膜；
S5一次蚀刻：通过蚀刻液将裸露的铜箔蚀刻掉；
S6一次去膜：用退膜液将干膜去除；
S7一次防焊：在非加厚线路区域的非焊盘位置上端印刷防焊油墨，将基板置于真空装置中，对基板进行抽真空，除去防焊油墨膜层内的气泡，提高防焊油墨形成膜层的平整度；
S8二次干膜：利用刷磨轮研磨非加厚线路区域的普通铜箔表面，在基板上压入第一层干膜，冷却后撕掉第一层干膜表面的薄膜，直接压入第二层干膜，撕掉二层干膜表面的薄膜，直接压入第三层干膜，然后经过曝光、显影后，加厚线路区域裸露出铜箔，非加厚线路区域覆盖一层干膜；
S9二次电镀：在加厚线路区域的铜箔表面镀上一层厚度为210μm的加厚铜箔层，电镀过程中所使用的电流密度为18ASF，电镀时间为180min；
S10二次去膜：用退膜液将干膜去除；
S11三次干膜：对加厚线路区域进行压膜、曝光、显影，加厚线路区域的非线路部分裸露出铜箔，加厚线路区域的线路部分覆盖一层干膜；
S12二次蚀刻：通过蚀刻液将加厚线路区域的非线路部分铜箔蚀刻掉；
S13三次去膜：用退膜液将干膜去除；
S14二次防焊：在加厚线路区域的非焊盘位置上端印刷防焊油墨。
测试：对电路板的进行AOI测试，测试结果记录如下表1。
对比例3
一种具有局部加厚镀层电路板的制作方法，包括以下步骤：
S1发料：准备基板，在基板上设计出线路区域、非线路区域，线路区域包括加厚线路区域和非加厚线路区域，加厚线路区域的线路拐角位置均为R角结构；
S2钻孔：对基板进行钻孔，形成通孔；
S3一次电镀：对基板进行电镀，电流密度为18ASF，电镀时间为180min，基板表面形成厚度为105μm的普通铜箔层，通孔内形成金属化孔；
S4一次干膜：对基板进行压膜、曝光、显影，非线路区域裸露出铜箔，线路区域表面覆盖一层干膜；
S5一次蚀刻：通过蚀刻液将裸露的铜箔蚀刻掉；
S6一次去膜：用退膜液将干膜去除；
S7一次防焊：在非加厚线路区域的非焊盘位置上端印刷防焊油墨；
S8二次干膜：直接在基板表面压入一层干膜，然后经过曝光、显影后，加厚线路区域裸露出铜箔，非加厚线路区域覆盖一层干膜；
S9二次电镀：在加厚线路区域的铜箔表面镀上一层厚度为210μm的加厚铜箔层，电镀过程中所使用的电流密度为11ASF，电镀时间为240min；
S10二次去膜：用退膜液将干膜去除；
S11三次干膜：对加厚线路区域进行压膜、曝光、显影，加厚线路区域的非线路部分裸露出铜箔，加厚线路区域的线路部分覆盖一层干膜；
S12二次蚀刻：通过蚀刻液将加厚线路区域的非线路部分铜箔蚀刻掉；
S13三次去膜：用退膜液将干膜去除；
S14二次防焊：在加厚线路区域的非焊盘位置上端印刷防焊油墨。
测试：对电路板的进行AOI测试，测试结果记录如下表1。
实施例1
参照图1-3所示：
一种具有局部加厚镀层电路板的制作方法，包括以下步骤：
S1发料：准备基板，在基板上设计出线路区域、非线路区域，线路区域包括加厚线路区域1和非加厚线路区域，加厚线路区域1的线路拐角位置2均为R角结构；
S2钻孔：对基板进行钻孔，形成通孔；
S3一次电镀：对基板进行电镀，电流密度为18ASF，电镀时间为180min，基板表面形成厚度为105μm的普通铜箔层，通孔内形成金属化孔；
S4一次干膜：对基板进行压膜、曝光、显影，非线路区域裸露出铜箔，线路区域表面覆盖一层干膜；
S5一次蚀刻：通过蚀刻液将裸露的铜箔蚀刻掉；
S6一次去膜：用退膜液将干膜去除；
S7一次防焊：在非加厚线路区域1的非焊盘位置上端印刷防焊油墨，将基板置于真空装置中，对基板进行抽真空，除去防焊油墨膜层内的气泡，提高防焊油墨形成膜层的平整度；
S8二次干膜：利用刷磨轮研磨非加厚线路区域的普通铜箔表面，在基板上压入第一层干膜，冷却后撕掉第一层干膜表面的薄膜，直接压入第二层干膜，撕掉二层干膜表面的薄膜，直接压入第三层干膜，然后经过曝光、显影后，加厚线路区域1裸露出铜箔，非加厚线路区域覆盖一层干膜；
S9二次电镀：在加厚线路区域1的铜箔表面镀上一层厚度为210μm的加厚铜箔层，电镀过程中所使用的电流密度为11ASF，电镀时间为240min；
S10二次去膜：用退膜液将干膜去除；
S11三次干膜：对加厚线路区域1进行压膜、曝光、显影，加厚线路区域1的非线路部分裸露出铜箔，加厚线路区域1的线路部分覆盖一层干膜；
S12二次蚀刻：通过蚀刻液将加厚线路区域的非线路部分铜箔蚀刻掉；
S13三次去膜：用退膜液将干膜去除；
S14二次防焊：在加厚线路区域1的非焊盘位置上端印刷防焊油墨。
测试：对电路板的进行AOI测试，测试结果记录如下表1。
表1测试结果
| 对比例1 | 对比例2 | 对比例3 | 实施例1 | |
| 线路拐角位置 | 翘起 | 正常 | 正常 | 正常 |
| 加厚铜箔层 | 正常 | 烧板 | 正常 | 正常 |
| 防焊油墨层 | 正常 | 正常 | 起泡 | 正常 |
| 干膜 | 正常 | 正常 | 分离 | 正常 |
由表1的测试结果看出：
对比例1在线路拐角位置使用常规的直角结构，在加厚铜箔层电镀完成后，该位置会出现翘起的现象，而实施例1使用R角结构，该位置正常无翘起，能够解决这一问题；
对比例2在步骤S9二次电镀过程中，使用的电流密度为18ASF，电镀时间为180min，会出现烧板现象，而实施例1在步骤S9二次电镀过程中，降低了电路密度，提高了电镀时间，使用的电流密度为18ASF，电镀时间为180min，电镀过程中没有出现烧板的现象；
对比例2的步骤S7一次防焊过程中，在非加厚线路区域的非焊盘位置上端印刷防焊油墨，会出现起泡现象，而实施例1的步骤S7一次防焊完成后，通过对基板进行抽真空，除去了防焊油墨膜层内的气泡，得到的产品无起泡现象，提高防焊油墨形成膜层的平整度；
对比例2的步骤S8二次干膜过程中，直接在基板表面压入一层干膜，最终干膜与铜箔分离，而实施例1的步骤S8二次干膜过程，先利用刷磨轮研磨非加厚线路区域的普通铜箔表面，在基板上压入第一层干膜，冷却后撕掉第一层干膜表面的薄膜，直接压入第二层干膜，撕掉二层干膜表面的薄膜，直接压入第三层干膜，经测试干膜与铜箔的粘结性良好，无分离现象。
以上实施例仅表达了本发明的1种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (5)
1.一种具有局部加厚镀层电路板的制作方法，其特征在于，包括以下步骤：
S1发料：准备基板，在基板上设计出线路区域、非线路区域，线路区域包括加厚线路区域和非加厚线路区域；
S2钻孔：对基板进行钻孔，形成通孔；
S3一次电镀：对基板进行电镀，电流密度为18ASF，电镀时间为180min，基板表面形成厚度为105μm的普通铜箔层，通孔内形成金属化孔；
S4一次干膜：对基板进行压膜、曝光、显影，非线路区域裸露出铜箔，线路区域表面覆盖一层干膜；
S5一次蚀刻：通过蚀刻液将裸露的铜箔蚀刻掉；
S6一次去膜：用退膜液将干膜去除；
S7一次防焊：在非加厚线路区域的非焊盘位置上端印刷防焊油墨；
S8二次干膜：对基板进行压膜、曝光、显影，加厚线路区域裸露出铜箔，非加厚线路区域覆盖一层干膜；
S9二次电镀：在加厚线路区域的铜箔表面镀上一层加厚铜箔层，电镀过程中电流密度为11ASF，电镀时间为240min，所形成的加厚铜箔层厚度为210μm；
S10二次去膜：用退膜液将干膜去除；
S11三次干膜：对加厚线路区域进行压膜、曝光、显影，加厚线路区域的非线路部分裸露出铜箔，加厚线路区域的线路部分覆盖一层干膜；
S12二次蚀刻：通过蚀刻液将加厚线路区域的非线路部分铜箔蚀刻掉；
S13三次去膜：用退膜液将干膜去除；
S14二次防焊：在加厚线路区域的非焊盘位置上端印刷防焊油墨。
2.根据权利要求1所述的一种具有局部加厚镀层电路板的制作方法，其特征在于，步骤S7一次防焊完成后，还需要对基板进行抽真空，提高防焊油墨形成膜层的平整度。
3.根据权利要求1所述的一种具有局部加厚镀层电路板的制作方法，其特征在于，步骤S8二次干膜中，需要压三层干膜，完成干膜前处理后进行压入第一层干膜，冷却后撕掉第一层干膜表面的薄膜，直接压入第二层干膜，撕掉二层干膜表面的薄膜，直接压入第三层干膜。
4.根据权利要求3所述的一种具有局部加厚镀层电路板的制作方法，其特征在于，所述干膜前处理为利用刷磨轮或火山灰研磨非加厚线路区域的普通铜箔表面。
5.根据权利要求1所述的一种具有局部加厚镀层电路板的制作方法，其特征在于，所述加厚线路区域的线路拐角位置均为R角结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110287540.2A CN113141726B (zh) | 2021-03-17 | 2021-03-17 | 一种具有局部加厚镀层电路板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110287540.2A CN113141726B (zh) | 2021-03-17 | 2021-03-17 | 一种具有局部加厚镀层电路板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113141726A CN113141726A (zh) | 2021-07-20 |
| CN113141726B true CN113141726B (zh) | 2022-06-17 |
Family
ID=76811320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110287540.2A Active CN113141726B (zh) | 2021-03-17 | 2021-03-17 | 一种具有局部加厚镀层电路板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113141726B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6651324B1 (en) * | 2000-11-06 | 2003-11-25 | Viasystems Group, Inc. | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer |
| CN202151003U (zh) * | 2011-07-13 | 2012-02-22 | 富相电子科技(东莞)有限公司 | 防撕裂fpc |
| CN204836778U (zh) * | 2015-07-02 | 2015-12-02 | 上达电子(深圳)有限公司 | 柔性电路板 |
| CN105430929A (zh) * | 2015-11-19 | 2016-03-23 | 东莞森玛仕格里菲电路有限公司 | 一种局部厚铜pcb的制作方法 |
| CN108419376A (zh) * | 2018-05-14 | 2018-08-17 | 星河电路（福建）有限公司 | 一种选择性局部电镀高厚铜pcb板的制作方法 |
| CN108617104A (zh) * | 2018-05-02 | 2018-10-02 | 深圳市景旺电子股份有限公司 | 印刷电路板的局部图形铜厚加厚的制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110267448B (zh) * | 2019-06-04 | 2024-05-14 | 深圳市迅捷兴科技股份有限公司 | 复合铜厚基板制作方法 |
-
2021
- 2021-03-17 CN CN202110287540.2A patent/CN113141726B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6651324B1 (en) * | 2000-11-06 | 2003-11-25 | Viasystems Group, Inc. | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer |
| CN202151003U (zh) * | 2011-07-13 | 2012-02-22 | 富相电子科技(东莞)有限公司 | 防撕裂fpc |
| CN204836778U (zh) * | 2015-07-02 | 2015-12-02 | 上达电子(深圳)有限公司 | 柔性电路板 |
| CN105430929A (zh) * | 2015-11-19 | 2016-03-23 | 东莞森玛仕格里菲电路有限公司 | 一种局部厚铜pcb的制作方法 |
| CN108617104A (zh) * | 2018-05-02 | 2018-10-02 | 深圳市景旺电子股份有限公司 | 印刷电路板的局部图形铜厚加厚的制作方法 |
| CN108419376A (zh) * | 2018-05-14 | 2018-08-17 | 星河电路（福建）有限公司 | 一种选择性局部电镀高厚铜pcb板的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113141726A (zh) | 2021-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8124880B2 (en) | Circuit board and method for manufacturing thereof | |
| CN107041077A (zh) | 一种沉金和电金复合表面处理的线路板生产方法 | |
| CN112312662A (zh) | 一种精细线路印制电路板的制作方法 | |
| CN113891557B (zh) | 一种印刷电路板制作方法 | |
| CN114222434B (zh) | 一种阶梯线路的制作方法及线路板 | |
| CN111212528A (zh) | 一种多层印刷线路板的制作方法 | |
| CN112739069B (zh) | 一种改善电镀铜层剥离不净的方法 | |
| CN111200903A (zh) | 一种精细线路的双面板制作方法 | |
| US3340607A (en) | Multilayer printed circuits | |
| CN112165794B (zh) | 一种用蚀刻技术去除多层板pth孔孔环的方法 | |
| CN113141726B (zh) | 一种具有局部加厚镀层电路板的制作方法 | |
| CN105430925A (zh) | 厚铜线路板制作方法 | |
| CN114286499A (zh) | 一种线路高度不同的pcb板及其制作方法 | |
| TWI766342B (zh) | 電路板及其製備方法 | |
| CN111465202A (zh) | 一种提高锣平台精度的钻孔加工方法 | |
| CN110621116A (zh) | 一种封装基板的制作方法 | |
| CN111669904B (zh) | 一种带金手指的多层电路板的加工方法 | |
| CN118338548B (zh) | 一种基于埋线结构的电路板超小间距金手指制作工艺 | |
| CN114269070B (zh) | 一种附带半孔的电镀金pcb板生产工艺 | |
| KR101022869B1 (ko) | 이미지센서 모듈용 인쇄회로기판의 제조방법 | |
| CN115103531A (zh) | 一种精细化线路多层pcb板生产工艺 | |
| EP0567306A2 (en) | A multilayer printed circuit board and method for its manufacture | |
| KR20070093751A (ko) | 인쇄회로기판의 제조방법 | |
| CN118338548A (zh) | 一种基于埋线结构的电路板超小间距金手指制作工艺 | |
| KR20030042873A (ko) | 순수금속의 레지스트 도금을 이용한 인쇄회로기판의회로형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |